JPS62219057A - デ−タ送信装置 - Google Patents
デ−タ送信装置Info
- Publication number
- JPS62219057A JPS62219057A JP61060606A JP6060686A JPS62219057A JP S62219057 A JPS62219057 A JP S62219057A JP 61060606 A JP61060606 A JP 61060606A JP 6060686 A JP6060686 A JP 6060686A JP S62219057 A JPS62219057 A JP S62219057A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- data
- name
- bus
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims description 22
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複合プロセッサシステムにおけるデータ送信
装置に関するものである。
装置に関するものである。
近年、安価なプロセッサを複数台結合し、信頼性、高速
性に優れた計算機システムを実現する、いわゆる“複合
プロセッサシステム”の開発が各所で行われ大きな成果
を上げている。
性に優れた計算機システムを実現する、いわゆる“複合
プロセッサシステム”の開発が各所で行われ大きな成果
を上げている。
このような複合プロセッサにおいては、１台のプロセッ
サから他のすべてのプロセッサに対し同時に同一のデー
タを送信するいわゆる“ブロードキャスト通信機能”が
必要となる。つまり複数のプロセッサが互いに協調して
１つのジョブあるいはタスクを実行する際、各々のプロ
セッサの同期をとることが必要不可欠の条件となる。
サから他のすべてのプロセッサに対し同時に同一のデー
タを送信するいわゆる“ブロードキャスト通信機能”が
必要となる。つまり複数のプロセッサが互いに協調して
１つのジョブあるいはタスクを実行する際、各々のプロ
セッサの同期をとることが必要不可欠の条件となる。
従来この種のデータ通信方式としては、１台のプロセッ
サから他のすべてのプロセッサに対し１回あるいは数回
データを送信する方法、あるいは１台のプロセッサから
他のプロセッサの各々に対し、１台毎にデータ送信のた
めのリンクを作り、データ送信の確認をとりながらデー
タを送信する方法がある。
サから他のすべてのプロセッサに対し１回あるいは数回
データを送信する方法、あるいは１台のプロセッサから
他のプロセッサの各々に対し、１台毎にデータ送信のた
めのリンクを作り、データ送信の確認をとりながらデー
タを送信する方法がある。
〔発明が解決しようとする問題点３
１台のプロセッサから他のプロセッサのすべてに送信す
る前者の例では、送信先のプロセッサの受信状態を確認
しないのでデータ受信もれ等の危険性が高い欠点があっ
た。
る前者の例では、送信先のプロセッサの受信状態を確認
しないのでデータ受信もれ等の危険性が高い欠点があっ
た。
また、プロセッサの１台毎に送信リンクを形成する後者
の例では、データの転送効率がきわめて悪い欠点を有し
ていた。
の例では、データの転送効率がきわめて悪い欠点を有し
ていた。
本発明の目的は、転送効率の良い、しかも信顛性の高い
ブロードキャスト通信手段を実現するデータ送信装置を
提供することにある。
ブロードキャスト通信手段を実現するデータ送信装置を
提供することにある。
本発明は、情報を伝達する第１のバスと制御信号を伝達
する第２のバスとに各々並列に接続された複数の処理装
置を備え、各処理装置は、前記第１のバスを介して他の
処理装置間で互いにデータを授受する送受信部と、前記
第１のバスを介して送信されたデータを受信できないと
前記第２のバズを介して前記データを送信した処理装置
に対し処理装置固有のネームを送信するネーム送信部と
、他のすべての処理装置に同一のデータを送信した際、
前記他のすべての処理装置から返送された１つ以上の前
記処理装置固有のネームを受信する受信部とを有し、前
記処理装置固有のネームが返送されると、この処理装置
固有のネームを返送した前記処理装置に対し前記同一の
データを再送信し、前記処理装置固有のネームが返送さ
れなくなるまで前記データを送信し続ける事を特徴とし
ている。
する第２のバスとに各々並列に接続された複数の処理装
置を備え、各処理装置は、前記第１のバスを介して他の
処理装置間で互いにデータを授受する送受信部と、前記
第１のバスを介して送信されたデータを受信できないと
前記第２のバズを介して前記データを送信した処理装置
に対し処理装置固有のネームを送信するネーム送信部と
、他のすべての処理装置に同一のデータを送信した際、
前記他のすべての処理装置から返送された１つ以上の前
記処理装置固有のネームを受信する受信部とを有し、前
記処理装置固有のネームが返送されると、この処理装置
固有のネームを返送した前記処理装置に対し前記同一の
データを再送信し、前記処理装置固有のネームが返送さ
れなくなるまで前記データを送信し続ける事を特徴とし
ている。
以下、図面により本発明装置の詳細を説明する。
第１図は、本発明装置の一実施例を示すデータ送信装置
の構成図である。第１図において、Ｎ個（Ｎは２以上の
整数）のプロセッサ４１〜４Ｎは各々のアダプタ３１〜
３Ｎを介し、データを送受信するためのデータバス（第
１のバス）１０と制御信号を転送するためのコントロー
ルバス（第２のバス）２０を介し、各々並列に接続され
る。
の構成図である。第１図において、Ｎ個（Ｎは２以上の
整数）のプロセッサ４１〜４Ｎは各々のアダプタ３１〜
３Ｎを介し、データを送受信するためのデータバス（第
１のバス）１０と制御信号を転送するためのコントロー
ルバス（第２のバス）２０を介し、各々並列に接続され
る。
第２図は、上記データ送信装置の一部分を構成するアダ
プタの構成図である。簡単の為に、第１のアダプタ３１
のみ図示し、他のアダプタの構成は同一なものとする。
プタの構成図である。簡単の為に、第１のアダプタ３１
のみ図示し、他のアダプタの構成は同一なものとする。
第１のアダプタ３１は受信部３ｔ＋、送信部３１□、プ
ロセッサネームレジスタ３１３゜プロセッサネーム送信
部３１４．及び判定部３１．によって構成される。
ロセッサネームレジスタ３１３゜プロセッサネーム送信
部３１４．及び判定部３１．によって構成される。
受信部３１．は送信されてきたデータを格納するための
レジスタであり、送信部３１．は送信データを一時格納
するレジスタである。プロセッサネームレジスタ３１３
はデータを受信できなかったプロセッサから送信される
プロセッサネームを格納するもので、複数のプロセッサ
ネームをスタック構造に格納する。プロセッサネーム送
信部３１４は他のプロセッサから送信されたデータを受
信できない場合、送信先のプロセッサに対し、固有のプ
ロセッサネームを送信するものである。判定部３１゜は
アダプタ全体の制御、即ち、データの送受信。
レジスタであり、送信部３１．は送信データを一時格納
するレジスタである。プロセッサネームレジスタ３１３
はデータを受信できなかったプロセッサから送信される
プロセッサネームを格納するもので、複数のプロセッサ
ネームをスタック構造に格納する。プロセッサネーム送
信部３１４は他のプロセッサから送信されたデータを受
信できない場合、送信先のプロセッサに対し、固有のプ
ロセッサネームを送信するものである。判定部３１゜は
アダプタ全体の制御、即ち、データの送受信。
プロセッサネームの受信、及びプロセッサネームの送信
等の制御を行うものである。
等の制御を行うものである。
次に、本発明装置の動作を説明するために第１のプロセ
ッサ４１から第２のプロセッサ４２及びプ・ロセッサ４
３に同一のデータを送信する例を示す。
ッサ４１から第２のプロセッサ４２及びプ・ロセッサ４
３に同一のデータを送信する例を示す。
第１のプロセッサ４１はアダプタ３１の送信部３ｂに送
信データをセットし、さらにデータ送信命令を出力する
。データ送信命令 はこのアダプタ３１の判定部３１．
によりデコードされ、その制御信号が送信部３１２の内
容を第１図に示すデータバス１◇に出力する。一方、第
２のプロセッサ４２及び第３のプロセッサ４３がデータ
受信可能な状態であれば第２のアダプタ３２及び第３の
アダプタ３３の受信部（３１１に相当する）がレディ状
態となっており、第１プロセツサ４１から送信されたデ
ータは第２プロセツサ４２及び第３プロセツサ４３の各
々のアダプタ３２．３３の受信部（３１１に相当）にセ
ットされる。
信データをセットし、さらにデータ送信命令を出力する
。データ送信命令 はこのアダプタ３１の判定部３１．
によりデコードされ、その制御信号が送信部３１２の内
容を第１図に示すデータバス１◇に出力する。一方、第
２のプロセッサ４２及び第３のプロセッサ４３がデータ
受信可能な状態であれば第２のアダプタ３２及び第３の
アダプタ３３の受信部（３１１に相当する）がレディ状
態となっており、第１プロセツサ４１から送信されたデ
ータは第２プロセツサ４２及び第３プロセツサ４３の各
々のアダプタ３２．３３の受信部（３１１に相当）にセ
ットされる。
各々の受信部３１．にデータがセントされると各々の判
定部（３１，に相当）は、各々の第２．第３プロセツサ
４２及び４３に対しデータ受信割込信号を発生し、各々
のプロセッサ４２．４３はその割込信号により各々のア
ダプタ３２．３３の受信部（３１１に相当）のデータを
取り込む。一方、データを送信した第１プロセツサ４１
は、第１アダプタ３１のプロセッサネームレジスタ３１
３を一定時間センスしてデータ送信の完了を確認し、送
信部３１□の内容をクリアする。
定部（３１，に相当）は、各々の第２．第３プロセツサ
４２及び４３に対しデータ受信割込信号を発生し、各々
のプロセッサ４２．４３はその割込信号により各々のア
ダプタ３２．３３の受信部（３１１に相当）のデータを
取り込む。一方、データを送信した第１プロセツサ４１
は、第１アダプタ３１のプロセッサネームレジスタ３１
３を一定時間センスしてデータ送信の完了を確認し、送
信部３１□の内容をクリアする。
次に、前述した例において第２プロセツサ４２が受信で
きない場合を説明する。この場合第２プロセツサ４２の
アダプタ３２のプロセッサネームレジスタ（３１３に相
当）はクリアされており、第１プロセツサ４１からデー
タが送信されると第２プロセツサ４２のアダプタ３２の
受信部（３１１に相当）の内容を判定部（３１，に相当
）がチェックし、プロセッサネーム送信部（３１４に相
当）より、第２プロセツサ４２の固有のネームをコント
ロールバス２０に出力する。このコントロールバス２０
を介して送られる第２プロセツサ４２のプロセッサネー
ムは第１プロセツサ４１の第１アダプタ３１内のプロセ
ッサネームレジスタ３１３にセットされる。この第１プ
ロセツサ４１はアダプタ３１内のプロセッサネームレジ
スタ３１３をセンスしてデータ送信の不成功を検出する
。
きない場合を説明する。この場合第２プロセツサ４２の
アダプタ３２のプロセッサネームレジスタ（３１３に相
当）はクリアされており、第１プロセツサ４１からデー
タが送信されると第２プロセツサ４２のアダプタ３２の
受信部（３１１に相当）の内容を判定部（３１，に相当
）がチェックし、プロセッサネーム送信部（３１４に相
当）より、第２プロセツサ４２の固有のネームをコント
ロールバス２０に出力する。このコントロールバス２０
を介して送られる第２プロセツサ４２のプロセッサネー
ムは第１プロセツサ４１の第１アダプタ３１内のプロセ
ッサネームレジスタ３１３にセットされる。この第１プ
ロセツサ４１はアダプタ３１内のプロセッサネームレジ
スタ３１３をセンスしてデータ送信の不成功を検出する
。
データ送信の不成功を検出した第１プロセツサ４１は、
第１アダプタ３１に対しデータ再送命令を出力する。第
１プロセツサ４１のデータ再送命令は第１アダプタ３１
の判定部３１．によりデコードされ、判定部３１．はプ
ロセッサネームレジスタ３１．の内容を送信部３１□に
セントしデータバス１０に、又データ再送信号をコント
ロールバス２０に各々出力する。つまり、データバス１
０には前回送信した内容のデータと第２プロセツサ４２
のプロセッサネームが出力される。第２プロセツサ４２
の第２アダプタ３２の判定部（３１５に相当）ではデー
タ再送信号を受信し、第２アダプタ３２の受信部（３１
，に相当）でプロセッサネームの照合及び受信データの
妥当性をチェックする。正常であれば第２アダプタ３２
は前述のように第２プロセツサ４２にデータ受信割込信
号を発生する。このように第２プロセツサ４２が受信可
能状態であり、かつ確実にデータを受信するまで何回で
も上述のシーケンス動作が繰り返される。
第１アダプタ３１に対しデータ再送命令を出力する。第
１プロセツサ４１のデータ再送命令は第１アダプタ３１
の判定部３１．によりデコードされ、判定部３１．はプ
ロセッサネームレジスタ３１．の内容を送信部３１□に
セントしデータバス１０に、又データ再送信号をコント
ロールバス２０に各々出力する。つまり、データバス１
０には前回送信した内容のデータと第２プロセツサ４２
のプロセッサネームが出力される。第２プロセツサ４２
の第２アダプタ３２の判定部（３１５に相当）ではデー
タ再送信号を受信し、第２アダプタ３２の受信部（３１
，に相当）でプロセッサネームの照合及び受信データの
妥当性をチェックする。正常であれば第２アダプタ３２
は前述のように第２プロセツサ４２にデータ受信割込信
号を発生する。このように第２プロセツサ４２が受信可
能状態であり、かつ確実にデータを受信するまで何回で
も上述のシーケンス動作が繰り返される。
以上の説明では３台のプロセッサ４１〜４３間で１対２
のブロードキャスト通信の例を示したが、Ｎ台のプロセ
ッサ間で１対（Ｎ−１）のブロードキャスト通信の例も
同様に可能である。
のブロードキャスト通信の例を示したが、Ｎ台のプロセ
ッサ間で１対（Ｎ−１）のブロードキャスト通信の例も
同様に可能である。
なお、前述の説明ではデータの送信に限ったが、データ
の代わりにコントロール信号等のコマンド情報を用いて
も何らさしつかえない。又２つ以上のプロセッサから上
述のようなブロードキャスト通信が行われる場合には、
データ送信が完了しない。この場合、一定期間データを
送信した後、送信プロセッサ自身が受信プロセッサにな
るようにすれば良い。
の代わりにコントロール信号等のコマンド情報を用いて
も何らさしつかえない。又２つ以上のプロセッサから上
述のようなブロードキャスト通信が行われる場合には、
データ送信が完了しない。この場合、一定期間データを
送信した後、送信プロセッサ自身が受信プロセッサにな
るようにすれば良い。
なお本発明ではデータバス１０及びコントロールバス２
０のバス調整機構については言及しなかったが、実際の
装置では付加されることは当然の事である。
０のバス調整機構については言及しなかったが、実際の
装置では付加されることは当然の事である。
以上説明したように、本発明によれば、複合プロセッサ
システムにおけるデータ通信において効率の良い、しか
も信鯨性の高いブロードキャスト通信が実現できるデー
タ送信装置を提供することができ実用に供してきわめて
有効である。
システムにおけるデータ通信において効率の良い、しか
も信鯨性の高いブロードキャスト通信が実現できるデー
タ送信装置を提供することができ実用に供してきわめて
有効である。
第１図は本発明にかかるデータ送信装置の一実施例を示
す構成図、 第２図は本発明にかかるデータ送信装置を構成するアダ
プタの構成図である。 １０・・・データバス ２０・・・コントロールバス ３１〜３Ｎ・・・アダプタ ４１〜４Ｎ・・・プロセッサ ３１、・・・受信部 ３１２・・・送信部 ３１３・・・プロセッサネームレジスタ３１４・・・プ
ロセッサネーム送信部 ３１ｓ・・・判定部
す構成図、 第２図は本発明にかかるデータ送信装置を構成するアダ
プタの構成図である。 １０・・・データバス ２０・・・コントロールバス ３１〜３Ｎ・・・アダプタ ４１〜４Ｎ・・・プロセッサ ３１、・・・受信部 ３１２・・・送信部 ３１３・・・プロセッサネームレジスタ３１４・・・プ
ロセッサネーム送信部 ３１ｓ・・・判定部
Claims (1)
- （１）情報を伝達する第１のバスと制御信号を伝達する
第２のバスとに各々並列に接続された複数の処理装置を
備え、各処理装置は、前記第１のバスを介して他の処理
装置間で互いにデータを授受する送受信部と、前記第１
のバスを介して送信されたデータを受信できないと前記
第２のバスを介して前記データを送信した処理装置に対
し処理装置固有のネームを送信するネーム送信部と、他
のすべての処理装置に同一のデータを送信した際、前記
他のすべての処理装置から返送された１つ以上の前記処
理装置固有のネームを受信する受信部とを有し、前記処
理装置固有のネームが返送されると、この処理装置固有
のネームを返送した前記処理装置に対し前記同一のデー
タを再送信し、前記処理装置固有のネームが返送されな
くなるまで前記データを送信し続ける事を特徴とするデ
ータ送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61060606A JPS62219057A (ja) | 1986-03-20 | 1986-03-20 | デ−タ送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61060606A JPS62219057A (ja) | 1986-03-20 | 1986-03-20 | デ−タ送信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62219057A true JPS62219057A (ja) | 1987-09-26 |
Family
ID=13147079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61060606A Pending JPS62219057A (ja) | 1986-03-20 | 1986-03-20 | デ−タ送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62219057A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04215160A (ja) * | 1990-12-13 | 1992-08-05 | Nec Gumma Ltd | 情報処理装置 |
-
1986
- 1986-03-20 JP JP61060606A patent/JPS62219057A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04215160A (ja) * | 1990-12-13 | 1992-08-05 | Nec Gumma Ltd | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4354267A (en) | Data transmission system utilizing loop transmission lines between terminal units | |
| NL9000608A (nl) | Communicatiestelsel. | |
| JPH02199938A (ja) | データ伝送誤り検出方式 | |
| JP3475660B2 (ja) | 二重化通信装置 | |
| JPS62219056A (ja) | デ−タ送信装置 | |
| JPS6124739B2 (ja) | ||
| JPS59114663A (ja) | デ−タ送信装置 | |
| JPH1166024A (ja) | クロスバスイッチ切換システム | |
| JPS59114662A (ja) | メツセ−ジ送信装置 | |
| JP3058972B2 (ja) | Ｃｐｕ間通信データ履歴の蓄積方式 | |
| JPS59200365A (ja) | 制御情報転送方式 | |
| JPS5880948A (ja) | 回線制御処理装置 | |
| JPS5995643A (ja) | 割込デ−タ転送方式 | |
| JP2874983B2 (ja) | 通信装置 | |
| JP3127939B2 (ja) | イベント情報伝送装置 | |
| JPS6055755A (ja) | ル−プ伝送装置 | |
| JPS6257337A (ja) | デ−タ伝送装置 | |
| JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
| JPS6160042A (ja) | ノ−ドの配列順序識別方式 | |
| JPH01238241A (ja) | データ再送制御方式 | |
| Agrawal et al. | Multicomputer communication system | |
| JPH085379B2 (ja) | 電子連動装置 | |
| JPH02246550A (ja) | 可変長シリアルデータ通信方式 | |
| JPS5814229A (ja) | デ−タ転送装置 | |
| JPH03255744A (ja) | 誤り検出方式 |