JPS62219182A - グラフイツクス表示システム用の表示プロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 コンピュータを使うことによって可視的な場面を合成す
ること（コンピュータ・グラフィックス）はコンピュー
タ科学の成長分野である。コンピュータ・グラフィック
スの応用範囲は数えきれないくらいあり、コンピュータ
支援設計（ＣＡＤ）、例証図表の合成、テレビジョンに
使う為のタイトル及びその他のグラフィック表示の発生
及び物理的な事象のシミュレーションが含まれている。

計算機による物体（１つ又は複数）を含む場面の発生を
容品にする為に、最用の工程は表示すべき物体の３次元
の記述を作り、それをデータベースに数学的な形で貯蔵
することであるのが普通である。その後、データを処理
し且つ操作して、可視スクリーンに場面を表示すること
が出来る様にする。

データベースからの情報の処理は、５つの基本的な機能
を使うものと考えることが出来る。

１、物体を便利に扱うことが出来る小さな区分に（数学
的に）分割する。こういう区分が普通は平面多角形であ
り、各々が表示すべき物体の面の一部分を表わす。

２）データベースから物体の区分に対応するデータを抽
出する。

３．３次元の記述を「スクリーン」座標の２次元の記述
に変換する。

４、区分を表示する為に作動しなければならない可視ス
クリーンの画素を選択し、その色と強度を定める。

５６区分のどの区域が場面の中で可視であるかを決定し
、そういう区域を表示する。

場面の中にある全ての物体の全ての区分に対してこの過
程を繰返すことにより、所望の場面を表わす表示が得ら
れる。

この発明は後の方の２つの過程に関する。更に、この発
明は可視スクリーンか他の物体を表示してもしなくても
よいが、可視スクリーン上にベクトル又は線分を描くこ
とに関する。

従来の表示プロセッサは、データを処理して表示する速
度が制限されていた。この制約は、ある程度、所要の動
作を行なう為のアルゴリズムを含むソフトウェアによっ
て制御される汎用計算機を従来用いる傾向があった為で
ある。この為、必然的に、計算を直列に行なうことが必
要になり、その為、最終結果は希望する程敏速に達成さ
れないことがある。

発明の要約 従って、この発明の目的は、グラフィックス処理システ
ムに対する表示プロセッサとして、従来に比べて動作速
度を著しく改善した改良された表示プロセッサを提供す
ることである。

この発明の表示プロセッサでは、専用ハードウェア及び
パイプラインを用い、必要な計算の多くが並列に行なわ
れ、その結果、動作速度が著しく高くなる。更に、独特
の効率のよいアルゴリズムを利用し、更に速度を改善す
る。

この発明は、ランダム走査又は点描表示とは対照的に、
ラスタ走査形表示を用いる。これは外部データベース、
及びデータ・パケットの形でデータを供給する形状プロ
セッサに関連して使うものであり、各々のデータ・パケ
ットが、３次元座標系の平面多角形又は線分を記述する
。現在好ましいと考えられる実施例のシステムでは、座
標系の原点がスクリーンの左上隅であるが、希望によっ
てはその他の場所を使ってもよい。Ｘの整数値は、原点
より右側の画素位置を指し、Ｙの整数値は上から下への
ラスタ走査線番号を指す。奥行（Ｚ）の値はスクリーン
の背後の相対的な距離を指す。

コンピュータ・グラフィックスの分野で普通の様に、表
示すべき場面内の各々の物体が、必ずしも規則的ではな
いが、一連の小さな平面多角形に分割される。例えば人
間の顔の様な複雑な物体の場合、多角形を十分小さくす
ると共に、その形並びに色を、それらを合せたものが所
望の物体の満足し得る表示になる様にする。均一な照明
を持つ平坦な面の様な、これより簡単な物体は、一層大
きな多角形によって満足に表示することが出来る。

この発明の表示プロセッサは、複雑な物体及び簡単な物
体の両方の表示を再現しようとするものである。

表示プロセッサには２つの基本的な動作モードがある。

一方のモード（多角形埋めモードと呼ぶ）では、全ての
多角形を合ピたもの＼効果が所望の物体又は場面の表示
になる様に位置ぎめされて、可視スクリーン上に多角形
が再現される。このモードでは、各々の多角形がスクリ
ーン上で、コントラスト用の輪郭によって区切られてい
ない色の区域として再現される。各々の多角形はその面
積にわたって一様な色を持つことを特徴とし、その強度
は所望の陰影に応じて変えることが出来る。

陰影が外部形状プロセッサから供給される強度勾配情報
によって制御される。多角形の陰影は平坦（一様）であ
ってもよいし、或いはＸ方向、Ｙ方向又はその両方向に
、多角形の面にわたって直線的に変化してもよい。

この発明の現在好ましいと考えられる実施例では、スク
リーン上の各々の画素に対する色及び強度情報が１個の
１２ビツトの２進数に組合されており、この数がフレー
ム・バッファに貯蔵される。

上位のビットは色を選定する為に使われ、下位のビット
は強度を選定する為に使われる。利用者は、色を限定す
る為にワードの内のどれだけを使うか並びに強度を限定
する為にどれだけを使うかを自由に決定することが出来
る。組合せワードを形成する為、強度計算の結果が、そ
れらをワード中の所望の位置に置く為に必要なビット数
だけ、［右シフｌ−Ｊさせられ、その後、シフトさせた
強度の値を色を選定する２進数に加える。色を選定する
ビットは最も上位の位置を占める。

多角形埋めモードでは、表示プロセッサは色及び強度情
報を含む「スパン」を作る為に、多角形の各辺を定める
データを利用する。各々のスパンは、表示すべき１本の
ラスタ線に関する情報を持っている。各々の画素アドレ
スに於ける多角形の奥行の位置を（Ｚ又は奥行バッファ
を使うことによって）前に処理された多角形があれば、
その奥行と比較することにより、この比較によって、新
しい多角形の方が、それまでに処理されたどの多角形よ
りも、その画素位置でスクリーンに一層接近しているこ
とが判った場合にだけ、色及び強度情報がフレーム・バ
ッファの画素アドレスに人力される。こうして、多角形
の隠れた面を除き、表示しない。多角形埋めモードで使
われる多角形は必ずしも密実でなく、内部の開口を持っ
ていてよい。この発明の考えでは、この様な開口又は切
欠きを持つ多角形は特別に処理する必要はなく、普通の
多角形と同じ様に扱われる。多角形の開口と交差する各
々のラスタ線に対し、２つ以上のスパンが発生されるが
、装置の動作は同じま＼である。

２番目のモードは「ベクトル描出」と呼ばれるが、この
モードでは、スクリーンの所望の場所に真直ぐな線分を
描くことが出来る。ベクトル描出モードは「辺のハイラ
イト動作」、即ち多角形（又は１群の多角形）を多角形
自体とは異なる色の線で区切る為にも使われる。

ベクトル描出モードが各々の頂点の座標を定める情報と
（ＸＹ、ＸＺ及びＹＺ平面内の）線の勾配を定める情報
を利用して、線を描く為に、作動すべき画素を逐次的に
アドレスする。

破線の様に見えるベクトルを描く手段も設けられている
。オン及びオフの画素の所望のパターンを作り出す「字
型」の繰返しは、６４画素までにすることが出来る。こ
れは、所望のパターンに対応する１及び０の連続的に循
環する組合せを独特のシフトレジスタに用いることによ
って達成される。シフトレジスタの出力は、レジスタの
出力が“１”状態の時、フレーム・バッファに対する書
込みを禁止する。字型の特徴を多角形埋めモードと関連
して用い、生地を持つ面の効果を作り出すことが出来る
。

この発明のその他の特徴は、以下この発明の現在好まし
いと考えられる実施例を詳しく説明する所から明らかに
なろう。

発明の詳細な説明 第１図はこの発明の表示プロセッサに使うことが出来る
様な完全なグラフィックス処理システムの全体的なブロ
ック図で、主な装置とその接続を示している。表示すべ
き場面内の各々の物体又は面を記述する情報が、利用者
インターフェース１０を介してシステムに入力される。

この利用者インターフェースは、例えばジョイスティッ
ク、マウス、グラフィックス・タブレット、ダイヤル・
ボックス、トラックボール又は英数字キーボードにする
ことが出来る。

場面を合成する為、場面の中にある各々の物体の而が一
連の平面多角形として構成され、それらを合せたものが
表示すべき物体（１つ又は複数）の厳密な近似になる様
にする。これらの多角形を定めるデータがデータベース
１１に貯蔵されている。場面を表示する時、夫々１つの
多角形を記述するデータ・パケットが、一度に１つずつ
、ＶＭＥデータ母線１２．を介して形状プロセッサ１３
に転送される。形状プロセッサが１つのデータ・パケッ
トに対する計算をしている間、データベース１１は次の
パケットを転送する用意をする。

表示すべき各々の多角形に対し、形状プロセッサ１３が
表示プロセッサに対し、多角形の各辺を定めるラスタ座
標のデータ並びに全体としての多角形に関するあるデー
タを（ｊ（給する。このデータもＶＭＥデータ母線１２
を介して伝達される。表示プロセッサ２０が、受取った
辺及び多角形データをを効なラスタの各々の画素の色、
強度及び相対的な奥行を特定するデータに変換し、この
データをフレーム・バッファ及びｚバッファ２２．２３
（第２図）に貯蔵し、最後に場面の可視的な表示をＣＲ
Ｔ２１に表示する。

フレーム・バッファ２２及びＺバッファ２３はコンピュ
ータ・グラフィックスの分野で使われる普通の装置であ
る。現（「好ましいと考えられるこの発明の実施例では
、フレーム・バッファは、１２８０Ｘ１０２４個のアド
レスを持つランダムにアドレス可能なメモリ、装置で構
成され、各々のア。

トレスが１２ビツトを貯蔵する。Ｚバッファは同じ装置
の規模であるが、１６ビツトを収容する。

後で説明する様に、表示プロセッサに於けるデータ処理
には基本的に２つの動作モードがある。

これらのモードは多角形に色をつけるモードすなわち「
多角形埋め」モード及び線分を描くモードすなわち「ベ
クトル描出」モードである。更に、ｒ側路」モードによ
り、夫々の動作モードに対する出発アドレスとして使う
べきＸ及びＹアドレスを設定する為に、初期設定指令を
フレーム・バッファ及びＺバッファ２２．２３に送るこ
とが出来る。

以下の説明では、第４図に示す座標系及び表記を用いる
。例として、第４図は、座標の格子に重ねた平面多角形
（４２，４３，，４４，４５）を示している。多角形の
内部に三角形の孔（４６，４７，４８）がある。図示の
多角形はそれだけで完全な面であってもよいし、或いは
表示すべき複ａ１１な面の小さなセグメントであっても
よい。表示プロセッサは両方の場合を同じ様に取扱う。

スクリーンの左上隅を原点とするＸＹ座標系を用いる。

ラスタ線は下向きに順に番号をつけ、画素位置は原点か
ら右へ順に番号をつける。画素位置は、その画素を含む
四角の左上隅の座漂によって定義される。この為、４１
に示した陰影線で表わす画素は座標（７，３）にある。

各々の画素アドレス（例えばＸ、、Ｙ、）は、１２ビツ
ト２進ワードの最上位ビットによって表わされる整数で
構成される。然し、第４図の点Ｘｕで示す様に、辺とラ
スタ線の交点にあるＸの正確な値は、整数でないのが普
通である。ある場合には、その精密な値ではなく、Ｘｕ
の様な量の整数値が計算に使われ、こういう場合、下線
を使って（例えばＸｕ）整数値を表わす。整数値は精密
な値に対する２進ワードを単に整数を表わすビット数に
切捨てることによって得られる。

多角形の辺４２が２つの頂点４０．４９で終端する。上
側の頂点（４０）を持つ画素によって１組の座標Ｘ　Ｌ
　、Ｙｔ　＋　　Ｚｔが定められ、Ｚｔは点Ｘ、、Ｙｔ
がスクリーンの背後にある距離を表わす。Ｘｕと呼ぶ値
も、この辺とそれが交差する最初のラスタ線（即ち、ラ
スタ線Ｙ、＋１、これをＹｕと呼ぶ）との交点にある（
高い精度を持つ）Ｘの値として定義する。

同様にＸｄは、辺４２と頂点４９の直ぐ上のラスタ線と
の交点の精密なＸ座標であることが判る。

Ｘｂ、Ｙ、、Ｚ、が頂点４９を持つ画素の座漂である。

３つの軸に対する辺の勾配が、関数ｄＸ／ｄＹ、ｄＺ／
ｄＸ、及びｄＺ／ｄＹによって表わされる。

表示に関係する別の変数は強度であり、これを文字Ｓで
表わす。多角形の所望の陰影に応じて、Ｓは、関数ｄＳ
／ｄＸＳｄＳ／ｄＹ及びｄＳ／ｄＺによって表わされる
様に、任意の又は全ての軸に対して変化し得る。

この発明の現在好ましいと考えられる実施例では、丸め
誤２が表示に影響しない様にする為に、強度の計算は２
７ビツトの精度で実施される。この精度は、表示用に必
要なよりもずっと高いが、ＣＲＴの画素強度を設定する
為にはこれより少ないビットが使われる。各々の画素に
対する色及び強度情報が、処理の間に形成された１個の
１２ビツト・ワードに入っており、フレーム・バッファ
２２の画素アドレスに貯蔵される。色は一番上位のと７
１・によって特定され、利用者が所望の色の数を特定す
るのに必要なビット数を選択する。強度は一番下位のビ
ットによって特定される。両方の種類の情報を含む１２
ビツト・ワードを発生する為、最初に１２ビツト色ワー
ドを（形状プロセッサによって）発生し、色情報は利用
者によって指定された数の最上位ビットを占め、残りの
ビットはＯである。２７ビツトの強度ワードを切捨てて
１２ビツトに縮め、その後色ビットをよけるのに必要な
ビット数だけ右シフトさせる。その後、色ワード及び強
度ワードを加えて、両方の量を含む複合ワードを求める
。制限回路を設けて、強度ワードがワードの色ビット区
域にオーバフローしない様にする。

この発明の現在好ましいと考えられる実施例の表示プロ
セッサ２０の簡略ブロック図が第２図に示されており、
この図にはプロセッサの主なブロックが示されていると
共に、主要なデータ及び命令の通路が示されている。プ
ロセッサはマイクロシーケンサ２６によって直接的に制
御される。このマイクロシーケンサが、形状プロセッサ
、利用者インターフェース、又はシステムのその他の部
分の内、適当な所から、ＶＭＥデータ母線１２を介して
指令を受取る。マイクロシーケンサ２６の中に書込み可
能な制御貯蔵装置（ランダムにアドレス可能なメモリ装
置）があり、現在好ましいと考えられる装置では、これ
は８にワード×６０ビットを収容することが出来る。初
期設定の時、表示プロセッサを制御する為のマイクロプ
ログラムが、ＶＭＥデータ母線１２を介して、マイクロ
シーケンサ２６の書込み可能な制御貯蔵装置部分にダウ
ンロードされる。動作中、マイクロシーケンサか一連の
アドレスを発生し、これらのアドレスに対し、書込み可
能な制御貯蔵装置によってプログラム命令が出される。

マイクロプロセッサ２７に対する命令が母線３９を通り
、ビデオ処理手段に対する命令が母線３４を通る。この
明細書でマイクロシーケンサ２６と云う時は、マイクロ
シーケンサと書込み可能な制御貯蔵装置ｕの両方を指す
。

前に述べた様に、表示プロセッサ２０が形状プロセッサ
１３からデータを受取り、所望の表示が得られる様に、
そのデータを操作する。形状プロセッサから到着したデ
ータが２つの同一の入力メモリ２４．２５の内の一方に
供給される。各々の人力メモリ２４．２５は母線ゲート
、入力及び出力レジスタ、アドレス・カウンタ／レジス
タ、及びランダム・アクセス・メモリ装置で構成されて
いる。任意の所定の時に、この内の一方のメモリがＶＭ
Ｅデータ母線１２に結合され、他方が表示プロセッサの
Ｙ及びＤ母線に結合される。この為、一方のメモリは外
部インターフェースを介して人力データを受取ることが
出来、その間他方のメモリに貯蔵されている、前に受取
ったデータに操作することが出来る。書込み可能な制御
貯蔵装置２６からの命令が、入力メモリの機能の選択を
制御する。

メモリのアドレス指定は、マイクロプログラムの制御に
よって、逐次的でもランダムであってもよい。読取動作
を行なう時、データがメモリの出力レジスタにロードさ
れ、適当な時刻にＤｌす線に印加される。書込み動作で
は、Ｙ母線からのデータがメモリの入力レジスタにロー
ドされ、その後マイクロプログラムの制御のもとにメモ
リ装置にロードされる。入力データ・ブロックを処理す
る時、入力メモリを利用して直接的な結果を貯蔵するこ
とが出来る。

算術処理用の素子及びデータ・バッファ（マイクロプロ
セッサ２７、掛算器２８及び関連したレジスタ）が、１
６ビツト並列算術及び論理演算を行なう。算術演算は加
算、減算、乗算、除算、増数、減数、和、単−及び多電
シフト及び比較で構成される。アンド、オア、排他的オ
ア、論理反転及びその他を含む普通の全ての論理機能を
遂行することが出来る。

乗算は高速掛算器２８で行なわれる。これがＹ母線から
２つの１６ビツト・オペランドを受取り、（２サイクル
で）Ｄ母線に３２ビットの積を出力する。一方のオペラ
ンドを逆数テーブルに通すことにより、除算が行なわれ
る。このテーブルは、この明細書では、掛算器２８内に
あると見なすことが出来る。

乗算、除算以外の全ての算術演算及び全ての論理演算が
マイクロプログラム可能なマイクロプロセッサ２７で行
なわれ、現在好ましいと考えられる実施例では、このマ
イクロプロセッサは完全１６ビツト並列算術／論理装置
、１６ビツト・バレル・シフト装置、３２個の１６ビツ
ト・レジスタ及び関連した論理回路で構成される。出力
データ及び／又は中間データは入力メモリ２４．２５又
はスクラッチ・メモリ３１に一時的に貯蔵することが出
来る。

処理機能の出力が普通は６４ワード×１８ビッ１・の先
入れ先出しくＦＩＦＯ）メモリ２９に供給される。この
メモリはビデオ処理装置（ＶＰＳ）３０に柔軟なデータ
結合をする。

表示プロセッサ２０に供給される情報は、多角形埋め又
はベクトル描出のどの動作モードを希望するかに関係す
る。どのモードが選択されても、情報はパケットに分け
て供給される。多角形埋めモードでは、パケットが１つ
の多角形を記述し、ベクトル描出モードでは、１つの線
分を記述する。

多角形埋めモードでは、パケットが多角形の各辺を定め
る情報と、全体としての多角形に関する情報を含む。各
々の辺に対し、下記のデータ（「辺パケット」と呼ぶ）
がある。

ＰＴＲ・・・多角形に関連したデータをアクセスするこ
とが出来る様にする識別ポインタ。

ＨＯＲ・・・辺が水平であるかどうかを示すフラグ。

ＳＳＦ・・・多角形の内部が辺の左側にあるか右側にあ
るかを示す開始／停止フラグ。

Ｘｔ　ｓ　Ｙ　イＺ　ｔ％　Ｘ　ｕ％　Ｓ　ｕ＋、Ｙｂ
、ｄＸ／ｄＹ、ｄＳ／ｄＹ０ 全体としての多角形に対しては、次のものがある。すな
わち、多角形の面の色、ｄＺ／ｄＸ、ｄＺ／ｄＹ０ 完全な多角形に対する上に述べた情報を人力メモリ２４
．２５の一方で受取った後、マイクロシーケンサ２６が
そのメモリをＤ及びＹ母線に結合し、多角形を表示する
為に、ラスタ内のどの画素を作動すべきかを決定する為
の計算を開始する。

判り易い様に、システムの動作を第４図に例として示し
た多角形について説明する。第４図に示す画素の寸法が
、多角形の寸法に比べて非常に大きく、この為、第４図
の多角形を表示した時は実質的に歪むことに注意された
い。然し、説明の便宜の為、比較的大きな画素について
説明した方が、この発明の考えは一層判り易い。

一般的に云うと、マイクロプロセッサ２７、掛算器２８
及び関連した部品が、入力メモリ２４゜２５に供給され
た辺及び多角形データを受取り、多角形の有効な各々の
ラスタ線に対し、ビデオ処理装置（ＶＰＳ）３０に、そ
の線上の開始及び停止画素と、開始画素に対するＺ及び
Ｓの値を同定するデータを供給する。ＶＰＳ３０がそれ
に対して送られてきた勾配データと共にこのデータを受
取って、開始及び停止画素の間にある各々の画素に対す
る強度及びＺの値を計算する。Ｚの値が隠れる面を除く
為に用いられ、Ｚバッファ２３に貯′蔵されるが、隠れ
ない面に対する強度の値が、後でＣＲＴ２１で表示する
為に、フレーム・バッファ２２に貯蔵される。

計算を開始する時、入力メモリのアドレスのリスト（「
順序づけＹ、リスト」と呼ぶ）を形成し、スクラッチ・
メモリ３１に貯蔵する。このリスト中のアドレスは、処
理している多角形の夫々の辺に関する辺バケット・デー
タを持っている様な、有効な入力メモリ（２４又は２５
）内の位置を指す。このリストは、各辺の上側の頂点、
即ちＹ。

を持つラスタ線の順序に維持される。順序づけＹ（リス
ト中の所定の項目は、１組より多くの辺バケッＩ・・デ
ータのアドレスを持っていてよい。

第４図に示した単純な多角形に対する順序づけＹｔリス
トは、次の順序で、辺パケット・データを突止める為の
アドレスを持っている。

項目の番号　　辺パケット・アドレス １　　　　　　４２．４３ ２　　　　　　４６．４７ このリストには辺４８が出てこないことに気がつかれよ
う。これは、辺４８が水平の辺であって、同等内部の画
素を区切らないからである。水平辺フラグＨＯＲが、水
平の辺の処理を防止する。順序づけＹｔリストを使うこ
とにより、辺の末点より上下にあるラスタ線を処理する
ことを必要とせずに、各辺と交差するラスタ線を逐次的
に処理することが出来るので、表示プロセッサの速度が
高くなる。言換えれば、第４図に示す多角形を例として
云うと、順序づけＹ、リストは、辺４２及び４３と関連
する辺パケットの上側の頂点に関連するラスタ線、即ち
、線Ｏではなく、線１からデータ処理を開始することが
出来る様にする。後で判るが、データを処理するやり方
の為、実際には、ラスタ線Ｙｔ＋１、即ちＹｕ　（又は
辺４２及び４３の場合はラスタ線２）か有効な画素を持
つ最初のラスタ線になる。

順序づけＹ、リストか完成した後、表示プロセッサによ
る計算は、一連のスパンを作ることに進む。このスパン
を合せたものが、所望の色を持つ多角形かＣＲＴスクリ
ーンに現れる様にする。

「スパン」は、多角形の２辺によって区切られたラスタ
線に沿った各々の画素の状態を定めるデータである。あ
る多角形の場合、１本の走査線に２つ以上のスパンがあ
ることがある。例えば、第４図で、ラスタ線６は２つの
スパンを含む。スパンは、多角形と交差する番号が一番
若いラスタ線（これは順序づけＹ、リストを参照するこ
とによって決定される）に関係するスパンから始めて、
一度に１つずつ発生される。処理を用意する為、「ａ効
辺すスト」を作って管理する。有効辺リストは、現在処
理しているラスタ線と交差する各々の辺に対応する辺パ
ケット・データのアドレスを含む。

スパンの発生を２つの工程に分けて説明する。

最初は、マイクロプロセッサ２７及び廿ト算！：：２８
及び関連する部品によって行なわれる計算であり、２番
目はＶＰＳ３０で行なわれる動作である。

第４図に例として示した多角形に対する順序づけＹ、リ
ストを考えれば、処理すべき最初のラスタ線に対応する
有効な辺が、辺４２及び４３であることが判る。この時
、有効辺リストは辺４２゜４３に対する辺パケット・ア
ドレスを持つ。辺４２に対する辺パケットが開始フラグ
を持ち、これに対して辺４３に対する辺パケットは停止
フラグを持っている。

この発明の現在好ましいと考えられる実施例に関連して
、画素の座標（画素の空間の左上隅の座標）が多角形の
境界内になければ、画素を多角形の一部分と見なさない
と云う任意の規則を採用した。この為、この規則では、
第４図の多角形の最初の有効な画素は画素（５，２）で
ある。ラスタ線に沿った開始及び停止画素は次の式によ
って決定することが出来る。

開始の辺では Ｘ　１−Ｘ　１　＋　１ 停止の辺では Ｘ２＝ｍＸｌ こ＼でＸｌはスパンの開始画素のＸ座標、Ｘ２はスパン
の最後の画素のＸ座標、Ｘｌ　は、辺とスパンのＹ座標
の実際の交点の整数値である。最初のスパン（Ｙ−２）
では、辺４２に対するＸｌがＸｕ％即ち４であり、辺４
３では、Ｘ、が６である。

容易に判る様に、上に述べた計算を行なう前に、ラスタ
線に対する開始及び停止の辺のＸ座標の順序を定め、対
にしなければならない。対にする計算に関連して、停止
画素が開始画素よりもアドレスか小さい様な見かけのス
パンを排除する為に試験を行なう。この様な異常が起り
得るのは、多角形の一部分が見込むのが１つの画素より
小さい時、又は計算による丸め誤差により、辺が若干順
序がずれる時である。何れの場合も、こういうデータは
処理しない。対を形成すること及び順序づけが、書込み
可能な制御貯蔵装置２６にあるプログラムの制御のもと
に、マイクロプロセッサ２７によって行なわれる。開始
／停止座標の順序づけと、停止画素が開始画素よりも小
さいアドレスを持つ様な対を処理しない結果として、面
の中の孔が自動的に孔となって現れ、それに対処する為
に同等特別の処理を必要としない。

最初のラスタｔ！；Ｉ（Ｙｕ）に対するＺｌの値（最初
のを効な画素のＺ座標）が、次の様にして、形状プロセ
ッサ１３から供給されたＺ、及びＺ勾配から計算される
。

Ｚ＋　−Ｚ＊　＋　（Ｘｕ　　Ｘ、）（ｄＺ／ｄＸ）＋
　ｄ　Ｚ／ｄ　Ｙ ニーでＸｕはＸｕの整数値である。

Ｙｕに続くラスタ線の式は次の通りである。

Ｚ＋　ｗＺ＋　　（ｐ　ｒ　ｅ　ｖ） 十（、ｘ、　−Ｘ＋　（ｐ　ｒ　ｅ　ｖ　）（ｄＺ／ｄ
Ｘ）＋ｄＺ／ｄＹ Ｚ＋　　（ｐ　ｒ　ｅ　ｖ）は前のラスタ線の２１　、
Ｘ　、は辺と現在のラスタ線のＹ座標の実際の交点の整
数値、Ｘ＋　　（ｐｒｅｖ）は前のラスタ線のに、であ
る。

形状プロセッサ１３から供給されるデータが、Ｓ　　、
即ちラスタ線Ｙｕの最初の有効な画素ｕ＋１ （即ち、Ｘｕ＋１）の強度を含む。この後のラスタ線で
は、次の式を使う。

Ｓ＋　−Ｓ＋　　（ｐｒｅｖ）＋ｄＳ／ｄＹこ＼でＳ＋
　　（ｐ　ｒ　ｅ　ｖ）は前のラスタ線の８１である。

各々のラスタ線に対する終りの強度（Ｓ２）も、開始の
Ｓの値及びスパンの停止Ｆの辺の勾配を用いて、同様に
計算される。その後、スパンの勾配ｄＳ／ｄＸを計算す
る。

ｄＳ　　　　　Ｓ！　−Ｓ＋ ｄＸ　　　　ｘ、−ｘ、＋１ 分母の余分の１は、計算されたＳ２が、実際には、スパ
ン内の最後の画素に関するものではなく、最後の１つ先
の画素に関するものであることを考慮に入れている。

例えば孔を含む第４図の多角形の領域に於ける様に、所
定のラスタ線に１つより多くのスパンがあることがある
。孔の各辺は多角形の辺として取扱われ、辺を対にする
時、停止フラグを伴なう辺４６が開始フラグを伴なう辺
４７より先にあることが認められよう。この為、辺４６
．４７の間にあるラスタ線の領域は処理されない。上に
述べた計算を有効な辺の多対に対して行なわなければな
らない。ラスタ線に対する全てのスパンの計算が完了し
たら、全ての有効な辺に対するＹｂを現在のラスタ線の
アドレスと比較する。何れかの辺に対してＹ、に達した
場合、その辺はそれ以上処理しない。更に、順序づけＹ
（リストの次の項目に対応する辺パケットをアクセスし
て、新しい辺に対するＹ、に達したかどうかを決定する
。その何れかが起っていれば、辺の対を適当に調節する
。

最後のＹｂを通過した後、その多角形に対する計算が終
了し、次の多角形に対する計算を開始する。

例えば、第４図に示す多角形では、有効辺りストが最初
は、辺４２及び４３を記述する辺バケットに対するアド
レスを持っている。ラスタ線３が処理された後、辺４６
及び４７が有効辺りストに追加され、辺の対は４２と４
６、及び４７と４３に更新される。ラスタ線４の後、辺
４３に対するＹ、及び辺４４に対するＹ、に達している
ので、辺４３を削除し、辺４４を有効辺りストに追加す
る。対が適当に調節される。

スパンの計算が完了した時、その結果をＦＩＦＯレジス
タ２９にロードし、その後ＶＰＳ３０によって要求され
た時、バッファ・レジスタ３３を介してＶＰＳ３０の適
当なレジスタに通される。

Ｆ　Ｉ　ＦＯ２９は、別の１組のデータがＦＩＦＯにロ
ードされる間、Ｖｒ’Ｓ３０が１組のスパン・データに
作用することが出来る様にする。この重なりが出来る様
にする為、Ｆ　Ｉ　ＦＯ２９が、少なくとも完全な２組
のスパン・データを保持するのに十分な「奥行」である
ことが好ましい。・多角形埋めモードでＶＰＳ３０に送
られるデータは次の通りである（各々の項目に続くビッ
ト数は、この発明の現在好ましいと考えられる実施例で
伝達するビット数であり、こ＼では例として挙げた。使
うデータ母線が１６ビツトしか収容することが出来ない
ので、あるデータの値は、完全に転送する為に２機械サ
イクルを必要とすることがあることに注意されたい）。

多角形データ： ｄＺ／ｄＸ・・・３０ビツト Ｙ＋−１（多角形の最初のＹｕの上方のラスタ線のアド
レス）・・・１２ビット 色・・・１２ビット 強度シフト・・・４ピツＩ・ 字型パターン・・・６４ビツト（全部０）字型の長さ・
・・６ビツト（全部１） スパン拳データ： Ｘｌ　・・・１２ビット Ｘ２・・・１２ビツト Ｚｌ　・・・３０ビット Ｓｌ・・・２７ビット Ｙ、　・・・１ビツト １ｎＣ 上に述べたちの＼他に、勾配ｄＳ／ｄＸが伝達される。

所望の陰影の種類に応じて、ｄＳ／ｄＸは多角形に関係
した量であってもよいし、或いはスパンに関係した量で
あってもよい。フラグＹ、　が、所定のラスタ線で最初
のスパンと共に＋ｎｃ ＶＰＳ３０に対する信号として送られ、ＶＰＳ３０内の
Ｙレジスタ及びフレーム・バッファ及びＺバッファを、
スパン・データを処理する前に、次のラスタ線に増数す
る。字型信号の意味はベクトル描出モードに関連して後
で説明する。

多角形埋めモード（字型パターン・レジスタは全部０１
字型の長さレジスタは全部１）に関連して述べた様に、
字型の機能は作用しない。然し、ベクトル描出モードの
字型の説明を読めば、当業者に明らかになる様に、字型
の機能を多角形埋めモードでｊす用して、表示する面の
生地を定めることか出来る。

Ｗ、　３　Ａ図及び第３Ｂ図はＶＰＳ３０　（ビデオ処
理装置）のブロック図である。第３Ａ図は種々のデータ
処理素子を示し、第３Ｂ図は■ＰＳのデータ処理機能を
制御する制御装置３０Ｂを示す。第３Ａ図の矢印Ｃは、
制御装置３０Ｂに対する接続を示す。制御装置３０Ｂか
ら種々のレジスタ、マルチプレクサ（ＭＵＸ）　、加算
器及び比較器（ＣＭＰ）に対する制御線は、図面を見易
くする為に示してない。

線３４から指令を受取ると、ＶＰＳ３０が線３５を介し
てデータ・レジスタに対するデータのローディングを開
始する。データが、マイクロシーケンサ２６の制御のも
とに予定の順序で、Ｙ母線レジスタ３１及びバッファ・
レジスタ３２から線３５を介して、次に述べるレジスタ
にロードされる。

量　　　　　レジスタ ｄＺ／ｄＸ　　：ｄＺ／ｄＸ（５２） Ｙｌ　　　　　：フレームバツファ２２及びＺバッファ
２３ 色　　　　　　　二色（５４） 強度シフト　：強度シフト（５５） 字型パターン：シフトレジスタ５６　（全部０）字型の
長さ　：字型長（５７）（全部１）これまで述べた多角
形に関係する量がロードされた後、次に述べるスパンに
関係した量が、ＦＩＦＯ２９からバッファ・レジスタ３
３及び線３５を介してロードされる。

瓜　　　　　レジスタ Ｘ＋　　　　　　：Ｘ＋　　（５ｇ） Ｘ２　　　　　：Ｘ２　　（５９） Ｓｌ　　　　　：５（６１） Ｚ＋　　　　　　：Ｚ（６０） Ｙ、　　　　：フレーム・バッファ２２及びｎＣ Ｚバッファ２３ ＸｌがＸルジスタ５８にロードされる時、フレーム・バ
ッファ２２及びＺバッファ２３のＸアドレス・レジスタ
もＸｌに設定される。Ｙ、　はう１Ｃ スタ線の最初のスパンにしか伴なわない。

この発明の現在好ましいと考えられる実施例は１０ＭＩ
Ｉｚのクロック速度で動作するので、１６ビツト又はそ
れ以下を持つ各々の量は１００ナノ秒の１機械サイクル
内にロードすることが出来るが、１６より多くのとット
を持つ瓜は、２機械サイクルでロードされる。ローディ
ングが完了した後、最初のスパンに対するスパン・デー
タの処理が開始される。種々のパラメータの計算が、１
００ナノ秒のクロック速度で並列に行なわれる。Ｚ及び
Ｓの計算が高い精度（夫々３０及び２７ビツト）で行な
われるが、Ｚバッファ及びフレーム・バッファには夫々
１６ビツト及び１２ビットシか残されないことに注意さ
れたい。これは、丸め誤差が積重なって、装置の動作に
影響しない様にする為である。夫々１６及び１２ビツト
に切捨てることが、第３図のブロック図で“ＴＲＵＮＣ
”と云う符号によって示されている。データの大きさは
、許容範囲内になる様にも制限される。この制限作用が
、第３Ａ図では文字“ＬＩＭＩＴ″によって示されてい
る。

最明のスパンの計算が開始された時、Ｙ１□。により、
フレーム・バッファ及びＺバッファ２２゜２３のＹアド
レス・レジスタが１だけ増数され、アドレスを多角形の
最１刀のラスタ線に対する値Ｙｕにする。

同時に、位置（ＸＩ　、Ｙ＋　）にあるＺバッファ２３
内のＺの値が、レジスタ６２を介して比較器６３に結合
され、そこでＺレジスタ６０の内容（１６ビツトに切捨
て）と比較される。レジスタ６０からの値がＺバッファ
にある値に等しいか又はそれより小さい時、Ｚレジスタ
６０にある切捨てられた１直が、マルチプレクサ６４．
６６を介してＺバッファに結合され、古いＺの値の代り
ニ書込まれる。レジスタ６０の内容がＺバッファの古い
値より大きい場合、古い値が再びＺバッファに書込まれ
る。こうして、Ｚバッファは、各々のアドレスで、スク
リーンに最も近い物体のＺの値を記録しておく。比較器
６３に於ける比較の結果が、字型パターン・レジスタ５
６からの信号と共に、アンド・ゲート６５を介して制御
装置３０Ｂに、フレーム・バッファのそのアドレスに対
する書込みを付能すべきかどうかを知らせる。こ＼での
説明では、字型パターン・レジスタ５６の出力は、アン
ド・ゲート６５を付能する様になっていると仮定してお
り、従って、フレーム・バッファ２２に新しい値が書込
まれるかどうかを決定するのは、Ｚの値の比較だけであ
る。字型の特徴は後で説明する。Ｚの値の比較により、
フレーム・バッファが一番近い物体に関係する情報だけ
を持つ様にすることにより、隠れた面が除かれることか
理解されよう。

同時に、ｄＺ／ｄＸレジスタ５２の内容が加算器６７で
Ｚレジスタ６０の内容に加算され、その結果がマルチプ
レクサ６８を介してＺレジスタ６０に結合される。Ｚレ
ジスタ６０の新しい内容は、画素位置Ｘ１＋１に対応す
るＺの値（Ｚ＋　＋ｄＺ／ｄＸ）である。

上に述べたえ１°算と並列に、強度シフト・レジスタ５
５の内容がシフト装置７５に作用して、Ｓレジスタ６１
の切捨てた内容をある予定のビット数だけ右へシフトさ
せ、その結果得られた値が加算器７６で色レジスタ５４
の内容に加算される。制限回路９８を設けて、色レジス
タ５４の内容に加算される強度の値が、色ビットに侵入
しない様に保証する。こうして形成された和が前に説明
した様に色及び強度を定める。加算器７６の出力がマル
チプレクサ７７及びフレーム・データ・レジスタ７８を
介してフレーム・バッファ２２に結合される。Ｚの比較
により、処理している多角形がこのアドレスでは、前に
処理された多角形よりもス′クリーンに一層接近してい
ることが判った場合、前に述べた様に、フレーム・バッ
ファに対するこの値の書込みが行われる。

更に同時に、ｄＳ／ｄＸレジスタ８５の内容が加算器８
６でＳレジスタ６１の内容に加算され、この結果得られ
る新しい強度の値が、マルチプレクサ８７を介してＳレ
ジスタ６１に結合される。

これが画素Ｘ１＋１に使われるＳの値（Ｓ１＋ｄＳ／ｄ
Ｘ）である。

最後に、ＸＩ　レジスタ５８とＸ２レジスタ５９の比較
が比較器９０で行なわれる。それらが同じでなければ、
Ｘｌ　レジスタと、フレーム・バッファ２２及びＺバッ
ファ２３にあるＸアドレス拳レジスタを全てまたけ増数
し、画素Ｘ１＋１に対して上に述べた計算を繰返す。Ｘ
ｌ　レジスタの増数は、加算器９３でレジスタの内容に
１を加算し、その結果をレジスタに書込むことによって
行なわれる。ＸＩ　レジスタの内容がＸ２レジスタ５９
の内容と等しくなるまで、この過程を続け、そうな　　
　　　　・った時、比較器９０が制御装置３０Ｂからマ
イクロシーケンサ２６に対し、線３６を介して１ビツト
の「済み」信号を送出させる。「済み」信号は、ＶＰＳ
３０が１つのスパンに対する計算を完了したことを示す
が、この「済み」信号を受取った時、マイクロシーケン
サ２６はＦＩＦＯ２９によって、ＶＰＳ３０のレジスタ
を次のスパンに対するデータで埋め始める様にさせる。

所定の多角形に対する全てのスパンが完了するまで、こ
の過程を続け、その後別の多角形を開始するが、又はベ
クトル描出モードで線分を描くことが出来る。

次に遂行すべき機能がベクトルを描くことである場合、
又は面の陰影とは異なる陰影で多角形の辺を描くこと（
辺のハイライト化）である場合、上に述べたのとは異な
る処理アルゴリズムを用いて、フレーム・バッファ及び
Ｚバッファを埋める。

ベクトル描出モードで入力メモリ２４．２５が受取る情
報は、多角形埋めモードで受取る情報と同様であるが、
それとは若干界なっている。例として、次に第５図に示
した線分について、ベクトル描出モードで線分を描く場
合を説明する。この線分は画素空間（９，１）内に上側
の頂点を持ち、空間（１，５）内に下側の頂点を持って
いる。記号は多角形埋めモードに用いたものと同じであ
る。

例として、こ＼で考えている線分を描くときに作動され
る画素区域には（描く線分が可視スクリーンに一番接近
している物体であると仮定して）陰影線を施しである。

各々のベクトルに対し、形状プロセッサ１３からＶＭＥ
データ母線１２を介して下記の量が送られる。

ＸＬ　　（ＸＩ　） Ｙｚ（ＹＩ） Ｘ、（Ｘ？） Ｙ、（Ｙｚ　） Ｚｔ又はその代りにＺｂ Ｘｕ又はその代りにＸｖ ｄＸ／ｄＹ ｄＺ／ｄＸ ｄＺ／ｄＹ 色（強度を含む） 字型のパターン 字型の長さ ＸＬ　＋　Ｙｔ及びＸ、、Ｙｂが送られる順序により、
線分が上から下へ描かれるのが、下から上へ描かれるの
かり決定される。上に記載したリストの順序により、下
向きに描かれる。ｘ、、ｙｂをＸＩ　Ｉ　Ｙ１位置に、
Ｘ、、Ｙ、をＸ２．Ｙ２位置に送り、交代的な量Ｚ、及
びＸｂを送ることにより、上向きに描かれる様になる。

次に説明するのは下向きに描く場合である。

描く方向が、２つのフラグＳＢＸ及びＳＢＹによって定
められる。これらのフラグは、ＸｌをＸこと、そしてＹ
ｌをＹｌと比較する結果として、マイクロプロセッサ２
６によって発生される。

ＸｌがＸ２より大きければ、５ＢＸ−１であり、Ｙｌが
Ｙｚより大きければ、５ＢＹ−１である。

これらのフラグは、描出順序の間、ｖＰＳ３０にあるＸ
ｌ及び／又はＹｌ　レジスタ（５８及び９５）を増数す
るか減数するかを決定する。ＳＢフラグがセット（１）
されていれば、関連するレジスタは減数に設定され、こ
のフラグがセットされていない（０）時、レジスタが増
数される。ＸＩ　レジスタ５８を増数しく５ＢＸ−１）
　、ＹＩ　レジスタ９５を増数する（ＳＢＹ−０）場合
、ベクトルは左下向きに描かれる。ＳＢＸかＯに設定さ
れていれば、Ｘルジスタが増数され、ベクトルは右へ進
む。ＳＢＹが１であれば、ベクトルが上向きに描かれる
。Ｘｌ及びＹｌ　レジスタの増数又は減数は、関連する
レジスタの内容に１を加算し又は１をｄ算して、その結
果をレジスタに書込む加算器９３．９４によって行なわ
れる。

多角形埋めモードの場合と同じく、線分を描くのに必要
なデータが、２つの通路の一方、即ちＦＩＦＯ２９とバ
ッファ・レジスタ３３を介して、又はＹ）＝）線レジス
タ３１とバッファ・レジスタ３２を介して、ＶＰＳ　３
０に結合される。下記のレジスタにロードされる。

データ　　　　　レジスタ ＸＩ　　　　　　　：ＸＩ　　（５８）ＹＶ　　　　　
　　：ＹＩ　　（９５）Ｚｔ　　　　　　：Ｚ（６０） Ｘｕ　　　　　　：Ｘｕ　（６１） Ｘｂ　　　　　　：Ｘ２　　（５９） Ｙｋ＋　　　　　　：Ｙｚ　　（９６）ｄＸ／ｄＹ　　
　：　ｄＸ／ｄＹ　（８５）ｄＺ／ｄＸ　　　：ｄＺ／
ｄＸ（５２）ｄＺ／ｄＹ　　　：ｄＺ／ｄＹ（９７）色
　　　　　　　　　二色（５４） 字型パターン　二字型パターン（５６）字型の長さ　　
二字型長（５７） １（ＯＲ：制御装置３０Ｂ ＳＢＸ　　　　　：制御装置３０Ｂ ＳＢＹ　　　　　；制御装置３０Ｂ フレーム・バッファ２２及びＺバッファ２３のアドレス
・レジスタを夫々線７０．７１を介してｘ、、ｙ、に設
定する。

ＶＰＳ３０のレジスタにデータをロードした後、マイク
ロシーケンサ２６からの指令によって描出順序が開始さ
れる。Ｚレジスタ６０の内容（Ｚバッファと同じビット
数（１６）に切捨てる）とＺバッファの前の内容との比
較は、多角形埋めモードについて前に述べたのと同様に
行なわれるが、各々の計算の後、Ｚレジスタ６０が、Ｘ
アドレスを増数する度に、ｄ　Ｚ／ｄ　Ｘだけ増数する
だけでなく、Ｙアドレスを増数する度に、ｄＺ／ｄＹレ
ジスタ９７からのｄＺ／ｄＹだけ増数する点が異なる。

何れかの比較に於けるＺレジスタ６０の切捨てた内容が
、そのアドレスにあるＺバッファ２３の内容に等しいか
又はそれより小さい場合、Ｚの新しい値をＺバッファに
書込み、色レジスタ５４の内容をマルチプレクサ７７及
びフレーム・データ・レジスタ７８を介して、前に述べ
たのと同様に、フレーム・バッファ２２に結合する。

初期画素アドレスは１盲に述べた様にＸｔ、Ｙｔである
。例として第５図に示したベクトルを使うと、Ｘ、、Ｙ
、が座標（９，１）にあることが判る。ＸｌがＸ２より
大きく、Ｙ２がＹｌより大きいから、５ＢＸ−１であり
、５ＢＹ＝０である。

従って、ベクトルの描出が進むにつれて、Ｘｌ　レジス
タ５８を減数し、Ｙ】　レジスタ９５を増数する。

ｆＥｍのレジスタを増数又は減数する前に、ＹｌをＹ２
と比較しく比較器９’ｌ）、ＸｌをＸ２と比較する（比
較器９２）。ＸｌをＸｕと比較する（Ｘｕレジスタ６１
の内容は１２ビツトに切捨てる。比較器９０）。第５図
に示す特定の例の線分では、ＹＬ　＝　１　、　Ｙ＝識
５、Ｘｌ−９、Ｘ２電１、及びＸｕ−８である。どの比
較でも等しくない場合、こ＼で選んだ例の場合がそうで
あるが、Ｘルジスタ５８を１画素空間だけ減数し、フレ
ーム・バッファ及びＺバッファのＸアドレス・レジスタ
も同様にする。この後、Ｚの比較とＺバッファ及びフレ
ーム・バッファに対する書込み動作が、今度アドレスさ
れた画素（８，１）に対して繰返される。Ｘ及びＹの比
較を今回行なうと、ＸｕがＸｌ　レジスタ５８の内容に
等しいことが判る。そうなった時、比較器９２は制御装
置３０Ｂが、レジスタＹ１とフレーム・バッファ及びＺ
バッファ（２２，２３）のＹアドレス・レジスタを増数
することが出来る様にする。同時に、ｄＸ／ｄＹし゛ジ
メタ８５の内容がＸｕレジスタ６１の内容に加算される
。この時、Ｘｕレジスタ６１の内容は、ベクトルとＹ−
３の交点の正確な座標になる。ベクトルとＹ画素座標の
交点が２７ビツトの精度で計算され、その値が後でＸ座
標の整数のアドレスを現す様に切捨てられることが理解
されよう。その理由は、辺のハイライト作用を行なう為
にベクトルを描く時、ベクトルが正確に多角形の辺に現
れ、多角形の色を持つ画素がハイライト化した辺を越え
てはみ出さない様にする為である。

画素（８，３）のアドレスに於けるＺの比較及び（１丁
込み動作を繰返した後、３回のＸの比較が行なわれるが
、等しくならない。この為、Ｘｌ　　レジスタ５８とＺ
バッファ及びフレーム・バッファのＸアドレス・レジス
タが１アドレスだけ減数される。Ｘｌ　レジスタ５８と
Ｘ２レジスタ５９が等しくなるが、Ｙｌ　レジスタ９５
とＹ２レジスタ９６が等しくなるが、又はその両方が起
るまで、この手順がクロック・サイクル毎に繰返される
。Ｘｌ（５８）がＸ２　　（５９）に等しくなった後、
Ｘレジスタはもはや減数せず、ＹＬ（９５）がＹ２（９
６）に等しくなった後、Ｙレジスタはもはや増数しない
。両方が等しくなった時、ベクトルが完成し、制御装置
３０Ｂが線３６を介してマイクロシーケンサ２６「済み
」信号を送る。

容易に判る様に、ベクトルの内、Ｚバッファ２３に貯蔵
されているＺの値がそのアドレスに於けるベクトルのＺ
の値より小さい領域は描かれず、その領域で前に入力さ
れた物体がバッファにと望まっでいて、最後の場面で表
示される。同様に、この後の多角形又は線で、そのＺの
値から、それらの方が任意の画素アドレスで描かれたベ
クトルよりも、場面の正面に一層接近していることが判
る様なものが、そのアドレスにあるベクトルを押退ける
。

これまで線分を描くことについて説明したことは、装置
の「字型」能力を考慮してしなかった。

こ＼で使う「字型」と云う言葉は、装置が破線の様な途
切れた線を発生することが出来ることを云う。ベクトル
の特定の画素か作動されるかどうかを制御する為に、字
型パターン・レジスタ５６及び字型具レジスタ５７を使
うことにより、種々の組合せの字型パターンを使うこと
が出来る。

字型パターン・レジスタ５６は６４ビット並列入力、直
列出力の循環形シフトレジスタであり、ＶＰＳ３Ｑにベ
クトル描出データがロードされる時に、４つの逐次的な
１６ビツト・ワードがロードされる。更に、字型具レジ
スタ又はカウンタ５７に６ビツト・ワードがロードされ
る。字型具カウンタ５７にある６ビツト・ワードが、字
型パターン・レジスタ５６の内の作用する長さを制御し
、この為、最大６４段を利用し得るが、字型具カウンタ
５７の内容に応じて、レジスタは一層短いレジスタとし
て作用し得る。即ち、字型パターンの繰返しが４０画素
であれば、字型具カウンタ５７は、字型パターン・レジ
スタ５６が４０段の循環形シフトレジスタとして動作す
る様に設定される。

６４ビットのプログラム可能な長さを持つ字型パターン
・レジスタ５６は、ゲート・カウント及び面積を最小限
に抑える様に独特な形で設計されている。典型的なシフ
トレジスタは各々のセルに対し、フリップフロップ形メ
モリ素子とマルチプレクサを用いて設計される。２対１
のマルチプレクサは、シフト／ロード信号に応じて、セ
ルの前の値又は母線の値の何れかを選択する。シフトレ
ジスタを１乃至６４のプログラム可能な長さを持つ様に
することにより、マルチプレクサ及び選択論理回路を更
に複雑化する。この場合のマルチプレクサは３対１の選
択器になる。３つの入力は、プリセットされた又はロー
ド可能な値と、シフト・モードの一番近い隣りと、プロ
グラム可能な長さを選択する為の循環ビットとである。

この発明に於ける字型パターン・レジスタ５６の独特な
１１カ成により、ゲート・カウントは、６００を越える
２人力の同等なゲートを必要とする典型的な設計から約
４００個のゲートに減少した。

こういうことを達成する為に、まずメモリ・セルはＤ形
うッチに変更し、ゲート数をセル１個当り６から３．５
個に減少した。こういうことが可能なのは、レジスタが
セルからセルへデータをシフトするのではなく、出力の
接続を多重化するからである。出力のシフト作用は、３
段の４対１マルチプレクサによって行なわれる。第１段
が６４ビツトを１６個に減少し、第２段が１６個の中か
ら４個を選択し、第３段が残りの４個から１つのビット
を選択する。マルチプレクサの３段にわたって６４個の
ラッチの中を順次進むことが、６ビツトの字型具カウン
タ５７によって行なわれる。カウンタの出力がマルチプ
レクサの選択線を制御する。プログラムされた長さに達
した後、カウンタがリセットされ、再び計数を開始する
。全体として、ゲートの数は、従来と比べて、同等の性
能及び融通性を持つ場合に、１／３に減少する。

字型具カウンタ５７及び字型パターン・レジスタ５６の
ブロック図が第６図に示されている。６４個のＤ形うッ
チ１０１が４個の１６ビツト入力レジスタ１０５に結合
されることが示されている。

線３５から入る字型パターンを定める入力データが、逐
次的な４個の１６ビツト・ワードとして、人力レジスタ
１０５−１、−２）−３及び−４を介して６４個のＤ形
しジスタ１０１−１乃至１０１−６４に供給される。４
つずつのグループにある各々のラッチのＱ出力が１６個
のマルチプレクサ１０２−１乃至１０２−１６に供給さ
れる。同様に、４つずつのマルチプレクサ１０２のグル
ープの出力が、４つのマルチプレクサ１０３−１乃至１
０３−４の内の１つに供給される。最後に、４つのマル
チプレクサ１０３の出力が最後のマルチプレクサ１０４
に供給される。

字型具カウンタ５７が線３５から６ビツト信号を受取り
、この信号はこのカウンタが、字型パターンにある繰返
しの数まで計数し、その後最初から開始する様に設定す
る。字型具カウンタ５７の出力が、６４個のラッチ１０
１の中から、カウンタのカウントに応じて、マルチプレ
クサ１０２゜１０３．１０４を介して字型パターン・レ
ジスタ５６の出力に結合すべき１つを選択する。字型長
カウンタ５７のカウントが変化する時、マルチプレクサ
１０４の出力がラッチ１０１を順次走査する。こうして
字型パターン・レジスタ５６は、プログラム可能な長さ
を持つ並列入力直列出力のシフトレジスタとして作用す
る様にさせる。

ベクトル描出モードに於けるこの発明の字型の特徴の作
用を例示する為、１５画水素オン、５画素がオフ、５画
素がオン、５画素がオフ、５画素がオン、そして最後に
５画素がオフであるという破線効果を持つベクトルを描
きたい場合を仮定する。言換えれば、一層長いダッシュ
の後に２つの短いダッシュが続く。字型の長さは字型長
カウンタ５７によって４０画素に設定される。これは、
それが繰返しに入っている画素の総数であるからである
。その時、字型パターン・レジスタ５６は４０段のシフ
トレジスタである様に動作し、第４Ｏ段の出力が段１に
循環する。字型制御装置では負の論理を用い（レジスタ
５６からのＯが有効な画素になる）、この為レジスタ５
６のローディングは１５個の０，５個の１．５個の０，
５藺の１．５個の０及び５個の１にすべきである。字型
パターン・レジスタ５′６の出力がアンド・ゲート６５
に結合され、これは（適当なＺの比較に応じて）制御装
置３０Ｂに、字型パターン・レジスタ５６が１の出力を
持つ時には、何時でも、フレーム・バッファへのデータ
書込みを禁止する様に合図する。

場面の中の全ての多角形及び線分の処理が終った時、フ
レーム・バッファ２２は、ＣＲＴ２１のスクリーン上の
各々の画素に対応する１２ビット・ワードをｔ！１って
いる。各々のワードが、照明すべき各々の画素に要求さ
れる色と強度に関する情報を持っている。場面を表示す
る為、フレーム・バッファのアドレスをラスタ式に走査
し、各々のアドレスの内容が色ルックアップ・テーブル
３６及びＤ／Ａ変換器３７に通されてからＣＲＴ２１に
送られる。フレーム・バッファの各々のアドレスに対し
、ルックアップ・テーブル３６によって３つのディジタ
ル・ワードが発生され、それがＤ／Ａ変換器３７で電圧
の振幅に変換された後、ＣＲＴ２１の赤、緑及び青の電
子銃を駆動して、各々の画素に所望の色と強度を発生す
る。

【図面の簡単な説明】

第１図はグラフィックス処理システム全体の簡略ブロッ
ク図、第２図はこの発明の表示プロセッサのブロック図
、第３Ａ図及び第３Ｂ図は併せてこの発明のビデオ処理
装置を示すブロック図、第４図は多角形埋めモードに於
けるこの発明の詳細な説明する為の多角形の例を示す線
図、第５図はベクトル描出モードに於けるこの発明の詳
細な説明する為の線分の例を示す線図、第６図はこの発
明の字型パターン・レジスタ及び字型長カウンタのブロ
ック図である。

Claims (1)

1. 【特許請求の範囲】 １）ラスタ走査形コンピュータ・グラフィックス・シス
   テム用の表示プロセッサに於て、表示すべき場面の少な
   くとも一部分に関係するデータを受取って貯蔵する入力
   メモリと、処理プログラムを貯蔵する制御貯蔵装置と、
   前記プログラムの制御のもとに前記メモリにあるデータ
   に算術及び論理操作を行なう算術処理装置と、前記入力
   メモリ及び算術処理装置の両方からのデータを受取り、
   表示すべき場面の前記部分の一部を形成する各々の画素
   に対し、前記場面内での相対的な奥行及び強度を並列に
   計算するビデオ処理装置と、表示すべき前記場面の一部
   を形成する各々の画素の色と強度を定めるデータを貯蔵
   する手段と、表示すべき前記場面の前記部分にある各々
   の画素位置に於ける相対的な奥行を前に処理した場面の
   部分の各々の前記画素位置に於ける相対的な奥行と比較
   する手段と、前記表示すべき場面の前に処理された部分
   の相対的な奥行が、表示すべき場面の前記部分の前記画
   素位置に於ける相対的な奥行より小さい場合、表示すべ
   き場面の前記部分の一部を形成する画素に対する色及び
   強度データの貯蔵を防止する手段とを有する表示プロセ
   ッサ。 ２）特許請求の範囲１）に記載した表示プロセッサに於
   て、更に、前記入力メモリ、前記算術処理装置及び前記
   ビデオ処理装置の間のデータ通路から独立して、前記制
   御貯蔵装置から前記算術処理装置及び前記ビデオ処理装
   置に至る、プログラム命令に対する通路を含む表示プロ
   セッサ。 ３）特許請求の範囲１）に記載した表示プロセッサに於
   て、更に、前記算術処理装置からのデータを前記ビデオ
   処理装置に結合する先入れ先出しメモリを含む表示プロ
   セッサ。 ４）特許請求の範囲１）に記載した表示プロセッサに於
   て、前記入力メモリが２つの区分で構成されており、該
   区分は、前に受取ったデータを表示プロセッサ内で利用
   することが出来る様な形で、データを受取る為に入力母
   線に結合される状態と前記算術処理装置に結合される状
   態が交互に代る様にした表示プロセッサ。 ５）３次元物体の表示を２次元ラスタに表示するシステ
   ムで、表示スクリーンのラスタ線の少なくとも一部分の
   上の各々の画素の所望の強度を限定するデータを発生す
   るビデオ処理装置に於て、ラスタ上の予定の第１の画素
   の所望の画素強度を定めるデータを貯蔵する第１のデー
   タ・レジスタと、強度の増分値を定めるデータを貯蔵す
   る第２のデータ・レジスタと、前記第１及び第２のデー
   タ・レジスタの内容の和を反復的に形成して、前記第１
   のデータ・レジスタの内容を前記和に置換える手段と、
   各々の和を受取って、それを予定のアドレスに貯蔵する
   第３のデータ・レジスタとを有するビデオ処理装置。 ６）特許請求の範囲５）に記載したビデオ処理装置に於
   て、更に前記ラスタ線の前記部分にある画素の色を定め
   るデータを貯蔵する第４のデータ・レジスタと、該第４
   のデータ・レジスタの内容を各々の前記和に加算して・
   数個のディジタル・ワードを形成する手段とを有し、前
   記色を定めるデータが、前記ディジタル・ワード中の第
   １群のディジットによって表わされ、強度を定めるデー
   タが前記ディジタル・ワード中の第２群のディジットに
   よって表わされる様にし、前記ディジタル・ワードが、
   前記和の代りに、前記第３のデータ・レジスタに貯蔵さ
   れるビデオ処理装置。 ７）特許請求の範囲６）に記載したビデオ処理装置に於
   て、前記第４のデータ・レジスタの内容を各々の和に加
   算する前記手段が、各々の前記和のディジットの位置を
   変えて、前記第４のデータ・レジスタの内容の内、色デ
   ータが占めるディジット位置に０だけを含む２進数を作
   り出す手段を有するビデオ処理装置。 ８）特許請求の範囲５）に記載したビデオ処理装置に於
   て、表示すべき場面内にある各々の画素に対応する物体
   上の点の、該場面内での相対的な奥行を定めるデータを
   貯蔵する第４のデータ・レジスタと、奥行の増分値を定
   めるデータを貯蔵する第５のデータ・レジスタと、第４
   及び第５のデータ・レジスタの内容の合計を反復的に形
   成する手段と、該合計を受取って予定のアドレスに貯蔵
   する第６のデータ・レジスタと、各々の前記合計を前記
   第６のデータ・レジスタの対応するアドレスに貯蔵され
   ている前に求めた合計と比較し、前記合計が対応するア
   ドレスに貯蔵されている前に求めた合計を越える場合、
   該合計並びにそれに対応する前記和の貯蔵を禁止する手
   段とを有するビデオ処理装置。