JPS62219771A - Horizontal deflection circuit - Google Patents

Horizontal deflection circuit

Info

Publication number
JPS62219771A
JPS62219771A JP6180786A JP6180786A JPS62219771A JP S62219771 A JPS62219771 A JP S62219771A JP 6180786 A JP6180786 A JP 6180786A JP 6180786 A JP6180786 A JP 6180786A JP S62219771 A JPS62219771 A JP S62219771A
Authority
JP
Japan
Prior art keywords
horizontal deflection
circuit
voltage
transistor
deflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6180786A
Other languages
Japanese (ja)
Inventor
Shigeru Kashiwagi
柏木 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP6180786A priority Critical patent/JPS62219771A/en
Publication of JPS62219771A publication Critical patent/JPS62219771A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

PURPOSE:To suppress the loss of an active element in a horizontal deflection output circuit at the minimum level, and to improve reliability for a device, by providing a voltage control circuit which controls a power source voltage supplied to an excitation circuit, so as to lower as a horizontal deflection frequency goes high. CONSTITUTION:A voltage regulator 15 is interposed between the other end of the primary side winding 3a of a transformer 3, and a DC power source circuit 4, and a voltage Eb11 in which the output voltage Eb1 of the DC power source circuit 4 is controlled corresponding to the output voltage Eb21 of a voltage regulator 12, is impressed on the primary side winding 3a of the transformer 3. An excitation current Ib1 is excessive when a horizontal deflection cycle Th is short, and is insufficient when it is long, therefore, to dissolve the problem, the voltage Eb11 outputted from the voltage regulator 15 is set low when the horizontal deflection cycle Th is short, and set high when it is long. Thus, by changing the value of the voltage Eb11 corresponding to a horizontal deflection frequency fH, and the output voltage Eb21 of the voltage regulator 12, the optimum excitation current can be supplied to the base of a transistor 5, even when the horizontal deflection frequency fH is varied, and the loss of the transistor 5 can be minimized.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は異なる水平偏向周波数に対応して、受像管等の
陰極線管の電子ビームを水平方向に偏向する水平偏向回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a horizontal deflection circuit for horizontally deflecting an electron beam of a cathode ray tube such as a picture tube in response to different horizontal deflection frequencies.

(従来の技術) 陰極線管(ブラウン管等の受像管)を用いて映像情報の
再現を行なう映像情報再生装置には、例えば、テレビジ
ョン受像機、各種の情報機器の端末装置として用いられ
るディスプレイ装置等がある。
(Prior Art) Video information reproducing devices that reproduce video information using cathode ray tubes (picture tubes such as cathode ray tubes) include, for example, television receivers, display devices used as terminal devices for various information devices, etc. There is.

このような映像情報再生装置では受像管上に映像情報を
再現するために周知のように所定の走査方法に従って受
像管の電子ビームを縦横方向に偏向する必要がある。
In such a video information reproducing apparatus, in order to reproduce video information on the picture tube, it is necessary to deflect the electron beam of the picture tube in the vertical and horizontal directions according to a predetermined scanning method, as is well known.

ところで、例えば、テレビジョン受像機において上述し
たような所定の走査方法は、再生すべき映像情報がどの
伝送される標準テレビジョン方式に従って伝送されてい
るかにより異なり、また、各種情報機器の端末装置とし
て用いられるディスプレイ装置においては、通常それぞ
れの機器毎に走査方法が設定されているので、通常ディ
スプレイ装置毎に走査方法は異なっている。
By the way, for example, the predetermined scanning method as mentioned above in a television receiver differs depending on which standard television method the video information to be reproduced is transmitted according to, and also as a terminal device of various information devices. Since the scanning method is usually set for each display device used, the scanning method is usually different for each display device.

上述したように走査方法が異なる場合には、当然ながら
水平偏向回路及び垂直偏向回路等の偏向回路も異なる構
成となるが、異なる走査方法に対応してそれぞれの走査
方法専用の映像情報再生装置を生産していたのでは多種
少彊生産となり、生産管理及びコスト等の点において各
種の問題が発生するため、従来より複数の走査方法に対
応して動作するように構成された各種の偏向回路が提案
されていることは周知の通りである。
As mentioned above, when the scanning methods are different, the deflection circuits such as the horizontal deflection circuit and the vertical deflection circuit will of course have different configurations, but in response to the different scanning methods, it is necessary to use a video information reproducing device dedicated to each scanning method. However, in the past, various types of deflection circuits that were configured to operate in accordance with multiple scanning methods were used. What has been proposed is well known.

従来の水平偏向回路の一例を第4図の回路図に従って説
明する。
An example of a conventional horizontal deflection circuit will be explained with reference to the circuit diagram of FIG.

第4図において、1は同期分離回路等の前段回路(第4
図中に図示せず)から供給される水平偏向周波数f、の
同期信@Pに対応して方形波の信号Rを発振する発振回
路、2は発振回路1より出力される方形波の信号Rによ
り駆動される励起用のNPNトランジスタ、3は動部用
のトランス、4は直流電源回路、5は水平偏向出力用の
NPNトランジスタ、6はダンパ用のダイオード、7は
帰線共振用のコンデンサ、8は偏向コイル、9は8字補
正用のコンデンサ、10はフライバックトランス、11
は高圧整流回路、12は電圧レギュレータ、13は直流
電源回路、14は水平偏向出力回路である。
In Fig. 4, 1 is a pre-stage circuit such as a synchronous separation circuit (4th
An oscillation circuit that oscillates a square wave signal R in response to a synchronization signal @P with a horizontal deflection frequency f, which is supplied from a device (not shown in the figure); 2 is a square wave signal R output from the oscillation circuit 1; 3 is a transformer for the moving part, 4 is a DC power supply circuit, 5 is an NPN transistor for horizontal deflection output, 6 is a diode for a damper, 7 is a capacitor for retrace resonance, 8 is a deflection coil, 9 is a capacitor for figure 8 correction, 10 is a flyback transformer, 11
12 is a voltage regulator, 13 is a DC power supply circuit, and 14 is a horizontal deflection output circuit.

同期分離回路等の前段回路より第5図(A)に示すよう
な同期信号Pを供給された発振回路1は第5図(B)に
示すような方形波の信号Rを出力し、この方形波の信号
Rはトランジスタ2のベースに供給されるので、トラン
ジスタ2のコレクタ・エミッタ間は方形波の信号Rに対
応して導通、非導通状態となる。
The oscillation circuit 1, which is supplied with a synchronization signal P as shown in FIG. 5(A) from a pre-stage circuit such as a synchronization separation circuit, outputs a square wave signal R as shown in FIG. 5(B). Since the wave signal R is supplied to the base of the transistor 2, the collector-emitter of the transistor 2 becomes conductive or non-conductive in response to the square wave signal R.

l・ランジスタ2のコレクタはトランス3の一次、開巻
線3aの一端に接続し、−次側巻線3aの他端は直流電
源回路4を介して接地されている。
The collector of the L transistor 2 is connected to one end of the primary open winding 3a of the transformer 3, and the other end of the negative winding 3a is grounded via the DC power supply circuit 4.

従って、トランス3の一次側巻線3aにはトランジスタ
2の状態に対応して、第5図(C)に示すようなI−ラ
ンジスタ2のコレクタ電流1cdが供給される。
Therefore, the collector current 1cd of the I-transistor 2 as shown in FIG. 5(C) is supplied to the primary winding 3a of the transformer 3 in accordance with the state of the transistor 2.

トランス3の二次側巻線3bの一端及び他端はトランジ
スタ5のベース及びエミッタにそれぞれ接続している。
One end and the other end of the secondary winding 3b of the transformer 3 are connected to the base and emitter of the transistor 5, respectively.

トランジスタ5のベースにはトランジスタ2のコレクタ
電流1cdに対応した第5図(D>に示すようなベース
電流1bが供給されるので、トランジスタ5はダイオー
ド6と共に、水平偏向周期Thのスイッチング動作を行
ない、トランジスタ5のコレクタには水平編向周期Th
のフライバックパルスVpが発生する。
Since the base of the transistor 5 is supplied with a base current 1b as shown in FIG. , the collector of the transistor 5 has a horizontal orientation period Th
A flyback pulse Vp is generated.

また、トランジスタ5、タイオード6、コンデンサ7、
偏向コイル8、コンデンサ9からなる回゛路は公知の水
平偏向出力回路14で、その動作の説明は省略するが、
結局偏向コイル8には水平偏向周波数fHののこぎり波
型流Sが流れるので、のこぎり波型流Sで駆動される偏
向コイル8により電子ビームの水平偏向を行なうことが
できる。
Also, transistor 5, diode 6, capacitor 7,
The circuit consisting of the deflection coil 8 and the capacitor 9 is a well-known horizontal deflection output circuit 14, and its operation will not be explained here.
As a result, a sawtooth waveform flow S having a horizontal deflection frequency fH flows through the deflection coil 8, so that the electron beam can be horizontally deflected by the deflection coil 8 driven by the sawtooth waveform flow S.

フライバックトランス10の一次側巻線10aの一端は
トランジスタ5のコレクタに接続され、他端は直列に接
続された電圧レギュレータ12及び直流電源回路13を
介して接地されている。
One end of the primary winding 10a of the flyback transformer 10 is connected to the collector of the transistor 5, and the other end is grounded via a voltage regulator 12 and a DC power supply circuit 13 connected in series.

トランジスタ5のコレクタには上述したように水平偏向
周期ThのフライバックパルスVpが発生するので、フ
ライバックトランス10の二次側巻線10bにはフライ
バックパルスVpが昇圧された高圧パルスvhが発生し
、高圧パルスvhは高圧整流回路11で整流されて直流
高圧電圧■Elf□として出力される。
As described above, the flyback pulse Vp with the horizontal deflection period Th is generated in the collector of the transistor 5, so a high voltage pulse vh, which is the boosted flyback pulse Vp, is generated in the secondary winding 10b of the flyback transformer 10. However, the high-voltage pulse vh is rectified by the high-voltage rectifier circuit 11 and output as a DC high-voltage voltage ■Elf□.

ところで、第4図に示した水平偏向回路は、種々の水平
偏向周波数+Hに対応する構成となってるため、水平偏
向周波数への変化に伴い上述した方形波の信号R1フラ
イバックパルスVp1のこぎり波型流Sも変化しなけれ
ばならない。
By the way, since the horizontal deflection circuit shown in FIG. 4 has a configuration that corresponds to various horizontal deflection frequencies +H, the above-mentioned square wave signal R1 flyback pulse Vp1 becomes sawtooth waveform as the horizontal deflection frequency changes. Flow S must also change.

ところで、電圧レギュレータ12の出力電圧をEb21
.偏向の走査期間の長さをTs、偏向コイル8のインダ
クタンスをLyとすると、It)D=Et)2+・TS
/L’l/となる。ここで、のこぎり波電流Sのピーク
ピーク値1ppを一定に保つ必要があるが、水平偏向用
+l1IThの変化に対応して走査期間Tsも変化する
ため、のこぎり波電流Sのピークピーク値1pρを一定
に保つためには電圧レギュレータ12の出力電圧EE)
2+、あるいは、偏向コイル8のインダクタンスLyの
いずれかを変化させる必要があるが、偏向コイル8のイ
ンダクタンスL’l/を変化させることは難しいので、
通常電圧レギュレータ12の出力電圧Eb21を変化さ
せることになる。
By the way, the output voltage of the voltage regulator 12 is Eb21
.. If the length of the deflection scanning period is Ts and the inductance of the deflection coil 8 is Ly, then It)D=Et)2+・TS
/L'l/. Here, it is necessary to keep the peak-to-peak value 1pp of the sawtooth-wave current S constant, but since the scanning period Ts also changes corresponding to the change in +l1ITh for horizontal deflection, the peak-to-peak value 1ppρ of the sawtooth-wave current S is kept constant. In order to maintain the output voltage of the voltage regulator 12 (EE)
2+ or the inductance Ly of the deflection coil 8, but since it is difficult to change the inductance L'l/ of the deflection coil 8,
The output voltage Eb21 of the normal voltage regulator 12 will be changed.

つまり、電圧レギュレータ12により直流電圧Eb2を
制御して直流電圧Eb2+を走査期間TSに反比例して
変化させればよい。
That is, the DC voltage Eb2 may be controlled by the voltage regulator 12 to change the DC voltage Eb2+ in inverse proportion to the scanning period TS.

ところで、第4図に示した水平偏向回路において水平偏
向用11DThが短い場合(例えば、偏向周期The)
の動作を第5図(A)〜第5図(E)で示し、水平偏向
用+1Thが長い場合(例えば、偏向周期Th2)の動
作を第6図(A)〜第6図(E)で示す。
By the way, in the horizontal deflection circuit shown in FIG. 4, when the horizontal deflection 11DTh is short (for example, the deflection period The)
The operation is shown in Fig. 5(A) to Fig. 5(E), and the operation when +1Th for horizontal deflection is long (for example, deflection period Th2) is shown in Fig. 6(A) to Fig. 6(E). show.

第5図(A)に示す同期信号Pに対応して第5図(B)
に示すような方形波の信号Rがトランジスタ2のベース
に供給され、トランジスタ2のコレクタ・エミッタ間は
信号Rの振幅が正の期間より期間TS+だけ長い期間に
わたって導通状態となるので、トランジスタ2のコレク
タ電流1cdは第5図(C)に示すようになる。
FIG. 5(B) corresponds to the synchronization signal P shown in FIG. 5(A).
A square wave signal R as shown in FIG. The collector current 1cd becomes as shown in FIG. 5(C).

第5図(C)において期間TS+はトランジスタ2の蓄
積期間で、この蓄積期間TS+が終了してコレクタ電流
1cdの振幅が零になった位置よりトランジスタ5のベ
ース電流1bが第5図(D)に示すように流れ出し、ト
ランジスタ2のコレクタ電流1cdが再び流れ出すまで
流れる。
In FIG. 5(C), the period TS+ is the accumulation period of the transistor 2, and from the position where the accumulation period TS+ ends and the amplitude of the collector current 1cd becomes zero, the base current 1b of the transistor 5 changes as shown in FIG. 5(D). The current begins to flow as shown in FIG. 2, and continues to flow until the collector current 1 cd of transistor 2 begins to flow again.

トランジスタ5のベース電流Ibの初期値1b。Initial value 1b of base current Ib of transistor 5.

はトランジスタ2のコレクタ電流ledがトランス3の
一次側巻線3aのインダクタンスしに蓄えられたエネル
ギによって定まり、また、トランジスタ5のベース電流
1bは時間と共に、指数関数的に減少してゆき、トラン
ジスタ2のコレクタ電流lcdが流れ始める位置で振幅
が零になる。
The collector current LED of the transistor 2 is determined by the energy stored in the inductance of the primary winding 3a of the transformer 3, and the base current 1b of the transistor 5 decreases exponentially with time. The amplitude becomes zero at the position where the collector current lcd starts flowing.

また、トランジスタ5のコレクタ電流ICはベース電流
Ibによりトランジスタ5が導通する導通期間から更に
トランジスタ5の蓄積期間T82分だけ余分に流れ続け
、第5図(E)に示すように最大値1cpの三角波電流
となる。
In addition, the collector current IC of the transistor 5 continues to flow for an additional accumulation period T82 of the transistor 5 after the conduction period in which the transistor 5 conducts due to the base current Ib, and as shown in FIG. It becomes an electric current.

従って、トランジスタ5のベース電流Ibが減少して第
5図(D)に示すように最終値1b+になった際に、ト
ランジスタ5のコレクタ電流1cは最大値(Icp)付
近に達するので、トランジスタ5のベース電流tbの最
終値1k)+はこの時点でも充分余裕をもって、トラン
ジスタ5を飽和状態にできる様に初期値1boも比較的
大きな値に設定する必要がある。
Therefore, when the base current Ib of the transistor 5 decreases to the final value 1b+ as shown in FIG. 5(D), the collector current 1c of the transistor 5 reaches near the maximum value (Icp), It is necessary to set the initial value 1bo to a relatively large value so that the final value 1k)+ of the base current tb can be set at a sufficiently large margin even at this point, and the transistor 5 can be brought into a saturated state.

次に第6図(A)に示すように水平偏向周期Thが長い
場合(例えば、偏向周期Th2)は繰返し周期が大きく
なるが、第6図(B)に示す方形波の信号Rの期間を簡
単に長くすることはできない、また、トランス3の一次
側巻線3aのQはトランス3の大型化を防止するために
あまり高く設定することもできない、また、仮に、Qを
高く設定できたとしても、トランジスタ2が非導通状態
となる遮断時のトランジスタ2のコレクタ電圧の飛上が
りが大きくなりトランジスタ2の耐圧を越える虞れがあ
るという理由より、トランス3の一次巻線3aの巻線抵
抗Roの値を無視することができなくなる。
Next, as shown in FIG. 6(A), when the horizontal deflection period Th is long (for example, deflection period Th2), the repetition period becomes large, but the period of the square wave signal R shown in FIG. 6(B) is It cannot be easily made longer, and the Q of the primary winding 3a of the transformer 3 cannot be set too high to prevent the transformer 3 from becoming large.Also, even if Q could be set high, Also, the winding resistance Ro of the primary winding 3a of the transformer 3 is lowered because there is a possibility that the collector voltage of the transistor 2 increases so much that it exceeds the withstand voltage of the transistor 2 when the transistor 2 is turned off and the transistor 2 is turned off. It becomes impossible to ignore the value of .

従って、第6図(C)に示すトランジスタ2のコレクタ
電流1cdのパルスが終了する際の電流の娠幅値1 c
d Iは主に、電源電圧の値Eb+及びトランス3の一
次側巻線抵抗ROの値で決定され、偏向周期Th2及び
パルス幅に影響を与えることは少ない。従って、第5図
(C)に示したトランジスタ2のコレクタ電流1cdの
値■cd1と第6図(C)に示したトランジスタ2のコ
レクタ電流1cdの値1cd2との間の差はほとんどな
い。
Therefore, when the pulse of collector current 1 cd of transistor 2 shown in FIG. 6(C) ends, the current amplitude value 1 c
dI is mainly determined by the value of the power supply voltage Eb+ and the value of the primary winding resistance RO of the transformer 3, and has little effect on the deflection period Th2 and pulse width. Therefore, there is almost no difference between the value 1cd1 of the collector current 1cd of the transistor 2 shown in FIG. 5(C) and the value 1cd2 of the collector current 1cd of the transistor 2 shown in FIG. 6(C).

また、トランジスタ5のベース電流1bの初期値1bo
はトランス3の一次側巻線3aに蓄積されたエネルギー
によって定まるから、1−ランジスタ2のコレクタ電流
ladの値が同じような値であれば、トランジスタ5の
ベース電流の初期値IbOの値も略同−となる。
In addition, the initial value 1bo of the base current 1b of the transistor 5
is determined by the energy stored in the primary winding 3a of the transformer 3, so if the values of the collector currents lad of 1-transistor 2 are similar, the initial value IbO of the base current of transistor 5 is also approximately It becomes the same.

トランジスタ5のベース電流ibの値は上述したように
指数関数的に減少してゆくので、水平偏向周期Thが長
い偏向用FI]TF12の場合はベース電流1bの持続
時間が長くなり、第6図(D)に示すようにベース電流
の最終値Ib11が第5図(D)に示したベース電流の
最終値Ib1に比べて小さくなってしまう。
Since the value of the base current ib of the transistor 5 decreases exponentially as described above, in the case of the deflection FI]TF12 with a long horizontal deflection period Th, the duration of the base current 1b becomes longer, as shown in FIG. As shown in (D), the final value Ib11 of the base current becomes smaller than the final value Ib1 of the base current shown in FIG. 5(D).

このため、第6図(D)に示すトランジスタ5のベース
電流Ibの最終値Ib++ではトランジスタ5を充分に
飽和せさてコレクタ電流1cを流すことが困難となり、
よって、トランジスタ5のエミッタ・コレクタ間の電圧
降下が大となり、内部損失が増加する。これを防止する
ために第6図(D)に示すベース電流の最終値IbI+
を充分に大となるように設定すると、第5図(D)に示
すベース電流の最終値1b+が必要以上に大きな値とな
るので、トランジスタ5のコレクタTs Pa I c
の降下時間Tfが長くなり、この部分での損失が増加す
るという問題点を有していた。
Therefore, at the final value Ib++ of the base current Ib of the transistor 5 shown in FIG. 6(D), it becomes difficult to sufficiently saturate the transistor 5 and allow the collector current 1c to flow.
Therefore, the voltage drop between the emitter and collector of transistor 5 increases, and internal loss increases. In order to prevent this, the final value IbI+ of the base current shown in FIG.
If it is set to be sufficiently large, the final value 1b+ of the base current shown in FIG.
The problem is that the fall time Tf becomes longer and the loss in this part increases.

上述したように第4図に示した水平偏向回路では水平偏
向周波数fnを変化させると全周波数範囲にわたって最
適励振条件を満足することができないため、出力用のト
ランジスタ5の損失が増加し、信頼性が低下するという
問題点を有していた。
As mentioned above, in the horizontal deflection circuit shown in FIG. 4, if the horizontal deflection frequency fn is changed, the optimum excitation condition cannot be satisfied over the entire frequency range, so the loss of the output transistor 5 increases and the reliability is reduced. There was a problem in that the value decreased.

そこで、本発明は上述の問題点を解決するために水平偏
向出力回路を励振する励振回路の電源電圧を水平偏向周
波数が高くなるに従って低下させるように可変制御する
ことにより、供給される水平偏向周波数に対してR適な
水平偏向出力回路の励振条件を設定し、水平偏向出力回
路の能動素子の損失を最小限にして信頼性を向上させる
ことができる水平偏向回路を提供することを目的とする
Therefore, in order to solve the above-mentioned problems, the present invention variably controls the power supply voltage of an excitation circuit that excites the horizontal deflection output circuit so that it decreases as the horizontal deflection frequency increases. An object of the present invention is to provide a horizontal deflection circuit that can improve reliability by setting excitation conditions for the horizontal deflection output circuit suitable for R and minimizing loss in active elements of the horizontal deflection output circuit. .

(問題点を解決するための手段) 本発明は上述のような問題点を解決するために第1図に
示す如き構成の水平偏向回路を提供するものである。第
1図に示した水平偏向回路は、水平偏向周波数の信号P
に同期した発振信号Rを出力する発振回路1と、 発振信号Rを増幅して後段回路を励振する励振回路(ト
ランジスタ2.1〜ランス3)と、水平方向に電子ビー
ムを偏向する偏向コイルを励振回路(トランジスタ2、
l・ランス3)から出力される信号に対応して前記水平
偏向周波数にかかわらず常にビークビーク値が一定の偏
向電流により駆動する水平偏向出力回路14とから構成
した水平偏向回路において、 励振回路(トランジスタ2、トランス3)に供給する電
源電圧E b ++を前記水平偏向周波数にか高くなる
に従って低下するように制御する電圧制御回路(電圧レ
ギュレータ15)を具備して構成した。
(Means for Solving the Problems) The present invention provides a horizontal deflection circuit having a configuration as shown in FIG. 1 in order to solve the above-mentioned problems. The horizontal deflection circuit shown in FIG.
An oscillation circuit 1 that outputs an oscillation signal R synchronized with the oscillation signal R, an excitation circuit (transistor 2.1 to lance 3) that amplifies the oscillation signal R and excites the subsequent circuit, and a deflection coil that deflects the electron beam in the horizontal direction. Excitation circuit (transistor 2,
and a horizontal deflection output circuit 14 which is driven by a deflection current whose peak-beak value is always constant regardless of the horizontal deflection frequency in response to the signal output from the excitation circuit (transistor 3). 2. A voltage control circuit (voltage regulator 15) is provided to control the power supply voltage E b ++ supplied to the transformer 3) so as to decrease as the horizontal deflection frequency increases.

(作 用) 水平偏向周波数が高くなるに従って低下させた電源電圧
E t) ++を励振回路(トランジスタ2、トランス
3)に供給することにより、水平偏向出力′回路の励振
条件を供給される水平偏向周波数に対して最適に設定す
ることができる。
(Function) By supplying the power supply voltage Et) ++, which is lowered as the horizontal deflection frequency increases, to the excitation circuit (transistor 2, transformer 3), the horizontal deflection output circuit is supplied with excitation conditions. It can be set optimally for the frequency.

(実 施 例) 第1図は本発明になる水平偏向回路の一実施例のブロッ
ク系統図である。第1図において第4図と同一の構成部
分には同一の符号を付してその説明を省略する。
(Embodiment) FIG. 1 is a block diagram of an embodiment of a horizontal deflection circuit according to the present invention. Components in FIG. 1 that are the same as those in FIG. 4 are given the same reference numerals and their explanations will be omitted.

第1図において、15は電圧レギュレータで、トランス
3の一次側巻線3aの他端と直流電源回路4との間に介
挿され、直流電源回路4の出力電圧Eb1を電圧レギュ
レータ12の出力電圧Eb2+に対応させて制御した電
圧E ’D uをトランス3の一次側巻線3aに印加す
る。
In FIG. 1, reference numeral 15 denotes a voltage regulator, which is inserted between the other end of the primary winding 3a of the transformer 3 and the DC power supply circuit 4, and converts the output voltage Eb1 of the DC power supply circuit 4 into the output voltage of the voltage regulator 12. A voltage E'D u controlled in accordance with Eb2+ is applied to the primary winding 3a of the transformer 3.

ところで、電圧Eb21は上述したように走査lv1間
Tsに反比例して変化させればよいのであるから、水平
偏向周波数f。に関しては第2図中に実線で示したよう
に水平偏向周波数fHに比例して略直線的に変化する。
By the way, since the voltage Eb21 can be changed in inverse proportion to the Ts during the scan lv1 as described above, the horizontal deflection frequency f. As shown by the solid line in FIG. 2, the curve changes approximately linearly in proportion to the horizontal deflection frequency fH.

一方、励振電流It)+は上述したように水平偏向周期
Thが短い場合(l;i同周期TF1+)に過剰となり
、水平偏向周期Thが長い場合(偏向周期Th2)に不
足するので、これを解決するためには、電圧レギュレー
タ15から構成される装置E b ++を水平偏向周期
Thが短い時は低く、水平偏向周期Thが長い時は高く
するようにしてやればよい。
On the other hand, as mentioned above, the excitation current It)+ becomes excessive when the horizontal deflection period Th is short (l; i same period TF1+), and becomes insufficient when the horizontal deflection period Th is long (deflection period Th2). To solve this problem, the device E b ++ composed of the voltage regulator 15 may be set low when the horizontal deflection period Th is short, and set high when the horizontal deflection period Th is long.

すなわち、水平偏向周波数f、に関しては、第2図中に
破線で示したように水平偏向周波数f11の増加と共に
、電圧E b nが減少するように制御すればよいこと
になる。
That is, the horizontal deflection frequency f may be controlled so that the voltage E b n decreases as the horizontal deflection frequency f11 increases, as shown by the broken line in FIG.

このように、電圧E t) 11の値を水平偏向周波数
fn及び電圧レギュレータ12の出力電圧Ebz+に対
応して変化させれば、水平偏向周波数千□が変化しても
最適な励振電流をトランジスタ5のベースに供給するこ
とができるので、トランジスタ5の損失を最小限にする
ことができる。
In this way, by changing the value of the voltage Et) 11 in accordance with the horizontal deflection frequency fn and the output voltage Ebz+ of the voltage regulator 12, the optimum excitation current can be set for the transistor 5 even if the horizontal deflection frequency 1,000 □ changes. The loss of the transistor 5 can be minimized.

以下に、第3図を参照して電圧レギュレータ15の具体
的回路の一例を説明する。
An example of a specific circuit of the voltage regulator 15 will be described below with reference to FIG.

第3図において、16.17はそれぞれ抵抗値R1及び
R2の抵抗器、18はNPN+−ランジスタ、19は抵
抗値Reの抵抗器、20はNPNトランジスタ、21は
抵抗値Rbのl・ランジスタ2oのベースバイアス用の
抵抗器、22はトランス3の一次巻線3aのリップル分
を流す平滑用のコンデンサ゛である。
In Fig. 3, 16 and 17 are resistors with resistance values R1 and R2, respectively, 18 is an NPN+- transistor, 19 is a resistor with a resistance value Re, 20 is an NPN transistor, and 21 is an l transistor 2o with a resistance value Rb. The base bias resistor 22 is a smoothing capacitor through which the ripple of the primary winding 3a of the transformer 3 flows.

電圧レギュレータ12の出力電圧Eb21は抵抗器16
を介してトランジスタ18のベースに供給される。また
、トランジスタ18のベースは抵抗器17を介して接地
されている。
The output voltage Eb21 of the voltage regulator 12 is connected to the resistor 16.
is supplied to the base of transistor 18 via. Further, the base of the transistor 18 is grounded via the resistor 17.

トランジスタ18のエミッタは抵抗器19を介して接地
され、トランジスタ18のコレクタはトランジスタ20
のベースに接続され、トランジスタ20のベースは抵抗
器21を介してトランジスタ20のコレクタに接続され
、トランジスタ20のコレクタは直流電源回路4(第3
図中に図示せず)に接続されている。トランジスタ20
のエミッタはコンデンサ22を介して接地されると共に
、トランス3の一次側巻線3aの他端に接続されている
The emitter of transistor 18 is grounded via resistor 19, and the collector of transistor 18 is grounded via resistor 19.
The base of the transistor 20 is connected to the collector of the transistor 20 via the resistor 21, and the collector of the transistor 20 is connected to the DC power supply circuit 4 (third
(not shown in the figure). transistor 20
The emitter of is grounded via a capacitor 22 and connected to the other end of the primary winding 3a of the transformer 3.

上述したような構成でトランジスタ18.20のhfe
がある程度大で、ベース・エミッタ間電圧がE b +
+に比べて充分に小さい場合には以下に示すような近似
式が成立する。
With the configuration as described above, hfe of transistor 18.20
is large to some extent, and the base-emitter voltage is E b +
If it is sufficiently smaller than +, the following approximate expression holds true.

Eb22→Ebz+−R2/(R+−IR2)また、ト
ランジスタ18.20のベース・エミッタ間電圧をそれ
ぞれVt)e+ 、Vbe2とすると、IC’=Ie=
 (Ebzz−Vbe1)/ReEbn=Ebz  R
t)(IC+It))−Vbe2以上、の式を整理する
と、 となり、第2図に示すように電圧Ebz+が水平偏向周
波数fHの増加に伴って直線的に増加すれば、E b 
++は直線的に減少する傾向に設定することができ、従
って、トランジスタ5のベース電’a I bのRn値
1t)+を水平偏向周波数ft1に対応させて最適な値
に設定することかできるようになる。
Eb22→Ebz+-R2/(R+-IR2) Also, if the base-emitter voltages of transistor 18.20 are Vt)e+ and Vbe2, respectively, then IC'=Ie=
(Ebzz-Vbe1)/ReEbn=Ebzz R
t)(IC+It))-Vbe2 or above, the equation becomes as follows.As shown in Fig. 2, if the voltage Ebz+ increases linearly as the horizontal deflection frequency fH increases, E b
++ can be set so that it tends to decrease linearly, and therefore, the Rn value 1t)+ of the base voltage 'a I b of the transistor 5 can be set to an optimal value corresponding to the horizontal deflection frequency ft1. It becomes like this.

なお、第1図において直流電源回路4と直流電源回路1
3とは異なる構成部分として説明したが、設計条件次第
では共通にすることも可能であることはいうまでもない
In addition, in FIG. 1, DC power supply circuit 4 and DC power supply circuit 1 are
Although the explanation has been made as a different component from 3, it goes without saying that it is possible to use the same component depending on the design conditions.

(発明の効果) 本発明は上i!Lの如き構成であるので、水平偏向出力
回路の励振条件を供給される水平偏向周波数に対して最
適に設定し、水平偏向出力回路の能動素子の損失を最小
限にして信頼性を向上させることができるという利点を
有する。
(Effects of the invention) The present invention provides the above i! Since the configuration is as shown in L, the excitation conditions of the horizontal deflection output circuit are optimally set for the supplied horizontal deflection frequency, and the loss of the active elements of the horizontal deflection output circuit is minimized to improve reliability. It has the advantage of being able to

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明になる水平偏向回路の一実施例のブロッ
ク系統図、第2図は第1図に示した水平偏向回路の動作
を説明するための図、第3図は第1図に示した水平偏向
回路の電圧レギュレータ15の一例を示す回路図、第4
図は従来の水平偏向回路の一例のブロック系統図、第5
図(A)〜(E)及び第6図(A)〜(E)は第4図に
示した水平偏向回路の一例の動作を説明するための図で
ある。 1・・・水平偏向用の発振回路、 2・・・励振用の1−ランジスタ、 3・・・励振用のトランス、 4.13・・・直流電源回路、 5・・・出力用のトランジスタ、 8・・・偏向コイル、10・・・フライバックトランス
、12.15・・・電圧レギュレータ、 14・・・水平偏向回路。 才 I 図 第2 記 t3a ゲ
FIG. 1 is a block system diagram of one embodiment of the horizontal deflection circuit according to the present invention, FIG. 2 is a diagram for explaining the operation of the horizontal deflection circuit shown in FIG. 1, and FIG. 3 is the same as that shown in FIG. A circuit diagram illustrating an example of the voltage regulator 15 of the horizontal deflection circuit shown in FIG.
The figure is a block diagram of an example of a conventional horizontal deflection circuit.
6A to 6E are diagrams for explaining the operation of an example of the horizontal deflection circuit shown in FIG. 4. FIGS. 1... Oscillation circuit for horizontal deflection, 2... 1-transistor for excitation, 3... Transformer for excitation, 4.13... DC power supply circuit, 5... Transistor for output, 8... Deflection coil, 10... Flyback transformer, 12.15... Voltage regulator, 14... Horizontal deflection circuit. Sai I Figure 2 Note t3a Ge

Claims (2)

【特許請求の範囲】[Claims] (1)水平偏向周波数の信号に同期した発振信号を出力
する発振回路と、 この発振信号を増幅して後段回路を励振する励振回路と
、 水平方向に電子ビームを偏向する偏向コイルをこの励振
回路から出力される信号に対応して前記水平偏向周波数
にかかわらず常にピークピーク値が一定の偏向電流によ
り駆動する水平偏向出力回路とから構成した水平偏向回
路において、 前記励振回路に供給する電源電圧を前記水平偏向周波数
が高くなるに従って低下するように制御する電圧制御回
路を具備したことを特徴とする水平偏向回路。
(1) An oscillation circuit that outputs an oscillation signal synchronized with a horizontal deflection frequency signal, an excitation circuit that amplifies this oscillation signal and excites the subsequent circuit, and a deflection coil that deflects the electron beam in the horizontal direction. and a horizontal deflection output circuit that is driven by a deflection current whose peak-to-peak value is always constant regardless of the horizontal deflection frequency in response to a signal output from the drive circuit, wherein the power supply voltage supplied to the excitation circuit is A horizontal deflection circuit comprising a voltage control circuit that controls the horizontal deflection frequency to decrease as the horizontal deflection frequency increases.
(2)電圧制御回路は前記水平偏向周波数に対応して偏
向コイルを駆動する偏向電流のピークピーク値を一定と
するために変化する水平偏向出力回路の電源電圧が高く
なるに従って前記励振回路に供給される電源電圧が低下
するように構成したことを特徴とする特許請求の範囲第
1項記載の水平偏向回路。
(2) The voltage control circuit supplies the voltage to the excitation circuit as the power supply voltage of the horizontal deflection output circuit increases, which changes in order to maintain a constant peak-to-peak value of the deflection current that drives the deflection coil in accordance with the horizontal deflection frequency. 2. The horizontal deflection circuit according to claim 1, wherein the horizontal deflection circuit is configured such that the power supply voltage applied to the horizontal deflection circuit is reduced.
JP6180786A 1986-03-19 1986-03-19 Horizontal deflection circuit Pending JPS62219771A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6180786A JPS62219771A (en) 1986-03-19 1986-03-19 Horizontal deflection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6180786A JPS62219771A (en) 1986-03-19 1986-03-19 Horizontal deflection circuit

Publications (1)

Publication Number Publication Date
JPS62219771A true JPS62219771A (en) 1987-09-28

Family

ID=13181729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6180786A Pending JPS62219771A (en) 1986-03-19 1986-03-19 Horizontal deflection circuit

Country Status (1)

Country Link
JP (1) JPS62219771A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02240685A (en) * 1989-03-15 1990-09-25 Hitachi Ltd High-voltage circuit for horizontal deflection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02240685A (en) * 1989-03-15 1990-09-25 Hitachi Ltd High-voltage circuit for horizontal deflection

Similar Documents

Publication Publication Date Title
JPS6261186B2 (en)
JPH06105180A (en) Television deflection device
US4302708A (en) Deflection amplifier system for raster scanned cathode ray tube displays
JPS60120394A (en) Crt display unit
KR900008233B1 (en) Horizontal deflection return time switching circuit
KR100312332B1 (en) The beam landing position error correction device
US4234826A (en) Synchronous switched vertical deflection driven during both trace and retrace intervals
JPH0372783A (en) Sine wave deflection circuit
JPH05176194A (en) Video display device
JPS62219771A (en) Horizontal deflection circuit
US4338549A (en) Vertical deflection circuit
KR19990023649A (en) Horizontal deflection circuit
JP2570262B2 (en) Horizontal deflection circuit
KR100190534B1 (en) Horizontal deflection output circuit
JP3840648B2 (en) Video display device
JPH0795432A (en) Changeover-mode vertical deflection device
WO1999062247A1 (en) Horizontal deflection circuit
JPH11127364A (en) Horizontal deflection circuit
EP0319011B1 (en) High voltage generating apparatus for television equipment
JPH0441658Y2 (en)
EP0504687A2 (en) A feedback arrangement in a deflection circuit
JPWO1992022167A1 (en) vertical deflection circuit
JPH01268353A (en) Television deflector
JPH06296239A (en) Dynamic focus device
JPH0516763Y2 (en)