JPS6221990Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、アナログ表示電子時計の改良に関
し、特に集積回路化した場合にマスクの結線面積
が小さくかつ誤動作の起こらない時計用モータ駆
動パルス出力回路を提供するものである。

第１図は、従来のアナログ表示電子時計の回路
図を示し、第２図はそのタイムチヤートを示す。

２は時刻計時用基準信号を発生する基準信号発
生器であり、４は分周回路であり、基準信号発生
器２からの信号を１Hzまで分周する回路である。

６は波形成形回路であり、分周回路４からの信
号により所望の周期で所望のパルス幅の時計駆動
用パルスを出力する回路である。波形成形回路６
はナンドゲート８、インバータ１０、フリツプフ
ロツプ１２、ナンドゲート１４および１６より成
る。ナンドゲート８には16Hz信号Ａ、８Hz信号
Ｂ、４Hz信号Ｃ、２Hz信号Ｄおよび１Hz信号Ｅが
入力しており、インバータ１０を介したナンドゲ
ート８の出力信号Ｆは１秒毎にパルス幅31.25mS
の時計駆動用パルスを出力する信号となる。該信
号ＦはFF１２のクロツク入力，ナンドゲート
１４および１６の一方に入力する。ナンドゲート
１４の他方にはFF１２のＱ出力信号Ｇが入力
し、ナンドゲート１６の他方にはFF１２の出
力信号Ｈが入力する。したがつて信号Ｆが立ち下
るごとに、FF１２の信号Ｇ，Ｈは交互にＨ又は
Ｌとなり、これに伴つてナンドゲート１４，１６
からは交互に信号Ｆに発生したパルスの反転信号
Ｉ，Ｊが出力する。このFF１２、ナンドゲート
１４および１６により、信号Ｆに得られた駆動パ
ルスを駆動回路２０を介して時計駆動用モータ２
２の両端に交互に分配する分配回路１８を構成し
ている。

駆動回路２０は、バツフア２４，２６とから成
り、信号Ｉ，Ｊに得られたパルスを時計駆動用モ
ータ２２を駆動できるまでに増幅する。時計駆動
用モータ２２は該パルスによつて駆動され、輪列
機構２８を駆動して指針を運針し、時刻を表示す
る。第２図には、信号Ａ〜Ｊの他に時計駆動用モ
ータ２２から見た駆動パルスが示されている。

このようにして時計駆動用モータ２２は１秒毎
に駆動し、指針は１秒ずつステツプ運針して時刻
表示が為される。

ところが、この回路を集積回路に作り込もうと
すると、ナンドゲート８には、５本の結線を行う
ことになり、どうしても集積回路のマスクの結線
面積が大きくなる欠点があつた。

そこで従来では、この欠点をなくすために、実
開昭51−6969号のように、数多くの結線をしたナ
ンドゲートを用いない回路構成が考えられた。第
３図にそのような回路の一例を示す。第４図はそ
のタイムチヤート図である。なお第３図の構成に
おいては、第１図と同様の構成には同一番号を付
して説明を省略する。波形成形回路３０は、第１
図と同様の構成である分配回路１８とワンシヨツ
ト回路３２とから成る。このワンシヨツト回路３
２はインバータ３４，３６，FF３８，ノアゲー
ト４０およびナンドゲート４２とから成る。イン
バータ３４およびノアゲート４０の一方には１Hz
信号Ｅが入力しており、FF３８のクロツク入力
には16Hz信号Ａが入力し、Ｄ入力には前記イン
バータ３４の出力信号Ｋが入力している。そして
FF３８のＱ出力信号Ｌはノアゲート４０の他方
に入力している。ノアゲート４０の出力信号Ｍは
ナンドゲート４２の一方に入力し、他方には16Hz
信号Ａが入力している。そしてインバータ３６を
介したナンドゲート４２の出力信号Ｎは、分配回
路１８に入力する。この結果分配回路１８は前述
の如く信号Ｎに得られた時計用駆動パルスを駆動
回路２０を介した時計駆動用モータ２２の両端に
交互に分配して出力する。したがつて第４図のタ
イムチヤートに示すように駆動パルスは第１図の
回路と同様のものが得られる。

第３図の回路は、時計駆動用パルスを形成する
のに必要な信号は、駆動パルス幅を決めるパルス
幅制御信号としての16Hz信号Ａおよび駆動パルス
発生間隔を決める発生間隔制御信号としての１Hz
信号Ｅのみであるから集積回路化した場合、マス
クの結線面積は第１図の回路と比べて非常に小さ
くすることができる。

ところが、この第３図の回路は、集積回路内へ
の作り込み方によつて駆動パルスが出力しなくな
る場合が多々生じることがある。

第５図、ａ，ｂはその誤動作を説明するための
タイムチヤート図であり、第５図ａは正常な場合
のタイムチヤート図である。第１図，第３図に示
す分周回路４は、第６図に示すように縦列接続さ
れたFF群５によつて構成され、例えば基準信号
発生器２の出力信号4.194304MHzであれば分周回
路４は22個にFFで構成される。そして基準信号
発生器２からの信号は各FF５を介す毎に1/2分周
されるためFF５−１８のＱ出力においては16Hz
が得られ、該16Hz信号がさらに分周されることに
よつてFF５−２２のＱ出力に１Hz信号が得られ
る。そして通常の場合は第５図ａのように、信号
ＡにはFF５−１８のＱ出力で得られた16Hz信号
と同相の信号が得られ、信号ＥにはFF５−２２
のＱ出力で得られた１Hz信号と同相の信号が得ら
れる。そして信号Ｅは第３図に示すインバータ３
４によつて反転された信号にとなり、該信号Ｋを
Ｄ入力としたFF３８はこのあとの信号Ａの立ち
下りによりＱ出力信号ＬをＬからＨとする。第３
図に示すノアゲート４０の信号Ｍは信号Ｅと信号
Ｌが共にＬのときのみＨとなり、該信号ＭがＨの
ときのみノアゲート４２が開き、このとき信号Ａ
に発生しているパルス幅31.25mSのパルスが時計
駆動用パルスとして分配回路１８に入力する。こ
れによつて時計駆動用モータ２２は駆動するわけ
であるが、分周回路４のFF５−１８のＱ出力と
ワンシヨツト回路３２内のFF３８のクロツク入
力を接続する線のみが、集積回路に作り込む都
合上長く引きまわしたりすると、その線間容量の
ためにFF３８のクロツク入力に入力する信号
ＡはFF５−１８のＱ出力で得られた16Hz信号と
比べてやや遅延した信号となる。こうなると第５
図ｂに示すように通常の場合とは逆にFF３８の
Ｄ入力に入力する信号ＫがＬからＨに立ち上つて
から信号Ａが立ち下るため、FF３８のＱ出力信
号Ｌは信号Ａの１パルス分だけ早く立ち上る。こ
のためノアゲート４０の信号ＭがＨになる期間は
非常に短くなり、分配回路１８に入力する信号に
は時計用駆動パルスが現われなくなる。

このように第３図に示すような回路は、集積回
路内にり込もうとする場合、結線面積は、第１図
の回路と比べて非常に小さくできる利点があるも
のの、駆動パルス幅を決める16Hz信号を分周回路
４から取り出す線を設計上長く引きまわしたりす
ると、誤動作を生じやすくなる問題があつた。

本考案は上記従来の課題に鑑み為されたもので
あり、その目的は、集積回路に作り込んだ場合に
マスクの結線面積が少なく、かつ誤動作の起こさ
ないモータ駆動回路を持つたアナログ表示電子時
計を提供することにある。

本考案は上記目的を達成するために、分周回路
からの時計駆動用パルスの発生間隔を決める発生
間隔制御信号を、時計駆動用パルスのパルス幅を
決定するパルス幅制御信号より周期の小さい一定
周期信号に同期させて出力させることによつて発
生間隔制御信号を遅延させる遅延用FFを設けた
ことを特徴とする。

以下図面に基づき、本考案の実施例を説明す
る。第７図は、本考案の一実施例を示す回路図で
ある。なお前述の構成と同一のものは同一番号を
付して説明を省略する。

図において、波形成形回路４４は、ワンシヨツ
ト回路３２および分配回路１８の他にFF４６を
含む。分周回路４からの駆動パルス幅を決めるパ
ルス幅制御信号としての16Hz信号Ａは、第３図と
同様に、ワンシヨツト回路３２内のFF３８のク
ロツク入力およびナンドゲート４２の一方に入
力する。また時計用駆動パルス発生間隔を決める
発生間隔制御信号としての１Hz信号Ｅは、FF４
６の入力Ｄに入力し、該FF４６のＱ出力信号Ｏ
がワンシヨツト回路３２のインバータ３４および
ノアゲート４０の一方に入力する。またFF４６
のクロツク入力φには、駆動パルス幅制御信号と
しての16Hz信号Ａより同期の小さい分周回路４か
らの32Hz信号Ｐが入力している。

第８図は、第７図の回路のタイムチヤート図で
ある。

第８図のタイムチヤートに示すように、16Hz信
号Ａに８個のパルスが発生し、該８個目のパルス
が立ち下ると１Hz信号ＥはＨ又はＬに反転する。
そして１Hz信号ＥがＨになつたあとに32Hz信号Ｐ
が立ち上ると、FF４６の出力Ｑの信号はＨとな
り、１Hz信号ＥがＬになつたあとに32Hz信号Ｐが
立ち上ると、FF４６の出力Ｑの信号ＯがＬに立
ち下る。したがつて、FF４６のＱ出力の信号Ｏ
には分周回路４からの１Hz信号Ｅより15.625mS
遅れた１Hz信号が得られ、該信号Ｏはワンシヨツ
ト回路３２に入力する。この結果ワンシヨツト回
路３２のFF３８のＤ入力には１Hz信号Ｅが完全
に立ち下る時より確実に遅れてＨの信号が入力
し、FF３８のＱ出力信号Ｌはこのあとの16Hz信
号Ａの立ち下りによつてＨとなる。以下前に述べ
たように、ワンシヨツト回路３２の出力信号Ｎは
１秒毎に、パルス幅31.25mSのパルスが得られ、
該パルスは分配回路１８によつて駆動回路２０を
介した時計用駆動モータ２２の両端に交互に振り
分けられて入力される。

このように、ワンシヨツト回路３２に入力する
発生間隔制御信号としての１Hz信号ＥをFF４６
によつて32Hz信号Ｐと同期させて出力することに
よつて強制的に遅延させているため、たとえ分周
回路４からのパルス幅制御信号としての16Hz信号
が線間容量等によつて多少遅延されたとしても誤
動作は生じない。また分周回路４から取り出され
る周波数信号は32Hz信号Ｐ、パルス幅制御信号と
しての16Hz信号Ａ、発生間隔制御信号としての１
Hz信号Ｅだけであるから、集積回路に作り込んで
もマスクの結線面積は小さくてすむ。

本実施例においては、遅延用FF４６のクロツ
ク入力φに入力する信号Ｐは32Hz信号であるが、
該信号Ｐはパルス幅を決めるパルス幅制御信号よ
り周期の小さい信号であればよく、本実施例のよ
うにパルス幅制御信号が16Hzであれば、信号Ｐは
32Hzに限らず、64Hzか128Hzでもよい。

以上述べたように本考案によれば、時計用駆動
パルスのパルス幅を決めるパルス幅制御信号が集
積回路の設計の都合上線を長くひきまわすことに
よつて遅延されたとしても、時計駆動用パルスの
発生間隔を決める発生間隔制御信号を強制的にあ
る程度遅延させることによつて駆動パルスが発生
しない等の誤動作を防止できる。また分周回路か
ら取り出される周波数信号は時計用駆動パルスの
駆動幅を決めるパルス幅制御信号、発生間隔を決
める発生間隔制御信号および発生間隔制御信号を
遅延させるためのパルス幅制御信号より周期の小
さい信号のみであるからマスクの結線面積も小さ
くてすむ利点がある。

【図面の簡単な説明】

第１図は、従来のアナログ表示電子時計の回路
図、第２図は，第１図のタイムチヤート図、第３
図は，他の従来のアナログ表示電子時計の回路
図、第４図は，第３図のタイムチヤート図、第５
図ａ，ｂは，第３図の回路の誤動作を説明するた
めのタイムチヤート図、第６図は，第３図の分周
回路の回路図、第７図は，本考案の一実施例を示
す回路図、第８図は，第７図のタイムチヤート
図。 ２……基準信号発生器、４……分周回路、６，
３０，４４……波形成形回路、１８……分配回
路、２０……駆動回路、２２……時計駆動用モー
タ、２８……輪列機構、３２……ワンシヨツト回
路、４６……FF。

Claims (1)

【実用新案登録請求の範囲】
1. 時刻計時用基準信号を出力する基準信号発生器
   と、基準信号発生器からの信号を所望の周波数ま
   で分周して少なくとも時計用駆動パルスのパルス
   幅を決めるパルス幅制御信号と発生間隔を決める
   発生間隔制御信号とを出力する分周回路と、前記
   発生間隔制御信号により定められた周期で前記パ
   ルス幅制御信号により定められたパルス幅の時計
   駆動用パルスを出力する波形成形回路と、波形成
   形回路からの時計用駆動パルスを増幅する駆動回
   路と、駆動回路からの時計駆動パルスにより駆動
   される時計駆動用モータと、時計駆動用モータに
   より駆動されて指針を運針することにより時刻表
   示を行う輪列機構と、から成るアナログ表示電子
   時計において、分周回路からパルス幅制御信号よ
   り周期の小さい一定周期信号を取り出し、かつ波
   形成形回路が、発生間隔制御信号を前記一定周期
   信号に同期して出力させることにより発生間隔制
   御信号を遅延させる遅延用フリツプフロツプと、
   前記フリツプフロツプからの遅延された発生間隔
   制御信号とパルス幅制御信号とが入力され発生間
   隔制御信号に基づく発生間隔でパルス幅制御信号
   に基づくパルス幅の時計駆動用パルスを出力する
   ワンシヨツト回路と、ワンシヨツト回路からの時
   計駆動用パルスを駆動回路を介した時計駆動用モ
   ータの両端に交互に分配して出力する分配回路
   と、から成ることを特徴とするアナログ表子電子
   時計。