JPS62219954A - 三次元ｉｃの製造方法 - Google Patents

三次元ｉｃの製造方法

Info

Publication number
JPS62219954A
JPS62219954A JP61062981A JP6298186A JPS62219954A JP S62219954 A JPS62219954 A JP S62219954A JP 61062981 A JP61062981 A JP 61062981A JP 6298186 A JP6298186 A JP 6298186A JP S62219954 A JPS62219954 A JP S62219954A
Authority
JP
Japan
Prior art keywords
conductive material
dimensional
post
chips
posts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61062981A
Other languages
English (en)
Other versions
JPH0374508B2 (ja
Inventor
Takashi Kato
隆 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61062981A priority Critical patent/JPS62219954A/ja
Priority to KR1019870002514A priority patent/KR900008647B1/ko
Priority to DE8787104091T priority patent/DE3778944D1/de
Priority to EP87104091A priority patent/EP0238089B1/en
Publication of JPS62219954A publication Critical patent/JPS62219954A/ja
Priority to US07/325,122 priority patent/US4939568A/en
Publication of JPH0374508B2 publication Critical patent/JPH0374508B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/284—Configurations of stacked chips characterised by structural arrangements for measuring or testing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 三次元ＩＣの製造方法である。
ウェーハの表面（素子形成面）に細孔を形成した後、こ
れを導電材をもって充填し、その後。
素子形成面に素子を形成してこの素子の配線の一部を上
部コンタクトパッドとしておき、上記の導電材が露出す
るまで、裏面から切削して導電材のポストを形成してこ
れを下部コンタクトパッドとし、これら上下のコンタク
トパッドを接続させてなす三次元ＩＣの製造方法である
。
〔産業上の利用分野〕
本発明は三次元ＩＣの製造方法に関する。
〔従来の技術〕
二次元ＩＣは、微細化・高集積化が進行しているが、自
ずと限界がある。
そこで、ＩＣ三次元化の要請は永らく叫ばれており、第
７図に系すような、ウェーハを重ねて三次元化する手法
が知られている６図示する三次元ＩＣは、素子形成面２
に、ウェーハ接触用パッド３を設けておき、このウェー
ハ接触用パッド３を介して、２枚の基板ｌの素子形成面
２を相互に接続するものである。
〔発明が解決しようとする問題点〕
この手法をもって三次元ＩＣが製造可能なことは確認さ
れているが、この手法をもってしては。
２枚構成が限界であり、しかも、１つのウェーハに含ま
れる多数のチップから良品チップを選択する工程が複雑
であるという欠点があり、さらに、チップをあまり薄く
なしえない（素子形成面のみに測定パッドを形成するこ
ととされているため、チップを独立に取り扱わねばなら
ず、チップをあまり薄くすると割れるからである。）等
の欠点がある。
本発明の目的はこれらの欠点を解消することにあり、（
イ）３枚以上の≠ツブをもっても構成することができ、
（ロ）１つのウェーハに含まれる多数のチップから良品
チップを選択する工程が簡易であり、（ハ）チップの厚
さの制限が排除されてチップの厚さを薄くなしうる等多
くの利益を有する三次元ＩＣの製造方法を提供すること
にある。
〔問題点を解決するための手段〕
上記の目的を達成するために本発明が採った手段は、素
子形成面２に少なくとも２個の細孔４を形成し、この細
孔４を導電材をもって充填して導電材のポスト６１を形
成し、前記の素子形成面２に素子を形成し、前記の導電
材のポストθ１に達するまで、裏面を切削争研磨し、前
記の素子に付属する上部コンタクトパッド８と前記の裏
面に露出している前記の導電材のポスト６１とを接触さ
せて積層して三次元ＩＣを製造することにある。
また、三次元ＩＣの製造においては、歩留りの低下が大
きな問題となる。なぜなら、重ねるウェーハ１枚当りの
歩留りが５０％とすると、２枚重ねると２５％に低下し
、１０枚重ねると　０．１％に歩留りが落ちることにな
り、はとんど良品がなくなる。そこで、上記の裏面に露
出している導電体のポストを測定端子として利用すると
、良品選択のための検査・選択工程が簡略になり、良品
チップだけを選び出して積層すれば問題なく三次元ＩＣ
を形成出来る。
〔作用〕
上記の欠点はチップを貫通する接続部材の不在にもとづ
くものである点に着目して、ウェーハの表面（素子形成
面）に細孔を形成した後、これを導電材をもって充填し
、その後、素子形成面に素子を形成してこの素子の配線
の一部を上部コンタクトパッドとしておき、上記の導電
材が露出するまで、Ａ面から切削・研磨して導電材のポ
ストを形成してこれを下部コンタクトパッドとし。
これら上下のコンタクトパッドを接続して三次元ＩＣを
構成することとしたものである。
〔実施例〕
以下１図面を参照しつ一１本発明の三つの実施例に係る
三次元ＩＣの製造方法についてさらに説明する。
ｌ上１ 第２図参照 シリコン基板ｌの表面（素子形成面）２に、直径１−１
ｏ＃Ｌｓ深さ３０終膳の細孔４を複数個形成する。この
工程はレーザによる異方性エツチング法、リアクティブ
イオンエツチング法等を使用すれば容易に可能である。
特に、細孔４の寸法は。
精度を必要としない、要すれば、ばらつきが許容される
。
酸化して細孔４の内面を含めて表面を厚さ５．０００人
の二醜化シリコン膜５をもってカバーし、特に、細孔４
内を絶縁する。
第３図参照 多結晶シリコン層またはアルミニュウム層等の導電材の
暦６を、細孔４を充填しうる程度の厚さく例えば数終■
の厚さ）に形成する。
第４図参照 等方性エツチング法を使用して、導電材の層６をエッチ
バックして上記の細孔４を導電材をもって充填して導電
材のポスト６１を形成する。
通常の手法を使用して表面２にトランジスタ、ダイオー
ド等の素子（破線をもって素子の領域を示す、）を形成
する。
表面（素子形成面）２にパッシベーション膜７を形成す
る。このとき、素子の上記コンタクトパッド８の一部は
パッシベーション膜７上に露出している。
第５図参照 熱可塑性接着材をもって、パッシベーション膜７上にガ
ラス板等の固定台９を接着する。１０は硬化した接着材
を示す。
裏面を！ｕＪ削・研磨して、細孔４中に充填された導電
材のポスト６１を露出する。
第６図参照 裏面に、例えば窒化シリコンよりなるパッシベーション
膜１１を形成し、上記の導電材のポスト６１に対応する
領域からパッシベーション膜１１を除去し、ここに、ア
ルミニュウム膜等の導電材よりなる下部コンタクトパッ
ド１２を形成する。
第１図参照 上記の上部コンタクトパッド８と下部コンタクトパッド
１２を１種のバンプとして使用して複数枚のチップをＭ
層して三次元ＩＣを製造する。
１又ｊ 第１例において、第６図を参照して説明した下部コンタ
クトパッド１２を測定端子として使用して、ウェーハ中
に含まれる複数のチップから良品のチップを選択するこ
ととするとチップの検査・選択工程が極めて簡易となる
。
凪ＪＬ文」１例 この実施例は、デバイス層形成後にポストを形成する例
である。
（ａ）素子形成面に、トランジスタ１３．抵抗（図示せ
ず）、キャパシタ（図示せず）、配線１４を形成して、
表面をパッシベーション膜１５で被覆する。ポスト形成
部の配線コンタクト穴ＩＢを通常のリソグラフィー法に
より形成する。
（ｂ）レジスト！７を塗布し、ポスト六１８形成部を開
口する。続いて、反応性イオンエツチング法またはレー
ザーウェットエツチング法により、ポスト穴１８を形成
する。続いて、陽極酸化法により、ポスト穴１８側面に
酸化膜１８を形成する。その後、レジスト１７を除去す
る。
（ｃ）ＣＶＤ法、メッキ法等により、全表面及びポスト
内部に配線導電層２０を埋め込む。
配線をリソグラフィー法により形成した後、ポリイミド
樹脂２１等を塗布して平坦化する。その後、上部バンプ
２２を形成する。
（ｄ）その後、第１例と同様に、固定台９に接着して裏
面を研磨してポスト２４を露出させ、裏面に絶縁層２３
を形成した後、ポストから下部測定用パッド電極２５を
引き出す。
（ｅ）この様にして形成された固定台ウェー／−１組を
裏面から見ると、第８（ｅ）図に示すようになる。この
測定用パッド２５に測定端子を当ててチップＩＣを検査
し、良品を選択する。
（ｆ）、（ｇ）スクライブ溝２Ｂを通して、三次元ＩＣ
積層基板２７と位置合わせを行ない、良品チップを熱圧
着する。さらに、上面からレーザ光等により接着チップ
部分だけを加熱することにより、固定台９との接着を融
解する０表面に残った接着層２１をエツチング除去して
１次のチップを積層する工程を続ける。
以上の工程により、三次元ＩＣが形成される。
〔発明の効果〕
以上説明せるとおり、本発明に係る三次元ＩＣの製造方
法においては、素子形成面（表面）に少なくとも２個の
細孔を形成し、この細孔を導電材をもって充填して導電
材のポストを形成し。
前記の素子形成面に素子を形成し、前記の導電材のポス
トに達するまで、裏面を切削舎研磨し。
前記の素子に付属する上部コンタクトパッドと前記の裏
面に露出している前記の導電材のポストとを接触させて
積層することとされているので。
（イ）３枚以上のチップをもっても三次元ＩＣを構成す
ることができ、（ロ）１つのウェーハに含まれる多数の
チップから良品チップを選択する工程が簡易であり、（
ハ）チップの厚さの制限が排除されてチップの厚さを薄
くなしうる等多くの利益が実現する。
【図面の簡単な説明】
第１図は１本発明の一実施例に係る三次元ＩＣの製造方
法を実施して製造した三次元ＩＣの断面図である。 、第２〜６図は１本発明の一実施例に係る三次元ＩＣの
製造方法の主要工程完了後の基板断面図であ４・ 第７図は、従来技術に係る三次元ＩＣの製造方法の断面
図である。 第８（ａ）〜（ｇ）図は、他の実施例の工程図である。 １・・・基板。 ２・・・素子形成面（表面）。 ３・・・ウェーハ接触用パッド。 ４・・・細孔。 ５・−・二酸化シリコンｌＩ。 ６・・・導電材の層。 ６１−−・導電材のポスト、 ７・・・パッジベージ、ン膜、 ８・・・上部コンタクトパッド。 ９・・・固定台、 １０・・番硬化した接着材。 １１・・・パッジベージ１ン膜、 １２・・・下部コンタクトパッド。 本発明 痺１　図 第７図 第２ｇ１ 工程図 工程図 第　４　図 第　５５１１ 工程ス ＦＩ　　　Ｇ　　　、？ｌ ｌ−８（ａ）図 第８（ｂ）図 第８（Ｃ）図 ２５　　　　　　　　　　　　第８（ｄ）図ｚ６ 第８（ｆ）ｇｌ

Claims (1)

  1. 【特許請求の範囲】 ［１］素子形成面（２）に少なくとも２個の細孔（４）
    を形成し、 該細孔（４）を導電材をもって充填して導電材のポスト
    （６１）を形成し、 前記素子形成面（２）に素子を形成し、 前記導電材のポスト（６１）に達するまで、裏面を切削
    し、 前記素子に付属する上部コンタクトパッド（８）と前記
    裏面に露出している前記導電材のポスト（６１）とを接
    触させて積層することを特徴とする三次元ＩＣの製造方
    法。 ［２］前記素子形成面（２）に素子配線を形成した後に
    パッシベーション膜で素子層を保護し、素子・配線領域
    以外の領域に前記ポスト（６１）を形成することを特徴
    とする特許請求の範囲第１項記載の三次元ＩＣの製造方
    法。 ［３］前記裏面に露出している前記導電材のポスト（６
    １）を測定端子として使用し、該測定端子により、前記
    素子形成面（２）に形成したＩＣを検査し、良品チップ
    を選択して積層することを特徴とする特許請求の範囲第
    １項または第２項記載の三次元ＩＣの製造方法。
JP61062981A 1986-03-20 1986-03-20 三次元ｉｃの製造方法 Granted JPS62219954A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61062981A JPS62219954A (ja) 1986-03-20 1986-03-20 三次元ｉｃの製造方法
KR1019870002514A KR900008647B1 (ko) 1986-03-20 1987-03-19 3차원 집적회로와 그의 제조방법
DE8787104091T DE3778944D1 (de) 1986-03-20 1987-03-20 Dreidimensionale integrierte schaltung und deren herstellungsverfahren.
EP87104091A EP0238089B1 (en) 1986-03-20 1987-03-20 Three-dimensional integrated circuit and manufacturing method therefor
US07/325,122 US4939568A (en) 1986-03-20 1989-03-17 Three-dimensional integrated circuit and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61062981A JPS62219954A (ja) 1986-03-20 1986-03-20 三次元ｉｃの製造方法

Publications (2)

Publication Number Publication Date
JPS62219954A true JPS62219954A (ja) 1987-09-28
JPH0374508B2 JPH0374508B2 (ja) 1991-11-27

Family

ID=13216045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61062981A Granted JPS62219954A (ja) 1986-03-20 1986-03-20 三次元ｉｃの製造方法

Country Status (1)

Country Link
JP (1) JPS62219954A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129441A (ja) * 1987-11-16 1989-05-22 Nissan Motor Co Ltd 半導体装置
JPH01189141A (ja) * 1988-01-25 1989-07-28 Nec Corp 半導体装置
WO1999044236A1 (fr) * 1998-02-27 1999-09-02 Seiko Epson Corporation Procede servant a fabriquer un composant tridimensionnel
WO1999045593A1 (fr) * 1998-03-02 1999-09-10 Seiko Epson Corporation Dispositif tridimensionnel
US6639303B2 (en) 1996-10-29 2003-10-28 Tru-Si Technolgies, Inc. Integrated circuits and methods for their fabrication
JP2004014706A (ja) * 2002-06-05 2004-01-15 Tokyo Seimitsu Co Ltd 基板加工方法および基板加工装置
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6953748B2 (en) 2003-07-31 2005-10-11 Seiko Epson Corporation Method of manufacturing semiconductor device
JP2006135305A (ja) * 2004-10-05 2006-05-25 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法、及び半導体装置の検査方法
JP2010016392A (ja) * 2001-10-01 2010-01-21 Xsil Technology Ltd 基板、特に半導体ウェハの加工
JP2010506406A (ja) * 2006-10-06 2010-02-25 ブルーワー サイエンス アイ エヌ シー． スライディング手法を用いるウェーハの仮接合のための、高温およびスピンオン接合用組成物
JP2011523203A (ja) * 2008-05-06 2011-08-04 ガウサム ヴィスワナダム， 相互接続を伴うウェハレベルインテグレーションモジュール
CN112470293A (zh) * 2018-06-14 2021-03-09 艾利迪公司 光电设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607149A (ja) * 1983-06-24 1985-01-14 Nec Corp 半導体装置の製造方法
JPS6098654A (ja) * 1983-11-02 1985-06-01 Nec Corp 半導体装置の製造方法
JPS60235446A (ja) * 1984-05-09 1985-11-22 Nec Corp 半導体装置とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607149A (ja) * 1983-06-24 1985-01-14 Nec Corp 半導体装置の製造方法
JPS6098654A (ja) * 1983-11-02 1985-06-01 Nec Corp 半導体装置の製造方法
JPS60235446A (ja) * 1984-05-09 1985-11-22 Nec Corp 半導体装置とその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129441A (ja) * 1987-11-16 1989-05-22 Nissan Motor Co Ltd 半導体装置
JPH01189141A (ja) * 1988-01-25 1989-07-28 Nec Corp 半導体装置
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6639303B2 (en) 1996-10-29 2003-10-28 Tru-Si Technolgies, Inc. Integrated circuits and methods for their fabrication
EP0986104A4 (en) * 1998-02-27 2003-07-30 Seiko Epson Corp MANUFACTURING METHOD FOR A THREE-DIMENSIONAL COMPONENT
WO1999044236A1 (fr) * 1998-02-27 1999-09-02 Seiko Epson Corporation Procede servant a fabriquer un composant tridimensionnel
KR100484959B1 (ko) * 1998-02-27 2005-04-25 세이코 엡슨 가부시키가이샤 3차원 디바이스의 제조 방법
KR100529842B1 (ko) * 1998-03-02 2005-11-22 세이코 엡슨 가부시키가이샤 3차원 디바이스 및 그 제조 방법
US6846703B2 (en) 1998-03-02 2005-01-25 Seiko Epson Corporation Three-dimensional device
WO1999045593A1 (fr) * 1998-03-02 1999-09-10 Seiko Epson Corporation Dispositif tridimensionnel
JP2010016392A (ja) * 2001-10-01 2010-01-21 Xsil Technology Ltd 基板、特に半導体ウェハの加工
JP2004014706A (ja) * 2002-06-05 2004-01-15 Tokyo Seimitsu Co Ltd 基板加工方法および基板加工装置
US6953748B2 (en) 2003-07-31 2005-10-11 Seiko Epson Corporation Method of manufacturing semiconductor device
JP2006135305A (ja) * 2004-10-05 2006-05-25 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法、及び半導体装置の検査方法
JP2010506406A (ja) * 2006-10-06 2010-02-25 ブルーワー サイエンス アイ エヌ シー． スライディング手法を用いるウェーハの仮接合のための、高温およびスピンオン接合用組成物
JP2011523203A (ja) * 2008-05-06 2011-08-04 ガウサム ヴィスワナダム， 相互接続を伴うウェハレベルインテグレーションモジュール
CN112470293A (zh) * 2018-06-14 2021-03-09 艾利迪公司 光电设备
CN112470293B (zh) * 2018-06-14 2024-05-03 艾利迪公司 光电设备

Also Published As

Publication number Publication date
JPH0374508B2 (ja) 1991-11-27

Similar Documents

Publication Publication Date Title
CN103178032B (zh) 使用穿透硅通道的半导体封装方法
JP3986575B2 (ja) ３次元集積回路の製造方法
CN102160177B (zh) 半导体装置的制造方法
US7951649B2 (en) Process for the collective fabrication of 3D electronic modules
TWI331389B (en) Electronic parts packaging structure and method of manufacturing the same
JP3895595B2 (ja) 背面接触により電気コンポーネントを垂直に集積する方法
JP3903214B2 (ja) 積層型半導体チップパッケージ及びその製造方法
TWI226090B (en) Transparent packaging in wafer level
TW200908311A (en) Sensor-type package and method for fabricating the same
US20080315409A1 (en) Direct edge connection for multi-chip integrated circuits
JPH08213549A (ja) 集積回路の製造方法
KR20040092435A (ko) 반도체 장치 및 그 제조 방법
JPH07506936A (ja) ３次元集積回路およびその製造方法
WO2005119776A1 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
WO2009154761A9 (en) Stacking of wafer-level chip scale packages having edge contacts
TW201205759A (en) Microelectronic elements having metallic pads overlying vias
TW201707199A (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
JP5157427B2 (ja) 積層型半導体装置、半導体基板及び積層型半導体装置の製造方法。
CN114256170B (zh) 扇出型封装结构及其制备方法
JPH0374508B2 (ja)
US6972243B2 (en) Fabrication of semiconductor dies with micro-pins and structures produced therewith
JP2001189419A (ja) ３次元半導体集積回路装置の製造方法
JP2001250913A (ja) ３次元半導体集積回路装置及びその製造方法
CN100563000C (zh) 半导体器件及其制造方法