JPS6222480B2 - - Google Patents
Info
- Publication number
- JPS6222480B2 JPS6222480B2 JP55027546A JP2754680A JPS6222480B2 JP S6222480 B2 JPS6222480 B2 JP S6222480B2 JP 55027546 A JP55027546 A JP 55027546A JP 2754680 A JP2754680 A JP 2754680A JP S6222480 B2 JPS6222480 B2 JP S6222480B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- forming
- hole
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 34
- 239000011888 foil Substances 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000011889 copper foil Substances 0.000 description 9
- 238000005553 drilling Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- BGTFCAQCKWKTRL-YDEUACAXSA-N chembl1095986 Chemical compound C1[C@@H](N)[C@@H](O)[C@H](C)O[C@H]1O[C@@H]([C@H]1C(N[C@H](C2=CC(O)=CC(O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O)=C2C=2C(O)=CC=C(C=2)[C@@H](NC(=O)[C@@H]2NC(=O)[C@@H]3C=4C=C(C(=C(O)C=4)C)OC=4C(O)=CC=C(C=4)[C@@H](N)C(=O)N[C@@H](C(=O)N3)[C@H](O)C=3C=CC(O4)=CC=3)C(=O)N1)C(O)=O)=O)C(C=C1)=CC=C1OC1=C(O[C@@H]3[C@H]([C@H](O)[C@@H](O)[C@H](CO[C@@H]5[C@H]([C@@H](O)[C@H](O)[C@@H](C)O5)O)O3)O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O[C@@H]3[C@H]([C@H](O)[C@@H](CO)O3)O)C4=CC2=C1 BGTFCAQCKWKTRL-YDEUACAXSA-N 0.000 description 1
- 230000002493 climbing effect Effects 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明は多層印刷配線板の製造方法に関する。
近年印刷配線板に搭載する半導体集積回路
（IC）等の電子部品の高速化、高密度化に伴な
い、これらの電子部品から発生する熱の放熱処理
が問題となつてきている。このため多層印刷配線
板の内層導体層に用いる銅はくの厚さを次第に厚
くして熱放散性をよくする傾向となつてきてい
る。すなわち、一般には内層導体層としての電源
層および磁気層に厚さ35μ〜70μの薄い銅はくを
使用していたが、厚さ150μ〜300μまたはそれ以
上の厚さの厚い銅はくを用いて熱放散性を良くし
ようとしている。ところが、このような厚い銅は
くを内層導体層に使用した場合には次のような欠
点があつた。
（IC）等の電子部品の高速化、高密度化に伴な
い、これらの電子部品から発生する熱の放熱処理
が問題となつてきている。このため多層印刷配線
板の内層導体層に用いる銅はくの厚さを次第に厚
くして熱放散性をよくする傾向となつてきてい
る。すなわち、一般には内層導体層としての電源
層および磁気層に厚さ35μ〜70μの薄い銅はくを
使用していたが、厚さ150μ〜300μまたはそれ以
上の厚さの厚い銅はくを用いて熱放散性を良くし
ようとしている。ところが、このような厚い銅は
くを内層導体層に使用した場合には次のような欠
点があつた。
(イ) スルホール用の貫通孔を穿設する際の孔あけ
条件を見出すことが難しい。すなわち、一般に
はガラス−エポキシを用いた絶縁基板の孔あけ
条件であるドリルの回転数は40000rpm〜
70000rpm、ドリルの送り速度は３〜4m／min
に対して、上記の厚さの厚い銅はくの孔あけ条
件はドリルの回転数は15000rpm以下、ドリル
の送り速度は0.8m／min以下である。従つて、
絶縁基板と上記厚さの厚い銅はくが一体化され
た多層印刷配線板の孔あけ条件を見出すことは
困難である。
条件を見出すことが難しい。すなわち、一般に
はガラス−エポキシを用いた絶縁基板の孔あけ
条件であるドリルの回転数は40000rpm〜
70000rpm、ドリルの送り速度は３〜4m／min
に対して、上記の厚さの厚い銅はくの孔あけ条
件はドリルの回転数は15000rpm以下、ドリル
の送り速度は0.8m／min以下である。従つて、
絶縁基板と上記厚さの厚い銅はくが一体化され
た多層印刷配線板の孔あけ条件を見出すことは
困難である。
(ロ) 多層印刷配線板が完成した後の電子部品搭載
の半田付け時に内層導体層と接続しているスル
ホール孔壁からの放熱が大きいためスルホール
孔壁への半田昇り性が悪い。
の半田付け時に内層導体層と接続しているスル
ホール孔壁からの放熱が大きいためスルホール
孔壁への半田昇り性が悪い。
本発明の目的はこのような従来欠点を解消した
熱放散性のよい多層印刷配線板の製造方法を提供
することにある。
熱放散性のよい多層印刷配線板の製造方法を提供
することにある。
本発明によれば、導体層の所望の位置にエツチ
ングレジスト被膜を被着形成させる工程と、導体
層の一方の面からのエツチングの深さを導体層の
厚さの少くとも1/2を超えるまでエツチングし
て、導体層の片面のみ前記エツチングレジスト被
膜に覆われていない部分に薄層導体部を形成する
と同時に導体層の上下両面対象で両面共前記エツ
チングレジスト被膜に覆われていない部分に第１
の貫通孔を形成する工程と、エツチングレジスト
被膜を除去する工程と、導体層の上下両面に接着
剤層を介して外層導体層を形成する工程と、薄層
導体の位置に第２の貫通孔を穿設した後第２の貫
通孔内をメツキする工程とからなることを特徴と
する多層印刷配線板の製造方法が得られる。
ングレジスト被膜を被着形成させる工程と、導体
層の一方の面からのエツチングの深さを導体層の
厚さの少くとも1/2を超えるまでエツチングし
て、導体層の片面のみ前記エツチングレジスト被
膜に覆われていない部分に薄層導体部を形成する
と同時に導体層の上下両面対象で両面共前記エツ
チングレジスト被膜に覆われていない部分に第１
の貫通孔を形成する工程と、エツチングレジスト
被膜を除去する工程と、導体層の上下両面に接着
剤層を介して外層導体層を形成する工程と、薄層
導体の位置に第２の貫通孔を穿設した後第２の貫
通孔内をメツキする工程とからなることを特徴と
する多層印刷配線板の製造方法が得られる。
以下本発明の一実施例を図面を用いて詳細に説
明する。
明する。
第１図ａ〜ｄは本発明による内層導体層形成の
一実施例であつて、内層導体層に用いる金属箔１
として、例えば厚さ150μ以上の厚い銅箔を用い
る（第１図ａ）。
一実施例であつて、内層導体層に用いる金属箔１
として、例えば厚さ150μ以上の厚い銅箔を用い
る（第１図ａ）。
次いで金属箔１上の両面に公知のフオト印刷法
により所望箇所にエツチングレジスト被膜２を形
成する（第１図ｂ）。
により所望箇所にエツチングレジスト被膜２を形
成する（第１図ｂ）。
エツチングレジスト被膜２には、例えば光感光
性樹脂（デユポン社製リストンドライフイルム
＃1220）等が使用される。
性樹脂（デユポン社製リストンドライフイルム
＃1220）等が使用される。
次にエツチングレジスト被膜２に覆われていな
い部分の金属箔１を塩化第２銅液等のエツチング
液を用いて、金属箔１の片面からのエツチング深
さが金属箔１の厚さの1/2以上になるようにエツ
チング時間を制御してエツチングし、金属箔１の
片面のみエツチングレジスト被膜２に覆われてい
ない部分に薄層金属箔部３を、同時に金属箔１の
両面共エツチングレジスト被膜２に覆われていな
い部分に第１の貫通孔４（以下クリアランスと称
す）を形成する（第１図ｃ）。
い部分の金属箔１を塩化第２銅液等のエツチング
液を用いて、金属箔１の片面からのエツチング深
さが金属箔１の厚さの1/2以上になるようにエツ
チング時間を制御してエツチングし、金属箔１の
片面のみエツチングレジスト被膜２に覆われてい
ない部分に薄層金属箔部３を、同時に金属箔１の
両面共エツチングレジスト被膜２に覆われていな
い部分に第１の貫通孔４（以下クリアランスと称
す）を形成する（第１図ｃ）。
エツチング深さの制御は、例えば厚さ150μの
銅箔の場合には、片側からのエツチングの深さを
80μ〜115μとし、一般の多層印刷配線板の内層
導体層として用いられる厚さ35μ〜70μの薄い銅
箔と同じ厚さを残すようにする。従つて両側から
エツチングされる部分は貫通除去されて、断面で
見るとダルマ状の独特なクリアランス４が得られ
る。
銅箔の場合には、片側からのエツチングの深さを
80μ〜115μとし、一般の多層印刷配線板の内層
導体層として用いられる厚さ35μ〜70μの薄い銅
箔と同じ厚さを残すようにする。従つて両側から
エツチングされる部分は貫通除去されて、断面で
見るとダルマ状の独特なクリアランス４が得られ
る。
次にエツチングレジスト被膜２を塩化メチレン
等の溶剤により溶解除去して、金属箔１に薄層金
属箔部３とクリアランス４を有する内層導体層５
を得る（第１図ｄ）。
等の溶剤により溶解除去して、金属箔１に薄層金
属箔部３とクリアランス４を有する内層導体層５
を得る（第１図ｄ）。
このようにして得られた内層導体層５は第１図
ｅに示した平面図の如く格子状の交点になる位置
に薄層金属箔部３とクリアランス４を設けて形成
される。
ｅに示した平面図の如く格子状の交点になる位置
に薄層金属箔部３とクリアランス４を設けて形成
される。
次に本実施例の内層導体層５の上下両面に公知
の製造方法により絶縁層、とくに接着剤の層を介
して外層導体層を熱圧着させて積層し多層化基板
１０を形成する。
の製造方法により絶縁層、とくに接着剤の層を介
して外層導体層を熱圧着させて積層し多層化基板
１０を形成する。
次に薄層金属箔部３とクリアランス４のそれぞ
れの位置に対応して多層化基板１０に第２の貫通
孔を穿設した後、貫通孔内を公知のメツキ手段に
より導通層、すなわちスルホール６を形成させて
多層印刷配線板を完成する（第２図）。
れの位置に対応して多層化基板１０に第２の貫通
孔を穿設した後、貫通孔内を公知のメツキ手段に
より導通層、すなわちスルホール６を形成させて
多層印刷配線板を完成する（第２図）。
以上、本発明により以下のような効果がある。
(i) 一般用多層印刷配線板の孔あけ条件で孔あけ
することが出来る。
することが出来る。
(ii) 本発明による電子部品搭載の半田付け時の半
田昇り性について内層導体層の厚さ200μｍの
３層構成の多層印刷配線板での実施例を薄層金
属箔部を設けない従来例とし比較して評価した
結果を第３図、第４図に示す。
田昇り性について内層導体層の厚さ200μｍの
３層構成の多層印刷配線板での実施例を薄層金
属箔部を設けない従来例とし比較して評価した
結果を第３図、第４図に示す。
第３図は従来例を示す断面図で電子部品２０
のリード線２１をスルホールに挿入し一般の半
田付け条件である240−250℃ ３〜５秒のフロ
ーソルダーで半田付けした状態を示す。
のリード線２１をスルホールに挿入し一般の半
田付け条件である240−250℃ ３〜５秒のフロ
ーソルダーで半田付けした状態を示す。
厚さ200μｍの内層導体層１に接続するスル
ホール６では半田の熱が内層導体層１に吸収さ
れてスルホール６の途中までしかフローアツプ
せず接続の信頼性が保証出来なくなる。
ホール６では半田の熱が内層導体層１に吸収さ
れてスルホール６の途中までしかフローアツプ
せず接続の信頼性が保証出来なくなる。
第４図は本発明の実施例で内層導体層１に接
続するスルホールにおいてもその接続部は70μ
ｍ程度に薄層化しているので上記第３図の従来
例の1/3しか半田の熱が吸収されないので正常
な半田のフローアツプが得られる。
続するスルホールにおいてもその接続部は70μ
ｍ程度に薄層化しているので上記第３図の従来
例の1/3しか半田の熱が吸収されないので正常
な半田のフローアツプが得られる。
(iii) かつ、熱放散性の良い多層印刷配線板が製造
出来る。
出来る。
なお、本発明では３層構造の多層印刷配線板に
ついて説明したが、４層以上の多層印刷配線板に
ついても本発明を利用出来ることは勿論である。
ついて説明したが、４層以上の多層印刷配線板に
ついても本発明を利用出来ることは勿論である。
第１図ａ〜ｄは本発明の内層導体層の製造工程
を示す断面図、第１図ｅは第１図ｄの平面図、第
２図は本発明による多層印刷配線板の断面図、第
３図および第４図は、従来例および本発明による
多層印刷配線板の電子部品実装後の断面図であ
る。 １……金属箔、２……エツチングレジスト被
膜、３……薄層金属箔部、４……クリアランス、
５……内層導体層、６……スルホール、１０……
多層化基板、２０……電子部品、２１……（電子
部品の）リード線、３０……半田。
を示す断面図、第１図ｅは第１図ｄの平面図、第
２図は本発明による多層印刷配線板の断面図、第
３図および第４図は、従来例および本発明による
多層印刷配線板の電子部品実装後の断面図であ
る。 １……金属箔、２……エツチングレジスト被
膜、３……薄層金属箔部、４……クリアランス、
５……内層導体層、６……スルホール、１０……
多層化基板、２０……電子部品、２１……（電子
部品の）リード線、３０……半田。
Claims (1)
- １ 導体層の所望の位置にエツチングレジスト被
膜を被着形成させる工程と、前記導体層の一方の
面からのエツチングの深さを前記導体層の厚さの
少くとも1/2を超えるまでエツチングして、前記
導体層の片面のみ前記エツチングレジスト被膜に
覆われていない部分に薄層導体部を形成すると同
時に前記導体層の両面共前記エツチングレジスト
被膜に覆われていない部分に第１の貫通孔を形成
する工程と、前記導体層の外面に絶縁層を介して
外層導体層を形成する工程と、前記薄層導体部の
位置に第２の貫通孔を穿設した後前記第２の貫通
孔内に導通層を設ける工程とを有することを特徴
とする多層印刷配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2754680A JPS56124298A (en) | 1980-03-05 | 1980-03-05 | Method of manufacturing multilayer printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2754680A JPS56124298A (en) | 1980-03-05 | 1980-03-05 | Method of manufacturing multilayer printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56124298A JPS56124298A (en) | 1981-09-29 |
| JPS6222480B2 true JPS6222480B2 (ja) | 1987-05-18 |
Family
ID=12224069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2754680A Granted JPS56124298A (en) | 1980-03-05 | 1980-03-05 | Method of manufacturing multilayer printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56124298A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2761273B2 (ja) * | 1990-02-01 | 1998-06-04 | 富士通株式会社 | プリント配線板 |
-
1980
- 1980-03-05 JP JP2754680A patent/JPS56124298A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56124298A (en) | 1981-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0478313B1 (en) | A multilayer printed circuit board and manufacturing method therefor | |
| JP2658661B2 (ja) | 多層印刷配線板の製造方法 | |
| US5638598A (en) | Process for producing a printed wiring board | |
| JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| CN107146781B (zh) | 一种用于bot封装的双面有芯板结构及其制造方法 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| KR20090066781A (ko) | 인쇄회로기판의 제조방법 | |
| US5444189A (en) | Printed wiring board and production thereof | |
| JP2001053188A (ja) | 多層配線基板の製造方法 | |
| US20080209722A1 (en) | Method for forming via hole having fine hole land | |
| JP2001060769A (ja) | 配線板の製造方法 | |
| JP4282161B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JPH0719970B2 (ja) | 多層印刷配線板の製造方法 | |
| JPS6222480B2 (ja) | ||
| JP2655447B2 (ja) | 表面実装用多層プリント配線板及びその製造方法 | |
| JP4705261B2 (ja) | ビルドアップ多層プリント配線板 | |
| JP3217563B2 (ja) | プリント配線板の製造方法 | |
| JPH0532919B2 (ja) | ||
| JPH08186357A (ja) | プリント配線板及びその製造方法 | |
| JP3283573B2 (ja) | 多層印刷配線板 | |
| JP3994952B2 (ja) | 半導体装置 | |
| JP3817291B2 (ja) | プリント配線板 | |
| JP2563815B2 (ja) | ブラインドスルーホール付プリント配線板 | |
| JPS6218075Y2 (ja) | ||
| JP3007862B2 (ja) | 多層プリント回路板の製造方法 |