JPS62225018A - トランジスタ増幅器のベ−ス電流補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［Ｊ２明の目的コ （産業上の利用分野） この発明は、トランジスタ増幅器に係り、特にその増幅
用トランジスタのベース電流を補正するベース電流補正
回路の改良に関する。

（従来の技術） 周知のように、トランジスタ増幅器にあっては、その増
幅用トランジスタに流れるベース電流によって出力信号
にオフセット等の誤差成分が発生することを防止するた
めに、ベース電流補正回路が設けられている。

第５図は、トランジスタ差動増幅器に用いられる、従来
のベース電流補正回路を示すｂのである。

すなわち、図中１１．１２は入力端子で、それぞれＮＰ
Ｎ形のトランジスタＱ１．Ｑ２のベースに接続されてい
る。これらトランジスタＱ１　、Ｑ２の各コレクタは、
それぞれ抵抗Ｒ１、Ｒ２を介して、正電圧ＶＣＣの印加
さ杭たＴＬｉｌＰｆ　＋ａ子１３に１３続されている。

そして、上記ｌ・ランジスクＱｌ　、Ｑ２は、その各エ
ミッタが互いに共１通接続されてＪ５す、その接続点が
出力ｆｆｉ流２１０の定電流源１４を介して負電圧ｖｅ
ｅの印加された電３１喘子１５に接続されることにより
、差動増幅回路１６を構成している。

ここで、上記両電源端子１３．１５間には、ＮＰＮ形の
トランジスタＱ３と、このトランジスタＱ３を定電流バ
イアスするための上記定電流源１４の１７′２の出力電
流ＩＯを発生する定電流源１７とが、直列に接続されて
いる。そして、このトランジスタＱ３のベース′Ｒ流が
、ＰＮＰ形のトランジスタ０４〜Ｑ６よりなるカレント
ミラー回路１８で折り返されて、上記トランジスタＱｌ
　、Ｑ２の各ベースに供給されることにより、増幅用の
トランジスタＱｌ　、Ｑ２のベース電流補正が行なわれ
るものである。

ここにおいて、第５図に示す回路の入力バイアス電流１
１は、ＮＰＮ形のトランジスタ及びＰＮＰ形のトランジ
スタの電流増幅率をそれぞれβ０．βｐとすると、 １１−３／（βｎ＋３） ・ＩＯ／（βｎ＋１＞ となる。すなわち、ベース電流補正を行なわない場合の
入力バイアス電１１１は、 ■０／（βｎ＋１） であるから、ベース電流補正を行なうことにより、３／
（βｎ＋３） 倍の改善が施されたことになる。

また、第６図は、他の従来のベース電流補正回路を示す
もので、第５図に示したトランジスタＱ４のダイオード
＠続（つまりトランジスタＱ４のコレクターベース共通
接続）を、ＰＮＰ形のトランジスタＱ７で置き換えるよ
うにしたものである。この場合の入力バイアス１！１１
１は、＋１−３／（βｐ　（βｎ＋１）＋３）１０／（
βｎ＋１） となり、ベース電流補正を行なわない場合に比して、 ３／（βｐ（βｎ＋１）＋３１ 倍に改善されたことになる。

しかしながら、第５図及び第６図に示したような従来の
ベース電流補正回路では、カレントミラー回路１８を構
成するトランジスタのベース′Ｆｉ流、つまりトランジ
スタＱ４〜Ｑ６のベースに供給する電流を、トランジス
タＱ３のベース端子から得るようにしているので、増幅
用のトランジスタＱ１　、Ｑ２の各ベースにそれぞれ供
給される補正用の電流に誤差が生じ易く、正確なベース
電流補正が１ｑられないという問題を有している。

（発明が解決しようとする問題点） 以上のように、従来のベース電流補正回路では、増幅用
トランジスタのベースに供給される補正用′ＦＡ流に誤
差が生じ易く、正確なベース電流補正が１ｑられないと
いう問題を有している。

そこで、この発明は上記事情を考慮してなされたもので
、簡易な構成で増幅用トランジスタのベースに供給され
る補正用電流の誤差を少なくし、ひいては正確なベース
電流補正を得ることのできる慟めて良好なトランジスタ
増幅器のベース電流補正回路を提供することを目的とす
る。

［発明の構成］ （問題点をｗＩ決するための手段） すなわら、この発明に係るトランジスタ増幅器のベース
電流補正回路は、カレントミラー回路を構成げるトラン
ジスタのベース電流を、定電流バイアスされたトランジ
スタと、このトランジスタの定電流バイアス用定電流源
との接続部から得るように構成したものである。

（作用） そして、上記のような構成によれば、増幅用トランジス
タのベースに供給される補正用電流の誤差を少なくする
ことができ、ひいては正確なベース電流補正を得ること
ができるようになるものである。

（実施例） 以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第５図と同一部分には同
一記号を付して示し、ここでは異なる部分についてのみ
説明する。すなわち、前記カレントミラー回路１８を構
成する各トランジスタ０４〜Ｑ６のベース共通接続点を
、図示極性にダイオードＤ１を介して、トランジスタＱ
３のエミッタと前記定電流ｉｔ！１７どの接続点に接続
するようにしたことが、従来と異なる部分である。

そして、このような構成によれば、入力パイアスミ流１
１は、 ＋１−３／［βｐ（βｎ＋１）＋３） ・ｌ　Ｏ／’　（βｎ＋１） となり、ベース電流補正を施さない場合に比して、３７
／（βｐ　（βｎ＋１）＋３） 倍に改善されることになる。ここで、この実施例で示し
た入力バイアス電流の式と、先に第５図で示した入力バ
イアス電流の式とを比較すると、この実施例の方が略、 １／（βｎ＋１） 倍に改善されており、トランジスタＱｌ　、Ｑ２のベー
スに供給される補正用の電流に含まれる誤差成分が少な
くなっているものである。このため、結果的に、正確な
ベース°電流補正を得ることができるようになるもので
ある。なお、ダイオードＤ１は、トランジスタＱ４の飽
和防止作用を行なっているものである。

第２図は、この発明の他の実施例を示すもので、第１図
に示したダイオードＤ１をＰＮＰ形の１−ランラスクＱ
８に置き換えたものである。そして、この場合の入力バ
イアス電流１１は、 ３／（βｐ　（βｒｌ＋１＞（βｎ＋１）＋３）・ＩＯ
／（βｎ＋１） となり、ベース電流補正を行なわない場合に比して、 ３／（βｐ　（β１１＋１）（βｎ　＋１　）　＋３）
倍に改善されたことになり、この随は、上記と同様に、
第６図で示した従来のものに比して、略、１／（βｎ＋
１） 倍に改善されているものである。

第３図及び第４図は、それぞれ上記各実施例の変形例を
示すものである。まず、第３図は、′；５１図に示した
実施例に対応する変形例を示している。

すなわら、前記カレントミラー回路１８を、ＰＮＰ形の
トランジスタＱ９〜ＱＩＧよりなる構成とし、トランジ
スタＱ１３〜Ｑ１Ｇのベース共通接続点を、ダイオード
Ｄ１を介して、トランジスタＱ３のエミッタと定電流源
１１との接続点に接続するようにしたものである。

このような構成によれば、トランジスタ０１３〜Ｑ＋６
がトランジスタＱ９〜Ｑ１２の各コレクタ電位を等しく
する作用を行なうので、アーリー効果によるトランジス
タＱ９〜Ｑ１２のコレクタ電流誤差の発生も防止するこ
とができるものである。この」１合、入力バイアス電流
１１は、 ４／［（βｐ２　（βｎ　＋　１　）　、′（βｎ＋１
）１＋４１ ・１０．・′（βｎ　＋　１　＞ となり、入力バイアス電流１１は、 ４／［（βＥ１２　（βｎ　＋　１　）　、／　（βｎ
＋１））＋４１ 倍に改善されることになる。

また、第４図は、第２図に示した実施例に対応する変形
例を示している。すなわら、前記カレントミラー回路１
８を、ＰＮＰ形のトランジスタＱ１７〜Ｑ２４よりなる
構成とし、トランジスタＱ２１〜Ｑ２４のベース共通接
続点を、トランジスタＱ８のエミッタに接続するように
したものである。

このような構成によっても、トランジスタＱ２１〜Ｑ２
４がトランジスタＱ１７〜Ｑ２０の各コレクタ電位を等
しくする作用を行なうので、アーリー効果によるトラン
ジスタＱ１７〜Ｑ２０のコレクタ電流誤差の発生も防止
することができるものである。この場合、入力バイアス
Ｎ流１１は、 Ｉｔ−４／（βｐ２　（βｎ＋１＞＋４）・ＩＯ／（β
０＋１） となり、入力バイアス電流１１は、 ４／（βｐ２　（βｎ＋１）＋４） 倍に改善されることになる。

ここで、上記第３図及び第４図で示した入力バイアス電
流の式と、先に第５図及び第６図で示した入力バイアス
電流の式とを比較すると、第３図及び第４図の方がそれ
ぞれ略、 ４／３（βｎ＋１） 倍に改善されており、トランジスタＱｌ　、Ｑ２のベー
スに供給される補正用の１！流に含まれる誤差成分が少
なくなっているものである。

なお、この発明は上記各実施例に限定されるものではな
く、この外その要旨を逸〃殺しない節回で種々変形して
実施することができる。

［発明の効果］ したがって、以上詳Ｊしたようにこの発明によれば、簡
易な構成で増幅用トランジスタのベースに供給される補
正用電流の誤差を少なくし、ひいては正確なベース電流
補正を得ることのできる博めで良好なトランジスタ増幅
器のベース電流補正回路をｌ１ｌＡ　ｆｌｕすることが
できる。

【図面の簡単な説明】

第１図はこの発明に係るトランジスタ増幅器のベース電
流補正回路の一実施例を示す回路構成図、第２図はこの
発明の他の実施例を示す回路構成図、第３図及び第４図
はそれぞれ第１図及び第２図に示す実施例の変形例を示
す回路構成図、第５図及び第６図はそれぞれ従来のベー
ス電流補正回路を示す回路構成図である。 Ｎ、　＋２・・・入力端子、１３・・・電源端子、１４
・・・定電流源、１５・・・電源端子、１Ｇ・・・差動
増幅回路、１７・・・定電流源、１８・・・カレントミ
ラー回路。 第１図 第２図 １り 第３図

Claims (1)

【特許請求の範囲】
1. 増幅用の第１のトランジスタと、この第１のトランジス
   タと同極性で定電源によって定電流バイアスされた第２
   のトランジスタと、この第２のトランジスタのベース電
   流を折り返して前記第１のトランジスタのベースに加え
   るカレントミラー回路とを備えたトランジスタ増幅器の
   ベース電流補正回路において、前記カレントミラー回路
   を構成するトランジスタのベース電流を、前記第２のト
   ランジスタと前記定電流バイアス用の定電流源との接続
   部から得るように構成してなることを特徴とするトラン
   ジスタ増幅器のベース電流補正回路。