JPS62179207A - トランジスタ増幅器のオフセツト補正回路 - Google Patents
トランジスタ増幅器のオフセツト補正回路Info
- Publication number
- JPS62179207A JPS62179207A JP61021823A JP2182386A JPS62179207A JP S62179207 A JPS62179207 A JP S62179207A JP 61021823 A JP61021823 A JP 61021823A JP 2182386 A JP2182386 A JP 2182386A JP S62179207 A JPS62179207 A JP S62179207A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- differential amplifier
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的Ｊ
（産業上の利用分野）
この発明は、差動増幅回路を含むトランジスタ増幅器に
係り、特にその差動増幅器を構成するトランジスタのオ
フセット電流を補正するものに関する。
係り、特にその差動増幅器を構成するトランジスタのオ
フセット電流を補正するものに関する。
（従来の技術）
周知のように、トランジスタを用いた増幅器としては、
従来より、第６図に示すように構成されている。すなわ
ち、図中１１．１２は、入力信号の供給される入力端子
である。これら入力端子１１゜１２は、エミッタが共通
接続されて差動増幅回路１３を構成するＮＰＮ形のトラ
ンジスタＱｌ 、Ｑ２のベースにそれぞれ接続されてい
る。また、この差動増幅回路１３を構成する一方のトラ
ンジスタＱ２のコレクタには、ＰＮＰ形のトランジスタ
０３〜Ｑ５よりなるカレントミラー回路１４が定電流負
荷として接続されている。
従来より、第６図に示すように構成されている。すなわ
ち、図中１１．１２は、入力信号の供給される入力端子
である。これら入力端子１１゜１２は、エミッタが共通
接続されて差動増幅回路１３を構成するＮＰＮ形のトラ
ンジスタＱｌ 、Ｑ２のベースにそれぞれ接続されてい
る。また、この差動増幅回路１３を構成する一方のトラ
ンジスタＱ２のコレクタには、ＰＮＰ形のトランジスタ
０３〜Ｑ５よりなるカレントミラー回路１４が定電流負
荷として接続されている。
そして、上記差動増幅回路１３の出力であるトランジス
タＱ２のコレクタ電流変化分は、エミッタフォロワ回路
１５を構成するＮＰＮ形のトランジスタＱ６を介して、
出力端子１６から出力されるようになるものである。
タＱ２のコレクタ電流変化分は、エミッタフォロワ回路
１５を構成するＮＰＮ形のトランジスタＱ６を介して、
出力端子１６から出力されるようになるものである。
この場合、上記差動増幅回路１３．カレントミラー回路
１４及びエミッタフォロワ回路１５は、定電流源１１か
らの出力電流■０が、ＮＰＮ形のトランジスタ０７〜Ｑ
１０と該トランジスタＱ７〜ＱＩＯのベース電流補正用
のＮＰＮ形のトランジスタＱ１１とよりなるカレントミ
ラー回路１８で折り返されてそれぞれに供給されること
により、駆動されるものである。ここで、各トランジス
タ０７〜Ｑ１０のエミツタ面積比は、 ２：１：Ｎ：１ となっている。このため、差動増幅回路１３は、トラン
ジスタＱ８の出力電流がカレントミラー回路１４で折り
返されてトランジスタＱ２のコレクタに供給されること
によって、トランジスタＱ７の出力電流の１／２倍の電
流を流す定電流負荷を片側のトランジスタＱ２のコレク
タ負荷としていることになる。
１４及びエミッタフォロワ回路１５は、定電流源１１か
らの出力電流■０が、ＮＰＮ形のトランジスタ０７〜Ｑ
１０と該トランジスタＱ７〜ＱＩＯのベース電流補正用
のＮＰＮ形のトランジスタＱ１１とよりなるカレントミ
ラー回路１８で折り返されてそれぞれに供給されること
により、駆動されるものである。ここで、各トランジス
タ０７〜Ｑ１０のエミツタ面積比は、 ２：１：Ｎ：１ となっている。このため、差動増幅回路１３は、トラン
ジスタＱ８の出力電流がカレントミラー回路１４で折り
返されてトランジスタＱ２のコレクタに供給されること
によって、トランジスタＱ７の出力電流の１／２倍の電
流を流す定電流負荷を片側のトランジスタＱ２のコレク
タ負荷としていることになる。
なお、図中１９は、電源雪圧Ｖｃｃの印加された電源端
子であり、２０は基準電位点に接続される基準端子であ
る。
子であり、２０は基準電位点に接続される基準端子であ
る。
ここで、ＮＰＮ形のトランジスタの電流増幅率をβとす
ると、トランジスタＱ１．Ｑ２のコレクタ電流１ｃ１．
Ｉｃ２は、それぞれ、 １ｃ１＝Ｉｏ ＋ （（Ｎ−２）１０ ／β）Ｉｃ２：
１０− （Ｎ １０ ／β）となり、Ｎ≠１の場合、
各コレクタ電流１ｃ１゜Ｉｃ２には、 Ｉｃ１−１ｃ２４２ （Ｎ−１） １０ ／βなる差、
つまりオフセットが生じることになる。
ると、トランジスタＱ１．Ｑ２のコレクタ電流１ｃ１．
Ｉｃ２は、それぞれ、 １ｃ１＝Ｉｏ ＋ （（Ｎ−２）１０ ／β）Ｉｃ２：
１０− （Ｎ １０ ／β）となり、Ｎ≠１の場合、
各コレクタ電流１ｃ１゜Ｉｃ２には、 Ｉｃ１−１ｃ２４２ （Ｎ−１） １０ ／βなる差、
つまりオフセットが生じることになる。
ところで、上記のようなトランジスタ増幅器を構成する
場合、一般に、Ｎ＞１になるように設計することが普通
であるため、オフセットの発生はまぬがれないものであ
る。また、トランジスタＱ６はＡ級動作のエミッタフォ
ロワ回路１５を構成しているため、大きな引き込み電流
が必要な場合は、特にＮを大きくしなければならないと
いう恨みがあるものである。
場合、一般に、Ｎ＞１になるように設計することが普通
であるため、オフセットの発生はまぬがれないものであ
る。また、トランジスタＱ６はＡ級動作のエミッタフォ
ロワ回路１５を構成しているため、大きな引き込み電流
が必要な場合は、特にＮを大きくしなければならないと
いう恨みがあるものである。
（発明が解決しようとする問題点）
以上のように、従来のトランジスタ増幅器では、差動増
幅回路を構成する各トランジスタのコレクタ電流にオフ
セットが生じてしまうという問題がある。
幅回路を構成する各トランジスタのコレクタ電流にオフ
セットが生じてしまうという問題がある。
そこで、この発明は上記事情を考慮してなされたもので
、簡易な構成でしかも確実に差動増幅回路を構成する各
トランジスタのコレクタ電流に発生するオフセットを補
正することができる極めて良好なトランジスタ増幅器の
オフセット補正回路を提供することを目的とする。
、簡易な構成でしかも確実に差動増幅回路を構成する各
トランジスタのコレクタ電流に発生するオフセットを補
正することができる極めて良好なトランジスタ増幅器の
オフセット補正回路を提供することを目的とする。
［発明の構成］
（問題点を解決するための手段）
すなわち、この発明に係るトランジスタ増幅器のオフセ
ット補正回路は、差動増幅回路、その定電流負荷となる
カレントミラー回路及びエミッタフォロワ回路にそれぞ
れ第１乃至第３の定電流を供給するためのカレントミラ
ー回路の第１の定電流出力に、エミッタフォロワ回路を
構成するトランジスタのベース電流によって生じる差動
増幅回路の各トランジスタのコレクタ電流差成分に対応
した補正電流を加えるようにしているものである。
ット補正回路は、差動増幅回路、その定電流負荷となる
カレントミラー回路及びエミッタフォロワ回路にそれぞ
れ第１乃至第３の定電流を供給するためのカレントミラ
ー回路の第１の定電流出力に、エミッタフォロワ回路を
構成するトランジスタのベース電流によって生じる差動
増幅回路の各トランジスタのコレクタ電流差成分に対応
した補正電流を加えるようにしているものである。
（作用）
そして、上記のように差動増幅回路を駆動させる第１の
定電流出力に、エミッタフォロワ回路を構成するトラン
ジスタのベース電流によって生じる差動増幅回路の各ト
ランジスタのコレクタ電流差成分に対応した補正電流を
加えることにより、オフセットを補正することができる
ものである。
定電流出力に、エミッタフォロワ回路を構成するトラン
ジスタのベース電流によって生じる差動増幅回路の各ト
ランジスタのコレクタ電流差成分に対応した補正電流を
加えることにより、オフセットを補正することができる
ものである。
（実施例）
以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第６図と同一部分には同
一記号を付して示し、ここでは異なる部分についてのみ
説明する。すなわち、前記カレントミラー回路１８を構
成するトランジスタＱ７の出力電流（２１０）に対して
、トランジスタＱ６のベース電流によって生じるトラン
ジスタＱ１ 、Ｑ２のコレクタ電流の差成分に対応した
補正電流１１を加える補正電流供給用の定電流源２１を
設けるようにしたことが、従来と異なる点である。
に説明する。第１図において、第６図と同一部分には同
一記号を付して示し、ここでは異なる部分についてのみ
説明する。すなわち、前記カレントミラー回路１８を構
成するトランジスタＱ７の出力電流（２１０）に対して
、トランジスタＱ６のベース電流によって生じるトラン
ジスタＱ１ 、Ｑ２のコレクタ電流の差成分に対応した
補正電流１１を加える補正電流供給用の定電流源２１を
設けるようにしたことが、従来と異なる点である。
このような構成によれば、トランジスタＱ１゜Ｑ２の各
コレクタ電流１ｃｌ、Ｉｃ２は、それぞれ、Ｉｃ１＝Ｉ
Ｏ＋ （（Ｎ−２）１０ ／β）−１１Ｉｃ２； ｌｏ
−（Ｎ １０ ／β） となる。そして、オフセットが補正されるためには、 １ｃｌ−ＩＣ２ とすればよいので、結局、 １１４２ （Ｎ−１） １０ ／β とすれば、オフセットが補正されるようになるものであ
る。
コレクタ電流１ｃｌ、Ｉｃ２は、それぞれ、Ｉｃ１＝Ｉ
Ｏ＋ （（Ｎ−２）１０ ／β）−１１Ｉｃ２； ｌｏ
−（Ｎ １０ ／β） となる。そして、オフセットが補正されるためには、 １ｃｌ−ＩＣ２ とすればよいので、結局、 １１４２ （Ｎ−１） １０ ／β とすれば、オフセットが補正されるようになるものであ
る。
ここで、第２図は、上記定′ｉ４流１１１２１を具体的
に構成した例を示すものである。すなわち、これは、カ
レントミラー回路１８のベース電流補正用のトランジス
タＱ１１のコレクタ電流■ｃ１１を、ＰＮＰ形のトラン
ジスタＱ１２． Ｑ１３よりなるカレントミラー回路２
２で折り返して、トランジスタＱ７のコレクタ電流に加
えるようにしているものである。
に構成した例を示すものである。すなわち、これは、カ
レントミラー回路１８のベース電流補正用のトランジス
タＱ１１のコレクタ電流■ｃ１１を、ＰＮＰ形のトラン
ジスタＱ１２． Ｑ１３よりなるカレントミラー回路２
２で折り返して、トランジスタＱ７のコレクタ電流に加
えるようにしているものである。
この場合、トランジスタＱ１１のコレクタ電流ｌ ｃｌ
ｌは、トランジスタＱ１〜Ｑ１Ｇの各ベース電流の和で
あるから、 Ｉｃ１１ ＃（Ｎ＋４） ［０／β で与えられる。このため、カレントミラー回路２２を構
成する各トランジスタＱ１２． Ｑ１３のエミッタ面積
比Ｎ１：Ｎ２は、 Ｎｌ ：Ｎ２ −（Ｎ＋４）１０／β：２（Ｎ−１＞１０／β−（Ｎ＋
４）： ２ （Ｎ−１） となる。したがって、例えばＮ−６と設定すれば、Ｎｌ
：Ｎ２．−１ ： １とすることができ、トランジ
スタＱ１２． Ｑ１３として同じエミッタ面積を有する
ものを用いることができる。
ｌは、トランジスタＱ１〜Ｑ１Ｇの各ベース電流の和で
あるから、 Ｉｃ１１ ＃（Ｎ＋４） ［０／β で与えられる。このため、カレントミラー回路２２を構
成する各トランジスタＱ１２． Ｑ１３のエミッタ面積
比Ｎ１：Ｎ２は、 Ｎｌ ：Ｎ２ −（Ｎ＋４）１０／β：２（Ｎ−１＞１０／β−（Ｎ＋
４）： ２ （Ｎ−１） となる。したがって、例えばＮ−６と設定すれば、Ｎｌ
：Ｎ２．−１ ： １とすることができ、トランジ
スタＱ１２． Ｑ１３として同じエミッタ面積を有する
ものを用いることができる。
また、第３図は、第２図に示す回路の各トランジスタ０
１〜Ｑ１３の極性を反転させた回路構成を示すものであ
る。この場合、第３図において、第２図に示したトラン
ジスタＱ１〜Ｑ１３に対応するトランジスタには、記号
にダッシュを付して示しており、その動作は第２図に示
したものと略同様であるので、その説明は省略する。そ
して、第３図に示すような構成によっても、上記実施例
と同様な効果を得ることができる。なお、一般的なバイ
ポーラ集積回路においては、ＰＮＰ形のトランジスタの
電流増幅率はＮＰＮ形のトランジスタの電流増幅率に比
して小さな値となるのが普通であるため、第３図のよう
な構成とすることにより、トランジスタＱ６−の電流増
幅率の低下によるオフセットの悪化を補正する効果をよ
り高めることができるという利点が生じるものである。
１〜Ｑ１３の極性を反転させた回路構成を示すものであ
る。この場合、第３図において、第２図に示したトラン
ジスタＱ１〜Ｑ１３に対応するトランジスタには、記号
にダッシュを付して示しており、その動作は第２図に示
したものと略同様であるので、その説明は省略する。そ
して、第３図に示すような構成によっても、上記実施例
と同様な効果を得ることができる。なお、一般的なバイ
ポーラ集積回路においては、ＰＮＰ形のトランジスタの
電流増幅率はＮＰＮ形のトランジスタの電流増幅率に比
して小さな値となるのが普通であるため、第３図のよう
な構成とすることにより、トランジスタＱ６−の電流増
幅率の低下によるオフセットの悪化を補正する効果をよ
り高めることができるという利点が生じるものである。
さらに、第４図は、上記定電流源２１を具体的に構成し
た他の例を示すものである。すなわち、これは、トラン
ジスタＱ４のコレクタとトランジスタＱ８のコレクタと
の間に、ＮＰＮ形のトランジスタＱ１４を介在させ、そ
のベース電流をＰＮＰ形のトランジスタＱ１５． Ｑ１
６より″なるカレントミラー回路２３で折り返してトラ
ンジスタＱ７のコレクタ電流に加えるようにしたもので
ある。
た他の例を示すものである。すなわち、これは、トラン
ジスタＱ４のコレクタとトランジスタＱ８のコレクタと
の間に、ＮＰＮ形のトランジスタＱ１４を介在させ、そ
のベース電流をＰＮＰ形のトランジスタＱ１５． Ｑ１
６より″なるカレントミラー回路２３で折り返してトラ
ンジスタＱ７のコレクタ電流に加えるようにしたもので
ある。
この場合、トランジスタＱ１４のコレクタ電流は、定電
流源１７の出力電流であるＩＯであるので、トランジス
タＱ１５のコレクタ電流１ ｃ１５は、ｌ ｃｌｓ〜１
０／β となる。このため、トランジスタＱ１５． Ｑ１６のエ
ミッタ′面積比Ｎ３：Ｎ４は、 Ｎ３：Ｎ４−１ｏ／β：２（Ｎ−１）１０／β−１：２
（Ｎ−１＞ とすればよいものである。
流源１７の出力電流であるＩＯであるので、トランジス
タＱ１５のコレクタ電流１ ｃ１５は、ｌ ｃｌｓ〜１
０／β となる。このため、トランジスタＱ１５． Ｑ１６のエ
ミッタ′面積比Ｎ３：Ｎ４は、 Ｎ３：Ｎ４−１ｏ／β：２（Ｎ−１）１０／β−１：２
（Ｎ−１＞ とすればよいものである。
また、第５図は、上記定電流源２１を具体的に構成した
さらに他の例を示すものである。すなわち、これは、ト
ランジスタＱ７〜Ｑ１０とベース共通接続されトランジ
スタＱ９と等しいエミッタ面積を有するＮＰＮ形のトラ
ンジスタＱ１７のコレクタ電流によって駆動され、トラ
ンジスタＱ６と同−構造を有するＮＰＮ形のトランジス
タＱ１８のベース電流を、ＰＮＰ形のトランジスタＱ１
９． Ｑ２０よりなるカレントミラー回路２４で折り返
して、トランジスタＱ７のコレクタ電流に加えるように
したものである。
さらに他の例を示すものである。すなわち、これは、ト
ランジスタＱ７〜Ｑ１０とベース共通接続されトランジ
スタＱ９と等しいエミッタ面積を有するＮＰＮ形のトラ
ンジスタＱ１７のコレクタ電流によって駆動され、トラ
ンジスタＱ６と同−構造を有するＮＰＮ形のトランジス
タＱ１８のベース電流を、ＰＮＰ形のトランジスタＱ１
９． Ｑ２０よりなるカレントミラー回路２４で折り返
して、トランジスタＱ７のコレクタ電流に加えるように
したものである。
この場合、トランジスタＱ１８のコレクタ電流はＮＩＯ
であるので、トランジスタＱ１９のコレクタ電流１ ｃ
１９は、 Ｉｃ１９４Ｎ Ｉｏ ／β となる。このため、トランジスタＱ１９． Ｑ２０のエ
ミッタ面積比Ｎ５：Ｎ６は、 Ｎ５：Ｎ６ −Ｎ １０ ／β：２ （Ｎ−１＞１０／β−Ｎ ：
２ （Ｎ−１） とすればよいものである。
であるので、トランジスタＱ１９のコレクタ電流１ ｃ
１９は、 Ｉｃ１９４Ｎ Ｉｏ ／β となる。このため、トランジスタＱ１９． Ｑ２０のエ
ミッタ面積比Ｎ５：Ｎ６は、 Ｎ５：Ｎ６ −Ｎ １０ ／β：２ （Ｎ−１＞１０／β−Ｎ ：
２ （Ｎ−１） とすればよいものである。
ここで、第５図に示す回路構成において、トランジスタ
ＱＩＯとＱ１７どのエミツタ面積比を、１：Ｎ−１ とすれば、トランジスタＱ１９． Ｑ２０のエミツタ面
積比を１＝２とすることができ、同様にトランジスタＱ
１０． Ｑ１７のエミツタ面積比を、１：２（Ｎ−１） とすれば、トランジスタＱ１９．Ｑ２０のエミツタ面積
比を１：１とすることができ、最も素子形状の小さくな
るエミツタ面積比を選定することができるものである。
ＱＩＯとＱ１７どのエミツタ面積比を、１：Ｎ−１ とすれば、トランジスタＱ１９． Ｑ２０のエミツタ面
積比を１＝２とすることができ、同様にトランジスタＱ
１０． Ｑ１７のエミツタ面積比を、１：２（Ｎ−１） とすれば、トランジスタＱ１９．Ｑ２０のエミツタ面積
比を１：１とすることができ、最も素子形状の小さくな
るエミツタ面積比を選定することができるものである。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
［発明の効果］
したがって、以上詳述したようにこの発明によれば、簡
易な構成でしかも確実に差動増幅回路を構成する各トラ
ンジスタのコレクタ電流に発生するオフセットを補正す
ることができる極めて良好なトランジスタ増幅器のオフ
セット補正回路を提供することができる。
易な構成でしかも確実に差動増幅回路を構成する各トラ
ンジスタのコレクタ電流に発生するオフセットを補正す
ることができる極めて良好なトランジスタ増幅器のオフ
セット補正回路を提供することができる。
第１図はこの発明に係るトランジスタ増幅器のオフセッ
ト補正回路の一実施例を示す回路構成図、第２図乃至第
５図はそれぞれ同実施例のオフセット補正用の定電流源
の具体的な構成を示す回路構成図、第６図は従来のトラ
ンジスタ増幅器を示す回路構成図である。 １１、１２・・・入力端子、１３・・・差動増幅回路、
１４・・・カレントミラー回路、１５・・・エミッタフ
ォＯワ回路、１６・・・出力端子、１７・・・定Ｉｌｌ
源、１８・・・カレントミラー回路、１９・・・電源端
子、２０・・・基準端子、２１・・・定電流源、２２〜
２４・・・カレントミラー回路。
ト補正回路の一実施例を示す回路構成図、第２図乃至第
５図はそれぞれ同実施例のオフセット補正用の定電流源
の具体的な構成を示す回路構成図、第６図は従来のトラ
ンジスタ増幅器を示す回路構成図である。 １１、１２・・・入力端子、１３・・・差動増幅回路、
１４・・・カレントミラー回路、１５・・・エミッタフ
ォＯワ回路、１６・・・出力端子、１７・・・定Ｉｌｌ
源、１８・・・カレントミラー回路、１９・・・電源端
子、２０・・・基準端子、２１・・・定電流源、２２〜
２４・・・カレントミラー回路。
Claims (1)
- 第１乃至第３の定電流を出力する第１乃至第３のトラン
ジスタを有する第１のカレントミラー回路と、それぞれ
ベースに入力信号が供給され各エミッタが共通接続され
た第４及び第５のトランジスタを有し前記第１のカレン
トミラー回路の第１の定電流出力によって駆動される差
動増幅回路と、この差動増幅回路の第５のトランジスタ
のコレクタに前記第１のカレントミラー回路の第２の定
電流出力を折り返して供給して定電流負荷となる第２の
カレントミラー回路と、前記差動増幅回路の第５のトラ
ンジスタのコレクタより得られる出力電流がベースに供
給され前記第１のカレントミラー回路の第３の定電流出
力によって駆動されて出力信号を得る第６のトランジス
タよりなるエミッタフォロワ回路とを備えたトランジス
タ増幅器において、前記第１のカレントミラー回路の第
１のトランジスタに接続され、前記第１の定電流出力に
、前記第６のトランジスタのベース電流によって生じる
前記第４及び第５のトランジスタのコレクタ電流差成分
に対応した補正電流を加える補正電流供給手段を具備し
てなることを特徴とするトランジスタ増幅器のオフセッ
ト補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61021823A JPS62179207A (ja) | 1986-02-03 | 1986-02-03 | トランジスタ増幅器のオフセツト補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61021823A JPS62179207A (ja) | 1986-02-03 | 1986-02-03 | トランジスタ増幅器のオフセツト補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62179207A true JPS62179207A (ja) | 1987-08-06 |
Family
ID=12065783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61021823A Pending JPS62179207A (ja) | 1986-02-03 | 1986-02-03 | トランジスタ増幅器のオフセツト補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62179207A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077336A (ja) * | 1993-06-15 | 1995-01-10 | Nec Corp | 差動増幅器 |
-
1986
- 1986-02-03 JP JP61021823A patent/JPS62179207A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077336A (ja) * | 1993-06-15 | 1995-01-10 | Nec Corp | 差動増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0110007Y2 (ja) | ||
| JPH0629832A (ja) | Ｅｃｌ回路 | |
| JP2644191B2 (ja) | バッファアンプ | |
| EP0074680A2 (en) | Differential amplifier | |
| JPH01202907A (ja) | 増幅回路配置 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPS60248010A (ja) | 複合トランジスタ回路 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JPH089933Y2 (ja) | 帰還増幅器 | |
| JP3415221B2 (ja) | 電流増幅回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JPH0753299Y2 (ja) | 電力増幅回路 | |
| JPH0746059A (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JPH1188148A (ja) | Ｅｃｌ論理回路 | |
| JPH0219648B2 (ja) | ||
| JPH04119005A (ja) | 演算増幅回路 | |
| JPH0750528A (ja) | 演算増幅器 | |
| JPS6259926B2 (ja) | ||
| JPH05291844A (ja) | レベルシフト回路 | |
| JP2001027910A (ja) | 直流電圧レベルシフト回路 | |
| JPS59152727A (ja) | 信号切替回路 | |
| JPH07105668B2 (ja) | 半導体集積回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 |