JPS62232058A - モジユ−ルの実装枚数認識装置 - Google Patents
モジユ−ルの実装枚数認識装置Info
- Publication number
- JPS62232058A JPS62232058A JP61075951A JP7595186A JPS62232058A JP S62232058 A JPS62232058 A JP S62232058A JP 61075951 A JP61075951 A JP 61075951A JP 7595186 A JP7595186 A JP 7595186A JP S62232058 A JPS62232058 A JP S62232058A
- Authority
- JP
- Japan
- Prior art keywords
- modules
- pull
- bus line
- voltage
- host cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、コンピュータシステムの共通バスに接続され
るモジュールの実装枚数認識装置に関する。
るモジュールの実装枚数認識装置に関する。
Ｂ０発明の概要
本発明は、システム共通バスに周辺モジュールが接続変
更されるコンピュータシステムにおいて、共通バスにモ
ジュール枚数認識用バスラインを用意し、共通バスに接
続される周辺モジュールには該ノタスラインを抵抗接地
し、該バスラインのプルアップ電圧変化で周辺モジュー
ル枚数を自動認識することによシ、 システム構成の変更を確実、容易にできるようにしたも
のである。
更されるコンピュータシステムにおいて、共通バスにモ
ジュール枚数認識用バスラインを用意し、共通バスに接
続される周辺モジュールには該ノタスラインを抵抗接地
し、該バスラインのプルアップ電圧変化で周辺モジュー
ル枚数を自動認識することによシ、 システム構成の変更を確実、容易にできるようにしたも
のである。
Ｃ０従来の技術
］ンピュータシステムは、制剤、処理対象設備に応じて
システム共通パスに接続されるモジュール（メモリモジ
ュール、Ｉ１０モジュール等）の枚数等が変更される。
システム共通パスに接続されるモジュール（メモリモジ
ュール、Ｉ１０モジュール等）の枚数等が変更される。
このため、従来から同一機種システムの標準化にもシス
テムコンブイギュレーションが変わる場合にはホス）Ｃ
ＰＵ又はホストコントローラで持つシステムのコンフィ
ギユレーションデータを変更さらにはソフトウェア自体
の変更等を行うようにしているＯ Ｄ０発明が解決しようとする問題点 上述のように、従来技術ではシステム共通パスに接続さ
れるモジエール枚数の変更にはその都度コンフィギユレ
ーションデータの変更、ソフトウェアの変更さらにはホ
ストＣＰＵ等のボード上のハードウェア設定要素（短絡
ビン、ＤＩＰスイッチ等）を設定変更しなければならな
いという煩わＬさがあるし、変更作業にミスを起し易く
なる問題があった。換言すれば、システムの標準化を難
しくする要因にもなっている。
テムコンブイギュレーションが変わる場合にはホス）Ｃ
ＰＵ又はホストコントローラで持つシステムのコンフィ
ギユレーションデータを変更さらにはソフトウェア自体
の変更等を行うようにしているＯ Ｄ０発明が解決しようとする問題点 上述のように、従来技術ではシステム共通パスに接続さ
れるモジエール枚数の変更にはその都度コンフィギユレ
ーションデータの変更、ソフトウェアの変更さらにはホ
ストＣＰＵ等のボード上のハードウェア設定要素（短絡
ビン、ＤＩＰスイッチ等）を設定変更しなければならな
いという煩わＬさがあるし、変更作業にミスを起し易く
なる問題があった。換言すれば、システムの標準化を難
しくする要因にもなっている。
Ｅ０問題点を解決するだめの手段と作用本発明は上記問
題点に鑑みてなされたもので、システム共通パスに１本
以上の実装枚数認識用バスラインを設け、周辺モジュー
ルはシステムへの接続に該バスラインを抵抗接地する手
段を設け、ホストＣＰＵ又はホストコントローラは該バ
スラインのプルアップ電圧変化からシステム共通パスに
接続された周辺モジュール枚数を判定する手段を設け、
ホス）ＣＰＵ等の可変要素でないモジュールで実装枚数
認識用バスラインをプルアップしておき、周辺モジュー
ルの実装枚数に応じたプルアップ電圧変化からホストＣ
ＰＵ等がモジュール枚数を自動認識できるようにする。
題点に鑑みてなされたもので、システム共通パスに１本
以上の実装枚数認識用バスラインを設け、周辺モジュー
ルはシステムへの接続に該バスラインを抵抗接地する手
段を設け、ホストＣＰＵ又はホストコントローラは該バ
スラインのプルアップ電圧変化からシステム共通パスに
接続された周辺モジュール枚数を判定する手段を設け、
ホス）ＣＰＵ等の可変要素でないモジュールで実装枚数
認識用バスラインをプルアップしておき、周辺モジュー
ルの実装枚数に応じたプルアップ電圧変化からホストＣ
ＰＵ等がモジュール枚数を自動認識できるようにする。
Ｆ、実施例
第１図は本発明の一実施例を示す要部回路図である。共
通認識線１はコンピュータシステムバスライン中に１本
以上でモジュール枚数￥ｌＬ＆用として専用に設けられ
、ホス）ＣＰＵ（又はホストコントローラ）２内のプル
アップ抵抗３によって制御ｉ１１！源電圧ＶＣＣにプル
アップされている。また、共通認！！＆Ｍ１はシステム
に接続される周辺モジュール（メモリモジュール、Ｉ１
０モジュール）４．〜４ｎ 内に設けられるプルダウ
ン抵抗５．〜５ｎによって接地されるようにされる。す
なわち該周辺モジュール４．〜４ｎの夫々の実装によっ
て内部に持つ抵抗５．〜５ｎで夫々共通認識線１を抵抗
接地する構成にされる。
通認識線１はコンピュータシステムバスライン中に１本
以上でモジュール枚数￥ｌＬ＆用として専用に設けられ
、ホス）ＣＰＵ（又はホストコントローラ）２内のプル
アップ抵抗３によって制御ｉ１１！源電圧ＶＣＣにプル
アップされている。また、共通認！！＆Ｍ１はシステム
に接続される周辺モジュール（メモリモジュール、Ｉ１
０モジュール）４．〜４ｎ 内に設けられるプルダウ
ン抵抗５．〜５ｎによって接地されるようにされる。す
なわち該周辺モジュール４．〜４ｎの夫々の実装によっ
て内部に持つ抵抗５．〜５ｎで夫々共通認識線１を抵抗
接地する構成にされる。
一方、ホス）ＣＰＵ２は、プルアップ抵抗３の電圧Ｖａ
と電圧ｖＣＣとをマルチプレクサ６で切換えて取込み、
このマルチプレクサ６の出力電圧を■変換器７によって
ディジタル値に変換してモジュール枚数認識データとし
て取込むように構成される。
と電圧ｖＣＣとをマルチプレクサ６で切換えて取込み、
このマルチプレクサ６の出力電圧を■変換器７によって
ディジタル値に変換してモジュール枚数認識データとし
て取込むように構成される。
こうした構成において、共通認識線１の電圧Ｖａは電源
電圧Ｖｃｃと抵抗３及び５．〜５ｎの分圧比として決ま
る。すなわち、周辺モジュール４．〜４ｎの実装枚数に
よって電圧Ｖａが変化し、この電圧ｖａがマルチプレク
サ６及びい変換器７を通してホストＣＰＵ内で実装モジ
ュール枚数として求められる。
電圧Ｖｃｃと抵抗３及び５．〜５ｎの分圧比として決ま
る。すなわち、周辺モジュール４．〜４ｎの実装枚数に
よって電圧Ｖａが変化し、この電圧ｖａがマルチプレク
サ６及びい変換器７を通してホストＣＰＵ内で実装モジ
ュール枚数として求められる。
ホストＣＰＵ２ではシステムスタート時に電圧Ｖａに対
応する数値をめ変換器７から読取シ、実装モジュール枚
数を求め、システムのコンフィギユレーションデータの
自動変更、ン７）クー１−フ自体の自動切換えさらには
ノ１−ドウエア設定要素の自動設定変更を行う処理プロ
グラムを実行することができる。このとき、電圧Ｖａに
対する実装モジュール枚数の算出に、電源電圧ｖＣＣを
参照基準とすることで該電圧Ｖｃｃの変動による誤りを
無くす。
応する数値をめ変換器７から読取シ、実装モジュール枚
数を求め、システムのコンフィギユレーションデータの
自動変更、ン７）クー１−フ自体の自動切換えさらには
ノ１−ドウエア設定要素の自動設定変更を行う処理プロ
グラムを実行することができる。このとき、電圧Ｖａに
対する実装モジュール枚数の算出に、電源電圧ｖＣＣを
参照基準とすることで該電圧Ｖｃｃの変動による誤りを
無くす。
なお、周辺モジュール４．〜４ｎは夫々１つのプルダウ
ン抵抗５．〜５ｎを設ける場合を示したが、１枚の周辺
モジュールでも実装機能容量（メモリ容ｔ、Ｉ１０点数
等）がＭ倍の高密度プリント板の場合にはプルダウン抵
抗を１／Ｍ倍の抵抗値にして自動認識枚数の算出を行う
。
ン抵抗５．〜５ｎを設ける場合を示したが、１枚の周辺
モジュールでも実装機能容量（メモリ容ｔ、Ｉ１０点数
等）がＭ倍の高密度プリント板の場合にはプルダウン抵
抗を１／Ｍ倍の抵抗値にして自動認識枚数の算出を行う
。
また、共通認識線１を複数本用意するときにはモジュー
ル種別等に応じて個々の枚数認識を行うことができ、こ
の場合にもホス）ＣＰＵ２側ではプルアップ抵抗とマル
チプレクサ６の入力回路数を増設することで済む。
ル種別等に応じて個々の枚数認識を行うことができ、こ
の場合にもホス）ＣＰＵ２側ではプルアップ抵抗とマル
チプレクサ６の入力回路数を増設することで済む。
また、あるモジュールが実装されているか否かだけをホ
ストＣＰＵに認識させるには、第２図に示すように認識
線ＩＡに接続されるモジュール４Ａのプルダウン抵抗５
Ａを極めて低い抵抗値にし、プルアップ抵抗３の電圧を
インバータゲート８で直接に検出することで済む。
ストＣＰＵに認識させるには、第２図に示すように認識
線ＩＡに接続されるモジュール４Ａのプルダウン抵抗５
Ａを極めて低い抵抗値にし、プルアップ抵抗３の電圧を
インバータゲート８で直接に検出することで済む。
Ｇ１発明の効果
以上のとおシ、本発明によれば、実装枚数認識用バスラ
インをホストＣＰＵ等でプルアップしておき、該バスラ
インを実装された周辺モジュールが夫々抵抗接地し、該
バスラインの電圧変化からホストＣＰＵ等が実装モジュ
ール枚数を自動認識するようにしたため、次のような効
果がある。
インをホストＣＰＵ等でプルアップしておき、該バスラ
インを実装された周辺モジュールが夫々抵抗接地し、該
バスラインの電圧変化からホストＣＰＵ等が実装モジュ
ール枚数を自動認識するようにしたため、次のような効
果がある。
（１） システムのソフトウェア、コンフィギユレー
ションデータ、ハードウェアの設定を自動的な変更可能
とするし、同一機種システムの標準化を可能にする。
ションデータ、ハードウェアの設定を自動的な変更可能
とするし、同一機種システムの標準化を可能にする。
（２）装置構成上はハードウェアの殆んどはホス）ＣＰ
Ｕ側にして周辺モジュール側にはプルダウン抵抗を設け
れば良く、少ない部品点数でしかも回路変更少なくモジ
ュール枚数の増減に容易に対応できる。
Ｕ側にして周辺モジュール側にはプルダウン抵抗を設け
れば良く、少ない部品点数でしかも回路変更少なくモジ
ュール枚数の増減に容易に対応できる。
第１図は本発明の一実施例を示す要部回路図、第２図は
本発明の他の実施例を示す要部回路図である。 １φ・・共通認識線、２・・・ホストＣＰＵ、３・・・
・プルアップ抵抗、４１ ＋ ４”・・φ周辺モジュー
ル、５＋ ＋ ５”・・・プルダウン抵抗、６・・・マ
ルチプレクサ、７・・・〜勺変換器。
本発明の他の実施例を示す要部回路図である。 １φ・・共通認識線、２・・・ホストＣＰＵ、３・・・
・プルアップ抵抗、４１ ＋ ４”・・φ周辺モジュー
ル、５＋ ＋ ５”・・・プルダウン抵抗、６・・・マ
ルチプレクサ、７・・・〜勺変換器。
Claims (1)
- ホストＣＰＵ又はホストコントローラのシステム共通バ
スに周辺モジュールが接続されてシステム構成がなされ
るコンピュータシステムにおいて、前記システム共通バ
スに１本以上の実装枚数認識用バスラインを設け、前記
周辺モジュールはシステムへの接続に前記バスラインを
抵抗接地する手段を設け、前記ホストＣＰＵ又はホスト
コントローラは前記バスラインのプルアップ電圧変化か
らシステム共通バスに接続された周辺モジュール枚数を
判定する手段を設けたことを特徴とするモジュールの実
装枚数認識装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61075951A JPS62232058A (ja) | 1986-04-02 | 1986-04-02 | モジユ−ルの実装枚数認識装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61075951A JPS62232058A (ja) | 1986-04-02 | 1986-04-02 | モジユ−ルの実装枚数認識装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62232058A true JPS62232058A (ja) | 1987-10-12 |
Family
ID=13591033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61075951A Pending JPS62232058A (ja) | 1986-04-02 | 1986-04-02 | モジユ−ルの実装枚数認識装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62232058A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0910090A3 (en) * | 1997-10-16 | 2000-05-24 | Fujitsu Limited | Improved connection interface for host machine |
-
1986
- 1986-04-02 JP JP61075951A patent/JPS62232058A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0910090A3 (en) * | 1997-10-16 | 2000-05-24 | Fujitsu Limited | Improved connection interface for host machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5254940A (en) | Testable embedded microprocessor and method of testing same | |
| US5546563A (en) | Single chip replacement upgradeable computer motherboard with enablement of inserted upgrade CPU chip | |
| US20120290858A1 (en) | Power Control for PXI Express Controller | |
| JP2002540521A (ja) | 自動バス・パワーライン選択回路を備えたアドオン・カード | |
| US5919252A (en) | Process and apparatus for adaptive bus termination | |
| US5572718A (en) | Mechanism for dynamically determining and distributing computer system clocks | |
| US6678776B2 (en) | System for a card proxy link architecture | |
| JPS62232058A (ja) | モジユ−ルの実装枚数認識装置 | |
| US5635853A (en) | Inherently balanced voltage regulation and current supply for bus termination | |
| JPS5824925A (ja) | 双方向性バスの制御方式 | |
| JP2614871B2 (ja) | 論理集積回路 | |
| JPH01259442A (ja) | 電子機器 | |
| CN113934668B (zh) | 针对多fpga芯片电路系统实现下载调试控制的电路结构 | |
| KR910002052B1 (ko) | Plc의 모듈 확장장치 | |
| JPS63211053A (ja) | 接続回路 | |
| US20040177204A1 (en) | Bus interface with variable resistance coupling | |
| JP2570828B2 (ja) | 電源電圧検出方式 | |
| JPS59170951A (ja) | 電子機器 | |
| JPS6189570A (ja) | 半導体装置用バ−ンイン装置 | |
| JP2708497B2 (ja) | 電気部品の誤搭載検出装置 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JP2000222345A (ja) | パーソナルコンピュータにおけるバス制御回路 | |
| JPH06167362A (ja) | マスタ・スレーブ切り替え式計測装置 | |
| GB2356715A (en) | Single board computer module | |
| CA2045264A1 (en) | Upgradeable/downgradeable computer |