JPS622331A - Printed circuit board - Google Patents
Printed circuit boardInfo
- Publication number
- JPS622331A JPS622331A JP60140542A JP14054285A JPS622331A JP S622331 A JPS622331 A JP S622331A JP 60140542 A JP60140542 A JP 60140542A JP 14054285 A JP14054285 A JP 14054285A JP S622331 A JPS622331 A JP S622331A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- main circuit
- signal
- multiplexer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、プロセッサ等ＬＳＩあるいはＶＳＬＩの中央
演算処理部（以下ＣＰＵという）を含むプリント回路基
板の良品検量などの検量を容易にすることができるよう
にしたプリント回路基板の改良に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention can facilitate calibration such as non-defective inspection of a printed circuit board including a central processing unit (hereinafter referred to as CPU) of an LSI such as a processor or a VSLI. The present invention relates to an improvement in a printed circuit board according to the present invention.
従来のこの種グリント回路基板の一つとしてＣＰＵをプ
リント回路基板本体に設けたＩＣＣチケット取付けた構
成とし、試験・検査のときはこれを抜きとり１代わりに
試験・検な用アダプタをＩＣソ夛ノット装着するようＫ
したものがある。One of the conventional glint circuit boards of this type has a configuration in which the CPU is attached to the printed circuit board body with an ICC ticket attached, and when testing and inspection, this is removed and an adapter for testing and inspection is used instead of the IC ticket. K to put on the knot
There is something I did.
ものでは、振動や衝撃の加わる航空機搭載用や塩害の受
けやすい船舶搭依用のものにおいて。For aircraft-mounted equipment that is subject to vibrations and shocks, and for ship-mounted equipment that is susceptible to salt damage.
これらの導電接触の面での信頼性に問題があった０
また、従来のこの種プリント回路基板でＣＰＵをソケッ
トを用いないで取付けるタイプのものでは、第３図に示
されるように主回路部分のみをインサーΦット方式で試
験する方法がある。There was a problem with the reliability of these conductive contacts.In addition, in conventional printed circuit boards of this type that allow the CPU to be mounted without using a socket, the main circuit part There is a method of testing only the insert Φ.
すなわち、この方法ではプリント回路基ｆ（１）に配列
されている主回路部分のＩＣ素子（２） （２）の脚（
３）・・・の先端側に点線で示されるようなテスト用コ
ンタクトピン（４）・・・を当接させるようにして。That is, in this method, the legs (
3) Bring the test contact pin (4) shown by the dotted line into contact with the tip side of....
このＩＣ素子を最小単位とした回路のテストを実施する
ことはできる。しかしながら、この種タイプのものでは
アダプタそのものが高価であり、また塩害対策として第
３図に示されるように塩ビコーテイングなどのコーティ
ング（５）ヲ施した場合にはコンタクトピン（４）・・
・とＩＣ素子（２）の脚（３）・・・との接触がとれな
く不具合でめった。It is possible to test a circuit using this IC element as the minimum unit. However, with this type of adapter, the adapter itself is expensive, and if a coating (5) such as PVC coating is applied as a protection against salt damage, the contact pin (4)...
・I was unable to make contact with the leg (3) of the IC element (2), which caused a problem.
また、インサーキットテスト１式そのものがアダプタが
必要であるために高価であり、多種少量の生産形態の工
場や修理尋問の出先機関にとっては不都合であった。Furthermore, the in-circuit test set itself is expensive because it requires an adapter, which is inconvenient for factories that produce a wide variety of products in small quantities and for outposts that conduct repair inquiries.
更には、ＣＰＵを宮めた検量をする方法もあるが、ＣＰ
Ｕはもともと回路が複雑であシ、これを含めて倹企をす
るためには、試験器自体、不必要に犬がかりにならざる
を得す、不都合であった０
〔発明の目的〕
本発明は以上の点に鑑みてなされたもので、プリント回
路基板本体にＩＣ素子が取付けられたままで容易に試験
をすることができるグリント回路基板を提供するもので
ある。Furthermore, there is a method to calibrate the CPU, but
U originally had a complicated circuit, and in order to incorporate this circuit, the tester itself had to be unnecessarily complicated, which was inconvenient.0 [Object of the Invention] The present invention The present invention has been developed in view of the above points, and provides a glint circuit board that allows easy testing with IC elements attached to the printed circuit board body.
すなわち、ＣＰＵと主回路部との間にマルチプレクサ（
ＩＣ）を接続し、試験時には、このマルチブレクチを通
して主回路に接αさせることＫより所望の試験をさせる
ことができるようＫしたものである。In other words, a multiplexer (
The IC) is connected to the main circuit during testing, so that the desired test can be carried out by connecting it to the main circuit through this multiplex branch.
以下第１図及び第２因に示される本考案の一実施例につ
いて説明すると、ａυは種々の演算機能を有するＣＰＵ
で、主回路部αａの履歴情報の蓄積機能を例えば検索機
能の面で働きをするものである。ｕ３１はマルチプレク
サで、前記ＣＰＵ住υ及び主回路ｆｆ１ｓｔｔ３の間に
あって、両者間のスイッチ機能として機能をするもので
ある。α・Ｖはコネクタで、後述するプリント回路基板
自動試験器（ＡＩ（以下試験器という）に接続する端子
部であるＱ
前記主回路部（１３は、Ｉ Ｃ（ＩＺａ）・・・などの
組合わせによりなる所望の機能を有する回路部である。To explain one embodiment of the present invention shown in FIG. 1 and the second factor below, aυ is a CPU having various calculation functions.
The historical information storage function of the main circuit section αa functions as, for example, a search function. Numeral u31 is a multiplexer, which is located between the CPU housing υ and the main circuit ff1stt3, and functions as a switch between the two. α and V are connectors; This is a circuit section that has a desired function by combining.
ｎｊＩ記マルチグレクｔ（１３は、Ｗ、２図に示される
ようにａ記コネクタＩの各端子（図示せず）にそれぞれ
接続されるリード部Ｓ１１・・・Ｓ Ｉｊ。nj I multi-grain t (13 is W, lead portions S11...S Ij each connected to each terminal (not shown) of connector I, as shown in FIG. 2, a.
Ｔ、 ・・Ｔｍ及び制御信号用リード部Ｃ１，テスト
信号用リード部Ｃ２を有し、前記各リード部８１１−８
工ｊ／Ｃ，は例えばＮＡＮＤ回路１４ａ。T, . . . Tm, a control signal lead portion C1, and a test signal lead portion C2, each of the lead portions 811-8
J/C is, for example, a NAND circuit 14a.
１４ｂよりなるスイッチ回路（１４ｇ）・・・（１４ｊ
）を介してリード部８０． ・・５（Ｊｊより主回路
部ａ々に接続されるｏ Ｉｆ！１９は選択回路で、リー
ド部Ｔ１ ・”Ｉ’ｍ及びＣ１，Ｃ，が接続され、Ｙ
ｌ・・・Ｙｊ端より否定回路（１６１）・・・（′１６
ｊ）を介してスイッチ回路（１４１）・・・（１４ｊ）
のＮＡＮＤ回路（１４ｂ）・・・に接続される。この各
リード部Ｔｌ ・・Ｔｍ及びＣ１，Ｃ，は、後述する試
験器Ｕ〜に接続される試験時に必要とされる制御用のリ
ード部で、リード部Ｃ２は更にスイッチ回路（１４１ン
・・・（ｘ４ｊ）のＮＡＮＤ回路（１４ａ）・・・罠そ
れぞれ接続される。前記リード部ＳＩ、 ・・・ＳＩ
ｊはＣＰＵＫ接続され、リード部Ｔ１ ・・・１゛ｍ及
び制＃ＪＷｅ作用す−ド部Ｃ１及びＣ２はコネクタＩの
それぞれの端子（図示せず）に接続されるものである。Switch circuit (14g) consisting of 14b...(14j
) through the lead portion 80. ...5 (Jj is connected to main circuit parts a) If! 19 is a selection circuit, lead part T1 ・"I'm and C1, C, are connected, Y
l...Negation circuit (161)...('16
j) to the switch circuit (141)...(14j)
is connected to the NAND circuit (14b)... These lead portions Tl...Tm and C1, C are lead portions for control required during testing, which are connected to the tester U to be described later, and the lead portion C2 is further connected to a switch circuit (141...・NAND circuit (14a) of (x4j)...The traps are connected respectively.The lead parts SI,...SI
J is connected to the CPUK, and lead portions T1 .
このようにＣＰＵｕｌｌ、マルチプレクサ（１３、主回
路部り邊及びコネクタＩＪ４）がプリント基板本体１１
０に配役されてグリント回路基板が構成される。In this way, the CPUull, multiplexer (13, main circuit area and connector IJ4) are connected to the printed circuit board main body 11.
0 to form a glint circuit board.
嗜はグリント画路基板自動試験器（以下試験器という）
で、比Ｖ器（図示せず）を内蔵し、前記主回路部Ｕ擾に
対しアスト信号の授受をｄなう。Glint circuit board automatic tester (hereinafter referred to as tester)
It has a built-in ratio converter (not shown) and sends and receives an AST signal to and from the main circuit section U.
αｅは磁気ディスクあるいはマグネットアーグなどの各
種プログラムを記録している記録媒体で、テストプログ
ラム索引ｔｉｌｌ信号すとテストプログラム情報信号Ｃ
の一致の可否など適合性をチェツクし、通合している場
合には、このテストグログラムをこの試験器συに一旦
呼び出すと同時に前記主回路部ｕりからの回路情報を前
記テストグログラムにかけて必要な試験がでさるように
なる。ｑηはタイクライタで、試験器Ｉ田の試験条件や
記録媒体ｔ１ｅのテストプログラム情報信号ｃｔ−釘規
に書き加えることができるものであるＯしかして、この
回路基板は、基板としての使用時、ＣＰＵαυがマルチ
プレクサ（１３を介して第１図の信号系統イ及びＩ・の
ように主回路部はっと接続され、所望の動作をするもの
である０すなわち、リード部ＳＩｌ・・・ＳＩｊからの
入力信号４１ ・・ｉｊは、スイッチ回路（１４ｔ）
・・・（１４ｊ）を通してリード部ＳＯＩ・・・８０ｊ
よシ主回路部（１′ｌＪにそのまま出力されるようにな
る。従って。αe is a recording medium such as a magnetic disk or magnetarg that records various programs, and is a test program index till signal and a test program information signal C.
If they match, this test program is called once to this tester συ, and at the same time, the circuit information from the main circuit section is applied to the test program. The necessary exams will appear. qη is a tie writer that can write in the test conditions of the tester Ida and the test program information signal ct-nail rule of the recording medium t1e.However, when this circuit board is used as a board, the CPU are connected to the main circuit section via the multiplexer (13) as shown in the signal lines A and I in FIG. ...ij is a switch circuit (14t)
...(14j) through the lead part SOI...80j
It will be output as is to the main circuit section (1'lJ).
ＣＰＵＱＩ）と主回路部ａ３との連携動作を得る０なお
、このとき、前記マルチプレクサａ３の選択回路σ９は
試験器ｕｌ専用であるので接続されない０次にこの主回
路部（１３の所望機能の合否を試験する場合には、第１
図に示されるように試験器ｄ８を接続する。すなわち試
験器（１１のリード（図示せず）を、マルチプレクサｕ
３の選択回路（ＬＥ９のリード部ＴＩ・・・Ｔｍ及びｃ
ｌｌ ｃ、に接続し、セントする。そして１次のステ
ップで試験器ｕｅを動作させる。Note that at this time, the selection circuit σ9 of the multiplexer a3 is dedicated to the tester ul, so it is not connected. When testing
Connect tester d8 as shown. That is, the tester (11 leads (not shown) are connected to the multiplexer u
3 selection circuit (lead part TI of LE9...Tm and c
Connect to ll c, and cent. Then, in the first step, the tester ue is operated.
■試験器ｕ８を回路基板のコネクタＩに接続し、信号系
統ａを形成する。(2) Connect tester u8 to connector I on the circuit board to form signal system a.
■コネクタα嚇との間に形成される信号系統口を介して
リード部Ｃ１及びＣ！よシ所定の制−信号Ｃ１及びＣ！
を選択回路ｕ９及びスイッチ回路（１４ｔ）のＮＡＮＤ
回路（ｔ ４ ａ ） −・・に入力する。■Lead parts C1 and C! are connected through the signal system port formed between the connector α and the connector α! Predetermined control signals C1 and C!
NAND of selection circuit u9 and switch circuit (14t)
Input to the circuit (t4a)--.
■クー１部ＴＩ・・・Ｔｍより、主回路部（１３を試験
するための所定のテスト信号ｔ１・・・ｔｍを。■Predetermined test signals t1...tm for testing the main circuit section (13) are sent from the first section TI...Tm.
選択回路１１５９．否定回路（１６ｔ）・・・（１６ｊ
）及びスイッチ回路（１４１）のＮＡＮＤ回路（１４ｂ
）・・・を介して主回路部Ｃ１３に入力する。Selection circuit 1159. Negation circuit (16t)...(16j
) and the NAND circuit (14b) of the switch circuit (141)
)... to the main circuit section C13.
■主回路部ｕ３内各回路の前記信号の処理状態を入力信
号の変化を自動あるいは目視により判定する。(2) Determine the signal processing state of each circuit in the main circuit unit u3 automatically or visually based on changes in the input signal.
ここで、前記所定信号Ｃ１は１選択回路−の出力信号Ｙ
！・・・Ｙｇを複数群に区分し、この区分に対応した主
回路部α４の回路部分を一単位として１個々に試験する
ことができる。Here, the predetermined signal C1 is the output signal Y of the 1 selection circuit
! . . . Yg can be divided into a plurality of groups, and the circuit parts of the main circuit section α4 corresponding to the divisions can be individually tested as one unit.
すなわち、試験器＋１８を主回路部ａ３に対して、マル
チプレクサｕ３を介して接続し、ＣＰＵをこの回路から
遮断して、信号系統口及びＩ・を形成する。That is, the tester +18 is connected to the main circuit section a3 via the multiplexer u3, and the CPU is cut off from this circuit to form the signal system port and I.
そして、Ｃ鵞信号によりスイッチ回路（１４ｔ）ノＮ
Ａ Ｎ Ｄ回路（１４ａ ）−・・を！１ｆｒＬ、Ｃｔ
信号により選択されたテスト信号ｔ１・・・ｔｊ のう
ち選択された所望の信号に対応する主回路部９の前記一
単位である回路部分に信号を送シ、この信号の変化を分
析する。この分析にあたっては、
先ず、テストグロダラム索引情報信号すとテストプログ
ラム情報信号Ｃの一致の可否など適合性をチェックし、
適合している場合には、このテストプログラム情報信号
Ｃを試験器ａ樽に一旦呼び出すと同時に主回路部Ｕａか
らの回路情報（試験器からの入力信号の変化）を信号系
統口を介して試験器Ｊ１で検出し、これを比較器罠より
前記プ″ストグａダラム情報信号Ｃと比較し、主回路部
、延いては回路基板としての合否を決定する。Then, the switch circuit (14t) is turned on by the C signal.
AAND circuit (14a)...! 1frL, Ct
A signal is sent to the circuit portion of the main circuit section 9 that corresponds to the desired signal selected from among the test signals t1...tj, and changes in this signal are analyzed. In this analysis, first, we check the compatibility of the test program information signal C with the test program information signal C.
If the test program information signal C is compatible, the test program information signal C is called once to the tester a barrel, and at the same time, the circuit information (changes in the input signal from the tester) from the main circuit section Ua is tested via the signal system port. This is detected by a comparator J1, and compared with the above-mentioned PRSTAG DRAM information signal C by a comparator trap, and it is determined whether or not the main circuit section, and ultimately the circuit board, is suitable.
本発明は以上のように、プリント回路基板本体と、この
プリント回路基板本体に１リントされた主回路部と、こ
の主回路部とは別個の独立して設けたＣＰＵと、前記主
回路部及びＣＰＵとの間に接続されるマルチプレクサを
具偏し、前記主回路部を前記マルチプレクサを介して試
験することができるようにしたものであるから。As described above, the present invention includes a printed circuit board main body, a main circuit section that is attached to the printed circuit board main body, a CPU that is provided independently from the main circuit section, and the main circuit section and the main circuit section. This is because a multiplexer connected between the CPU and the CPU is provided so that the main circuit section can be tested via the multiplexer.
ＣＰＵを備えそいるこの棟タイプのプリント回路基板に
おいて、主回路部の検査をするにあたって、ＣＰＵを遮
断し、試験器によシ直接主回路部の検査をすることがで
きるので、従来のように、インサーキット方式で試験す
る場合のような種々の不都合がないものである。When testing the main circuit of this ridge-type printed circuit board equipped with a CPU, the CPU can be shut off and the main circuit can be tested directly using a tester, making it possible to test the main circuit directly using a tester. , there are no various inconveniences that occur when testing using an in-circuit method.
また、ＣＰＵを含めた検量をする必要がなく、試験器も
必要限度の主回路判定能力があればよく都合がよい。Further, it is not necessary to perform calibration including the CPU, and it is convenient if the tester has the necessary limit of main circuit judgment ability.
更に本発明によれば、回路基板本体の表面及 □び
裏面に塩ビコーテイングなどのコーティング□
を施すことができるので、塩害対策もとれ好都合となる
。Furthermore, according to the present invention, since a coating such as a vinyl chloride coating can be applied to the front and back surfaces of the circuit board body, it is convenient to take measures against salt damage.
第１図は本発明のプリント回路基板の試験装置を示す図
、第２図は第１図のマルチプレクサの回路図で、第３図
は従来のプリント回路基板の一部拡大断面図である。
（１１・・・プリント回路基板本体、Ｕυ・・ＣＰＵ％
ａ４・・・主回路部、 Ｑ３・・・マルチプレクサ、α
◆・・・コネクタ、（１４１）〜（ｔ４ｊ）・・スイッ
チ回路、Ｌ９・・・選択回路、（１１１９・・・記録媒
体、 １１？＞・・・タイプライタ。
嗜・・プリント回路基板自動試験器。
代理人 弁理士 則 近 憲 佑
（ほか１名）
＄１閃FIG. 1 is a diagram showing a printed circuit board testing apparatus of the present invention, FIG. 2 is a circuit diagram of the multiplexer shown in FIG. 1, and FIG. 3 is a partially enlarged sectional view of a conventional printed circuit board. (11...Printed circuit board body, Uυ...CPU%
a4... Main circuit section, Q3... Multiplexer, α
◆... Connector, (141) to (t4j)... Switch circuit, L9... Selection circuit, (1119... Recording medium, 11?>... Typewriter. Hobby... Printed circuit board automatic test Agent: Patent attorney Noriyuki Chika (and 1 other person) $1.
Claims (2)
本体にプリントされた主回路部と、この主回路部とは別
個の独立して設けた中央演算処理部（ＣＰＵ）と、前記
主回路部及び中央演算処理部との間に接続されるマルチ
プレクサを具備し、前記主回路部を前記マルチプレクサ
を介して試験することができるようにしたことを特徴と
するプリント回路基板。(1) A printed circuit board body, a main circuit section printed on the printed circuit board body, a central processing unit (CPU) provided separately and independently from the main circuit section, and the main circuit section and 1. A printed circuit board comprising a multiplexer connected between the central processing unit and the main circuit unit, the main circuit unit being able to be tested via the multiplexer.
などのコーティングを施したことを特徴とする特許請求
の範囲第１項記載のプリント回路基板。(2) The printed circuit board according to claim 1, wherein a coating such as a vinyl chloride coating is applied to the front and back surfaces of the circuit board body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60140542A JPS622331A (en) | 1985-06-28 | 1985-06-28 | Printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60140542A JPS622331A (en) | 1985-06-28 | 1985-06-28 | Printed circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS622331A true JPS622331A (en) | 1987-01-08 |
Family
ID=15271094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60140542A Pending JPS622331A (en) | 1985-06-28 | 1985-06-28 | Printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622331A (en) |
-
1985
- 1985-06-28 JP JP60140542A patent/JPS622331A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100932562B1 (en) | Integrated circuits and test methods thereof | |
| WO2005109017A3 (en) | System and method for testing integrated circuits | |
| US6615379B1 (en) | Method and apparatus for testing a logic device | |
| US6842883B2 (en) | Application of co-verification tools to the testing of IC designs | |
| JPS622331A (en) | Printed circuit board | |
| JPH03172779A (en) | Method and apparatus for specifying degenerate failure of oscillator | |
| US5590136A (en) | Method for creating an in-circuit test for an electronic device | |
| EP0397937A3 (en) | Control system and method for automated parametric test equipment | |
| US20040123206A1 (en) | System and method for evaluating an integrated circuit design | |
| JP2633539B2 (en) | Test data creation method for logic integrated circuits | |
| JP2000221242A (en) | Semiconductor test equipment | |
| JPH02189476A (en) | Measuring method for electronic circuit | |
| JP2005043274A (en) | Failure mode identification method and failure diagnosis apparatus | |
| WO1981000475A1 (en) | Testor for microprocessor-based systems | |
| JPS62150874A (en) | Semiconductor integrated circuit device | |
| JPS6239786B2 (en) | ||
| JPS62206468A (en) | Probe point determination device | |
| TW200510738A (en) | Universal test platform and test method for latch-up | |
| JP2861861B2 (en) | Failure diagnosis system | |
| Yang et al. | Mirrored power distribution network noise injection for soft failure root cause analysis | |
| JPS5819679Y2 (en) | Warm body warmer | |
| JPS63231279A (en) | Estimating method for fault point of logic circuit | |
| JPS5942461A (en) | Calculator LSI tester | |
| JPH05232189A (en) | Fault simulation apparatus | |
| JPS59105566A (en) | test equipment |