JPS622331A

JPS622331A - プリント回路基板

Info

Publication number: JPS622331A
Application number: JP60140542A
Authority: JP
Inventors: Masao Kawahara; 川原　正夫
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-06-28
Filing date: 1985-06-28
Publication date: 1987-01-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、プロセッサ等ＬＳＩあるいはＶＳＬＩの中央
演算処理部（以下ＣＰＵという）を含むプリント回路基
板の良品検量などの検量を容易にすることができるよう
にしたプリント回路基板の改良に関する。

〔発明の技術的背景とその問題点〕

従来のこの種グリント回路基板の一つとしてＣＰＵをプ
リント回路基板本体に設けたＩＣＣチケット取付けた構
成とし、試験・検査のときはこれを抜きとり１代わりに
試験・検な用アダプタをＩＣソ夛ノット装着するようＫ
したものがある。

ものでは、振動や衝撃の加わる航空機搭載用や塩害の受
けやすい船舶搭依用のものにおいて。

これらの導電接触の面での信頼性に問題があった０また、従来のこの種プリント回路基板でＣＰＵをソケッ
トを用いないで取付けるタイプのものでは、第３図に示
されるように主回路部分のみをインサーΦット方式で試
験する方法がある。

すなわち、この方法ではプリント回路基ｆ（１）に配列
されている主回路部分のＩＣ素子（２）　（２）の脚（
３）・・・の先端側に点線で示されるようなテスト用コ
ンタクトピン（４）・・・を当接させるようにして。

このＩＣ素子を最小単位とした回路のテストを実施する
ことはできる。しかしながら、この種タイプのものでは
アダプタそのものが高価であり、また塩害対策として第
３図に示されるように塩ビコーテイングなどのコーティ
ング（５）ヲ施した場合にはコンタクトピン（４）・・
・とＩＣ素子（２）の脚（３）・・・との接触がとれな
く不具合でめった。

また、インサーキットテスト１式そのものがアダプタが
必要であるために高価であり、多種少量の生産形態の工
場や修理尋問の出先機関にとっては不都合であった。

更には、ＣＰＵを宮めた検量をする方法もあるが、ＣＰ
Ｕはもともと回路が複雑であシ、これを含めて倹企をす
るためには、試験器自体、不必要に犬がかりにならざる
を得す、不都合であった０〔発明の目的〕本発明は以上の点に鑑みてなされたもので、プリント回
路基板本体にＩＣ素子が取付けられたままで容易に試験
をすることができるグリント回路基板を提供するもので
ある。

〔発明の概要〕

すなわち、ＣＰＵと主回路部との間にマルチプレクサ（
ＩＣ）を接続し、試験時には、このマルチブレクチを通
して主回路に接αさせることＫより所望の試験をさせる
ことができるようＫしたものである。

〔発明の実施例〕

以下第１図及び第２因に示される本考案の一実施例につ
いて説明すると、ａυは種々の演算機能を有するＣＰＵ
で、主回路部αａの履歴情報の蓄積機能を例えば検索機
能の面で働きをするものである。ｕ３１はマルチプレク
サで、前記ＣＰＵ住υ及び主回路ｆｆ１ｓｔｔ３の間に
あって、両者間のスイッチ機能として機能をするもので
ある。α・Ｖはコネクタで、後述するプリント回路基板
自動試験器（ＡＩ（以下試験器という）に接続する端子
部であるＱ前記主回路部（１３は、Ｉ　Ｃ（ＩＺａ）・・・などの
組合わせによりなる所望の機能を有する回路部である。

ｎｊＩ記マルチグレクｔ（１３は、Ｗ、２図に示される
ようにａ記コネクタＩの各端子（図示せず）にそれぞれ
接続されるリード部Ｓ１１・・・Ｓ　Ｉｊ。

Ｔ、　　・・Ｔｍ及び制御信号用リード部Ｃ１，テスト
信号用リード部Ｃ２を有し、前記各リード部８１１−８
工ｊ／Ｃ，は例えばＮＡＮＤ回路１４ａ。

１４ｂよりなるスイッチ回路（１４ｇ）・・・（１４ｊ
）を介してリード部８０．　　・・５（Ｊｊより主回路
部ａ々に接続されるｏ　Ｉｆ！１９は選択回路で、リー
ド部Ｔ１　　・”Ｉ’ｍ及びＣ１，Ｃ，が接続され、Ｙ
ｌ・・・Ｙｊ端より否定回路（１６１）・・・（′１６
ｊ）を介してスイッチ回路（１４１）・・・（１４ｊ）
のＮＡＮＤ回路（１４ｂ）・・・に接続される。この各
リード部Ｔｌ　・・Ｔｍ及びＣ１，Ｃ，は、後述する試
験器Ｕ〜に接続される試験時に必要とされる制御用のリ
ード部で、リード部Ｃ２は更にスイッチ回路（１４１ン
・・・（ｘ４ｊ）のＮＡＮＤ回路（１４ａ）・・・罠そ
れぞれ接続される。前記リード部ＳＩ、　　・・・ＳＩ
ｊはＣＰＵＫ接続され、リード部Ｔ１　・・・１゛ｍ及
び制＃ＪＷｅ作用す−ド部Ｃ１及びＣ２はコネクタＩの
それぞれの端子（図示せず）に接続されるものである。

このようにＣＰＵｕｌｌ、マルチプレクサ（１３、主回
路部り邊及びコネクタＩＪ４）がプリント基板本体１１
０に配役されてグリント回路基板が構成される。

嗜はグリント画路基板自動試験器（以下試験器という）
で、比Ｖ器（図示せず）を内蔵し、前記主回路部Ｕ擾に
対しアスト信号の授受をｄなう。

αｅは磁気ディスクあるいはマグネットアーグなどの各
種プログラムを記録している記録媒体で、テストプログ
ラム索引ｔｉｌｌ信号すとテストプログラム情報信号Ｃ
の一致の可否など適合性をチェツクし、通合している場
合には、このテストグログラムをこの試験器συに一旦
呼び出すと同時に前記主回路部ｕりからの回路情報を前
記テストグログラムにかけて必要な試験がでさるように
なる。ｑηはタイクライタで、試験器Ｉ田の試験条件や
記録媒体ｔ１ｅのテストプログラム情報信号ｃｔ−釘規
に書き加えることができるものであるＯしかして、この
回路基板は、基板としての使用時、ＣＰＵαυがマルチ
プレクサ（１３を介して第１図の信号系統イ及びＩ・の
ように主回路部はっと接続され、所望の動作をするもの
である０すなわち、リード部ＳＩｌ・・・ＳＩｊからの
入力信号４１　　・・ｉｊは、スイッチ回路（１４ｔ）
・・・（１４ｊ）を通してリード部ＳＯＩ・・・８０ｊ
よシ主回路部（１′ｌＪにそのまま出力されるようにな
る。従って。

ＣＰＵＱＩ）と主回路部ａ３との連携動作を得る０なお
、このとき、前記マルチプレクサａ３の選択回路σ９は
試験器ｕｌ専用であるので接続されない０次にこの主回
路部（１３の所望機能の合否を試験する場合には、第１
図に示されるように試験器ｄ８を接続する。すなわち試
験器（１１のリード（図示せず）を、マルチプレクサｕ
３の選択回路（ＬＥ９のリード部ＴＩ・・・Ｔｍ及びｃ
ｌｌ　　ｃ、に接続し、セントする。そして１次のステ
ップで試験器ｕｅを動作させる。

■試験器ｕ８を回路基板のコネクタＩに接続し、信号系
統ａを形成する。

■コネクタα嚇との間に形成される信号系統口を介して
リード部Ｃ１及びＣ！よシ所定の制−信号Ｃ１及びＣ！
を選択回路ｕ９及びスイッチ回路（１４ｔ）のＮＡＮＤ
回路（ｔ　４　ａ　）　−・・に入力する。

■クー１部ＴＩ・・・Ｔｍより、主回路部（１３を試験
するための所定のテスト信号ｔ１・・・ｔｍを。

選択回路１１５９．否定回路（１６ｔ）・・・（１６ｊ
）及びスイッチ回路（１４１）のＮＡＮＤ回路（１４ｂ
）・・・を介して主回路部Ｃ１３に入力する。

■主回路部ｕ３内各回路の前記信号の処理状態を入力信
号の変化を自動あるいは目視により判定する。

ここで、前記所定信号Ｃ１は１選択回路−の出力信号Ｙ
！・・・Ｙｇを複数群に区分し、この区分に対応した主
回路部α４の回路部分を一単位として１個々に試験する
ことができる。

すなわち、試験器＋１８を主回路部ａ３に対して、マル
チプレクサｕ３を介して接続し、ＣＰＵをこの回路から
遮断して、信号系統口及びＩ・を形成する。

そして、Ｃ鵞信号によりスイッチ回路（１４ｔ）ノＮ　
Ａ　Ｎ　Ｄ回路（１４ａ　）−・・を！１ｆｒＬ、Ｃｔ
信号により選択されたテスト信号ｔ１・・・ｔｊ　のう
ち選択された所望の信号に対応する主回路部９の前記一
単位である回路部分に信号を送シ、この信号の変化を分
析する。この分析にあたっては、先ず、テストグロダラム索引情報信号すとテストプログ
ラム情報信号Ｃの一致の可否など適合性をチェックし、
適合している場合には、このテストプログラム情報信号
Ｃを試験器ａ樽に一旦呼び出すと同時に主回路部Ｕａか
らの回路情報（試験器からの入力信号の変化）を信号系
統口を介して試験器Ｊ１で検出し、これを比較器罠より
前記プ″ストグａダラム情報信号Ｃと比較し、主回路部
、延いては回路基板としての合否を決定する。

〔発明の効果〕

本発明は以上のように、プリント回路基板本体と、この
プリント回路基板本体に１リントされた主回路部と、こ
の主回路部とは別個の独立して設けたＣＰＵと、前記主
回路部及びＣＰＵとの間に接続されるマルチプレクサを
具偏し、前記主回路部を前記マルチプレクサを介して試
験することができるようにしたものであるから。

ＣＰＵを備えそいるこの棟タイプのプリント回路基板に
おいて、主回路部の検査をするにあたって、ＣＰＵを遮
断し、試験器によシ直接主回路部の検査をすることがで
きるので、従来のように、インサーキット方式で試験す
る場合のような種々の不都合がないものである。

また、ＣＰＵを含めた検量をする必要がなく、試験器も
必要限度の主回路判定能力があればよく都合がよい。

更に本発明によれば、回路基板本体の表面及　　　□び
裏面に塩ビコーテイングなどのコーティング□ を施すことができるので、塩害対策もとれ好都合となる
。

【図面の簡単な説明】

第１図は本発明のプリント回路基板の試験装置を示す図
、第２図は第１図のマルチプレクサの回路図で、第３図
は従来のプリント回路基板の一部拡大断面図である。（１１・・・プリント回路基板本体、Ｕυ・・ＣＰＵ％
ａ４・・・主回路部、　Ｑ３・・・マルチプレクサ、α
◆・・・コネクタ、（１４１）〜（ｔ４ｊ）・・スイッ
チ回路、Ｌ９・・・選択回路、（１１１９・・・記録媒
体、　１１？＞・・・タイプライタ。嗜・・プリント回路基板自動試験器。代理人　弁理士　　則　近　憲　佑（ほか１名）＄１閃

Claims

【特許請求の範囲】

（１）プリント回路基板本体と、このプリント回路基板
本体にプリントされた主回路部と、この主回路部とは別
個の独立して設けた中央演算処理部（ＣＰＵ）と、前記
主回路部及び中央演算処理部との間に接続されるマルチ
プレクサを具備し、前記主回路部を前記マルチプレクサ
を介して試験することができるようにしたことを特徴と
するプリント回路基板。
（２）回路基板本体の表面及び裏面に塩ビコーテイング
などのコーティングを施したことを特徴とする特許請求
の範囲第１項記載のプリント回路基板。