JPS62236215A - 安定化装置 - Google Patents

安定化装置

Info

Publication number
JPS62236215A
JPS62236215A JP62071969A JP7196987A JPS62236215A JP S62236215 A JPS62236215 A JP S62236215A JP 62071969 A JP62071969 A JP 62071969A JP 7196987 A JP7196987 A JP 7196987A JP S62236215 A JPS62236215 A JP S62236215A
Authority
JP
Japan
Prior art keywords
signal
frequency
phase
pll
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62071969A
Other languages
English (en)
Other versions
JP2547563B2 (ja
Inventor
ワルター　ハインリッヒ　デンマー
レオポルド　アルバート　ハーウッド
チャンドラカント　バイラルバイ　パテル
アルビン　リューベン　バラバン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS62236215A publication Critical patent/JPS62236215A/ja
Application granted granted Critical
Publication of JP2547563B2 publication Critical patent/JP2547563B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/45—Generation or recovery of colour sub-carriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Processing Of Color Television Signals (AREA)
  • External Artificial Organs (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、不安定なりロック信号によシ制御されるディ
ジタルの位相ロックループにおける周波数の不安定性を
減少させる回路に関する。
発明の背景 ディジタルの位相ロンクループ（ＰＬＬ　）は、周波数
と位相が基準信号に固定される振動信号を発生する可変
のディジタル発振器を含んでいる。ディジタルのＰＬＬ
によシ発生される信号の周波数と位相は、基準信号の周
波数と位相だけでなく、ディジタル発振器に供給される
クロック信号の周波数によって決まる。
例えば、ライン固定のディジタル・テレビノヨ／受像機
において、クロミナンスの副搬送波信号を再生するため
に使われるディジタルの位相ロックルーゾを考えてみる
。この種のシステムの一例は、“テレビジョンのクロミ
ナンス信号のディジタル復調もしくは変調装置″という
名称の米国特許第４，３４９，８３３号明細書中に開示
されている。
簡単に説明すると、このシステムは、複合ビデオ信号の
色基準バースト成分に位相が固定されているディジタル
のクロミナンス色副搬送波信号を発生する離散時間発振
器（ｄｉｓｃｒｅｔｅ　ｔｉｍｅｏｓｃｉｌｌａｔｏｒ
　、　ＤＴＯと略す。）を含んでいる。この発振器（Ｄ
ＴＯ）は、３つの要素、すなわち、加算器、累算器レノ
スターおよび読出し専用メモリ（ＲＯＭ　）を含んでい
る。累算器レジスターにより保持される値は、クロック
信号（ＣＫ）の各ハシスの前縁と一致して入力信号（Ｉ
ｎ　）によシ増加さへ　　れる。累算器レジスターの出
力値はアドレスとしてＲＯＭに供給される。このＲＯＭ
は、累算器レジスターから供給されるアドレス値に応答
して、周期的な出力関数、例えば、正弦波のサンプルを
出力信号として発生するようにプログラムされている。
Ｍ−１が累算器レジスターに保持される最大値であり、
増分信号（Ｉｎ　）が離散時間発振器（ＤＴＯ）に供給
されるものとする。この発振器（Ｉ）Ｔｏ　）によシ発
生される信号の周波数（ｆｏＴｏ　）は次式で表わされ
る。
ｆｏｔｏ　＝　（Ｉｎ／Ｍ）ｆａｘ　　　　　　　（１
）離散時間発振器（ＤＴＯ）がディジタルのＰＬＬに使
われる時、累算器レジスターに保持される値の範囲（す
なわち、累算器の法）およびクロック信号ｆｃＫの周波
数は不変であるものとし、とのＤＴＯから発生される信
号の周波数はＤＴＯの入力端子に供給される増分値Ｉｎ
を変えることによってのみ変えられるものとする。先に
示した米国特許第４．３４９，８３３号明細書において
は、ＤＴＯに供給される入力信号は、このＤＴＯにより
発生される再構成の色副搬送波信号および受信されたビ
デオ信号の色基準バースト信号成分間で検出された位相
差によって決まる。この位相差信号は低域通過フィルタ
に供給され、このフィルタの出力信号は、ＤＴＯから発
生される信号の周波数および位相がバースト信号に固定
されたままでいるように、ＤＴＯへの入力値を変えるた
めに使われる。
先に説明したように、この種のディジタルのＰＬＬに対
する基本的な仮定は、クロック周波数が不変であるとい
うことである。クロック信号が、入力ビデオ信号の水平
ライン同期信号成分（ライン固定のＰＬＩ、　）に固定
するＰＬＬによシ発生され、入力ビデオ信号がビデオテ
ープレコーダー（ＶＴＲ）やビデオディスクシレヤーの
ような非標準の信号源から供給される場合、この仮定は
有効でなくなる。通常、非標準の信号源から供給される
信号は、比較的安定な同期信号成分を有するが、ライン
からラインで周波数が相当変化する水平ライン同期信号
を有する。この変動は、テープの伸び、ディスクの欠陥
、あるいはビデオテープレコーダーやディスフグレヤー
におけるモーターの速度変動によシ生じる。ライン固定
のＰＬＬから発生されるクロック信号の周波数は、水平
ライン同期信号の周波数変化に追従するように変わる。
ライン固定のクロック信号を発生するＰＬＬの時定数は
、一般に、比較的短く、例えば、１０あるいは１５の水
平ライン期間の大きさである。この比較的短い時定数に
より、システムは変化するライン周波数に速やかに追従
することができ、１フイールドもしくは１フレームに亘
ってライン当シはぼ一定のサンプル数を確保することが
できる。この機能は、フィールドもしくはフレーム蓄積
メモリを含んでいるテレビ・ジョン信号処理システムに
おいて望ましいものである。
しかしながら、この追従機能により、クロック信号の周
波数に相当の変動が生じ、色副搬送波信号を再生するた
めにディジタルのＰＬＬを使うテレビジョン・システム
に色信号の歪みを発生させる。
複合ビデオ信号についての色副搬送波周波数は、送信機
、ビデオテープレコーダーもシくハチイスクシレヤーに
おいて水晶制御発振器によシ発生されるから、比較的安
定である。ビデオ信号中のカラー情報は、この色副搬送
波周波数に対して直角振幅変調されている。この信号を
復調するためには、ＰＬＬから発生される再生副搬送波
信号の周波数と位相が元の副搬送波信号の周波数と位相
によく一致していることが望ましい。標準の複合ビデオ
信号においては、色副搬送波信号が抑圧されるから、色
副搬送波信号を再生するＰＬＬはビデオ信号の色基準バ
ースト成分に固定する。これらの成分は、各水平ライン
の小さな部分の間だけで生じる。従って、色副搬送波用
ＰＬＬが比較的多数の水平ライン期間に亘って位相誤差
を累積し、測定された如何なる位相誤差も正確であって
、ビデオ信号中の雑音が混入しないことを確実にするこ
とが望ましい。従って、色副搬送波用のＰＬＬは、シス
テムのクロック信号を発生するライン固定のＰＬＬよシ
ずっと長い時定数を有することが好ましい。
この時定数は、例えば、１フレ一ム期間の大きさでよい
。
ループの時定数における差およびディ・ゾタルの色副搬
送波ＰＬＬから発生される信号の周波数がクロック信号
の周波数に依存するから、２つのＰＬＬの組合わせによ
シ、再生された色副搬送波信号中に不安定性が生じる。
この不安定性により、色副搬送波用ＰＬＬは誤った周波
数で固定されることすらある。
発明の概要 本発明は、周波数が不安定な信号によシクロツク制御さ
れるディジタル発振器により発生される信号の周波数を
安定化させる回路である。この安定化回路は、予め定め
られる周波数を有する信号を発生する発振器を含んでい
る。発振器の出力信号は、位相検出器、低域通過フィル
タおよび離散時間発振器を含んでいるディジタルＰＬＬ
に供給される。位相検出器は、予め定められる周波数の
信号を発生する発振器により発生される信号と離散時間
発振器によシ発生される信号とを比較し、２つの信号間
の位相差に比例する信号を発生する。
この位相差の信号は、クロック信号の周波数の不安定性
に正確に追従するのに十分な時定数を有する低域通過フ
ィルタに供給される。この低域通過フィルタの出力信号
は、補正信号として離散時間発振器およびディジタル発
振器に補正信号として供給される。
実施例 各図において、太い矢印は、多ビットの並列ディジタル
信号用のバスを表わし、細い矢印は、アナログ信号もし
くは単一ピットのディノタル信号を伝える結線を表わす
。各装置の処理速度によシ、ある信号経路には補償用遅
延が必要である。個々のシステムにおいて、このような
遅延がどこで必要でおるかは、ディノタル信号処理回路
を設計する分野の技術者は容易に理解することができる
。
第１Ａ図は、先に述べた型式の離散時間発振器（ＤＴＯ
）を示し、加算器１０．累算器レジスター２０および読
出し専用メモリ（ＲＯＭ　）　３０を含んでいる。加算
器１０は、入力信号（Ｉｎ）および累算器レジスター２
０の出力値（Ｖ）に応答し、その合計を累算器レジスタ
ー２０の入力に供給する。
累算器レジスタ−２０により保持される値は、クロック
信号ＣＫの各・ぐシスの前縁と一致して入力信号により
増加される。累算器レジスター２０の出力値は、このレ
ジスター２０から発生されるアドレス値に応答し、出力
信号（Ｏｕｔ　）として周期的出力関数（例えば、正弦
波）を発生するようにプログラムされているＲＯＭ　３
０にアドレスとして供給される。
ＤＴＯによシ発生される信号の周波数（ｆｐＴｏ　）は
、先に説明したように次式で表わされる。
ｆｏｔｏ　＝　（Ｉｎ／Ｍ）、Ｉ’ｃＫＩｎ／Ｍ＝１／
４のとき、ＤＴＯによシ発生される信号″ｖ’および”
’　Ｏｕｔ　”の例が、第１Ｂ図および第１Ｃ図にそれ
ぞれ示されている。第１Ｃ図に示す正弦波形上の各点は
、累算器レノスター２０で発生されるアドレス″″Ｖ″
（第１Ｂ図に示す）に応答するＲＯＭ　３０によシ発生
される出力値を表わす。
第２図は、第１　ＯＰＬＬ　２００および第２　＋７）
　ＰＬＬ２５０をそれぞれ含んでいるテレビジョン信号
処理システムの一部のブロック図である。ＰＬＬ　２０
０は、入ってくるビデオ信号の水平ライン同期信号成分
に位相固定されるサンプリング・クロック信号ＣＫを発
生する。ＰＬＬ　２５０は、サンプリング・クロック信
号ＣＫによシクロツク制御されるディ・ゾタルのＰＬＬ
であって、色副搬送波信号を表わすディジタル信号を予
め定められる位相で発生し、かつこの信号に対して直角
位相の関係にある信号を発生する。これら２つの信号は
、入ってくるビデオ信号のクロミナンス信号成分を同期
的に復調するだめに使われ、直角関係にある２つの色差
信号を発生する。
第２図において、複合ビデオ信号源２１０は、例えば、
通常のディジタル・テレビジョン受像機におけるチェー
ナ、中間周波増幅器、ビデオ検波器およびアナログ・デ
ィジタル変換器を含んでおり、ディジタル化された複合
ビデオ信号を同期分離器２１２に供給する。同期分離器
２１２は、例えば、複合ビデオ信号の水平ライン同期信
号成分を表わす信号Ｈ５ＹＮＣを発生する。信号Ｈ５Ｙ
ＮＣは］　　位相比較器２１４の第１の入力端子に供給
される。
内部的に発生される水平ライン同期信号Ｈ８は、位相比
較器２１４の第２の入力端子に供給される。
信号Ｈ８を発生する回路については以下に説明する。位
相比較器２１４は、例えば、“符号出力および大きさ出
力を発生するディジタルの位相比較器回路”という名称
の米国特許第４，５０６，１７５号明細書に開示されて
いる回路と同様のものでよい。位相比較器２１４によシ
発生される信号は、例、ｔば、パルス信号Ｈ５ＹＮＣお
よびＨ８の各前縁間の時間遅延である。この信号は、Ｈ
５ＹＮＣ／４ルスの前縁が）（３ｉＪ？ルスシス縁よシ
先に生じると正の値をとシ、Ｈ５ＹＮＣパルスの前縁が
Ｈ３ｉ’？ルスシス縁より後に生じると負の値をとる。
位相比較器２１４によシ発生される信号は低域通過フィ
ルタ２１６に供給される。フィルタ２１６はＰＬＬ　２
００のループフィルタである。このフィルタの一構成例
が第４図に示されている。第４図において、入力信号は
、入力値にスケール係数Ｋ。
を掛けるスケーリング回路４１０に供給される。
スケーリング回路４１０により発生されるディジタル信
号は、加算器４５０の第１の入力ポートに供給される。
このフィルタへの入力信号は加算器４２０の第１の入力
ポートにも供給される。加算器４２０は、遅延要素４３
０と共に積分器を構成する。加算器４２０の出力、ｆ？
−）は遅延要素４３０の入力ポートに接続され、遅延要
素４３０の出力ポートは加算器４２０の第２の入力ポー
トに接続される。遅延要素４３０は、例えば、信号ＣＬ
Ｋ（すなわち、水平ライン同期信号Ｈ８）によりクロッ
ク制御される同期式のラッチであり、信号ＣＬＫの１周
期のサンプル遅延期間を与える。遅延要素４３０により
与えられる信号は、積分された入力信号（すなわち、Ｈ
５ＹＮＣおよびＨ８間の位相差を積分したもの）である
。この信号は、積分された信号に係数ＫＸを掛けるスケ
ーリング回路４４０に供給される。スケーリング回路４
４０の出力信号は加算器４５０の第２の入力ポートに供
給される。加算器４５０から発生される信号が低域通過
フィルタの出力信号である。第４図に示す低域フィルタ
は、通常の比例項に積分制御を加えた回路網のディジタ
ルの一実施例である。ここで、係数ＫＰおよびに■は、
回路網の比例利得および積分利得にそれぞれ対応する。
係数に、およびに、の・値は、ＰＬＬについての所望の
時定数と減衰率、およびループ中の他の要素の利得によ
って決まる。この種のフィルタは、通常、ＰＬＬにおい
てループフィルタとして使われる。
第２図を参照すると、フィルタ２１６から発生され、低
域通過の濾波を受けた位相差信号は、ディジタル・アナ
ログ変換器（以下、ＤＡ変換器という。）２１８に供給
される。ＤＡｆｉ換器２１８は、濾波された位相差信号
を表わすアナログの電圧値を発生し、この値を水平ライ
ン周波数で電圧制御発振器（以下、ｖＣＯという。）２
２ｏに供給する。通常設計のＶＣＯ２２０は、サンプリ
ング・クロック信号を発生する。ＶＣＯ２２０は、ＲＸ
ｆｎなる自走周波数を有するように同調される。この実
施例において、Ｒは、色副搬送波周波数の倍数に近い、
水平ライン周波数ｆＨの高調波の順序数である。例えば
、ＮＴＳＣ方式の場合、色副搬送波信号の周波数ｆｓｃ
は、水平ライン周波数の腸の４５５番目の高調波であり
、サンプリング・クロック信号の周波数ｆｃＫは色副搬
送波信号の周波数の４倍、すなわち４ｆｓｃである。従
ってこの実施例で使われるｖＣＯは、水平ライン周波数
の約９１０倍（Ｒ＝９１０）の自走周波数を有する。
ＶＣＯの正弦波出力信号は、Ｒ，７”ｕに等しい周波数
ｆｃＫを有する方形波クロック信号ＣＫを発生するシュ
ミット・トリガー回路２２１に供給される。
信号ＣＫは分周器２２２に供給される。分周器２２２け
、信号ＣＫの周波数をＲで割ｖ、ｆＨにほぼ等しい周波
数を有する信号Ｈ８を発生する。
先に説明したように、信号Ｈ８は位相比較器２１４の第
２の入力端子に供給される。
分周器２２２は、例えば、９１０の計数値になるとリセ
ットされるように構成される１０ピツトのカウンタ（図
示せず）を含んでいる。分周器２２２は、このカウンタ
に結合され、バースト期間の始まりと終りに対応する計
数値を検出し、各水平ライン期間における計数値によっ
て決まる時間間隔を測るバースト・ダート信号ＢＧを発
生する回路要素（図示せず）も含んでいる。
ＰＬＬ　２００は、非標準信号の変化するライン周波数
に追従するクロック信号ＣＫを発生し、ライン当シはぼ
一定数のサンプリング・クロック・・やシスを発生させ
る。本実施例において、位相比較器２１４、低域フィル
タ２１６、ＤＡ変換器２１８、ＶＣＯ２２０ｓ　　　シ
　ｚ　　ミ　　ッ　　ト　　・　　ト　　リ　ｆｒ　−
回　路　２　２　１　および分周器２２２の利得因子は
、フィルタの時定数が約１５水平ライン期間であり、減
衰定数が２となるように選定される。これらの利得値は
、ＰＬＬに使われる回路要素によって決まシ、位相ロッ
クルーゾの設計分野の当業者は容易に計算することがで
きる。利得値、減衰定数およびＰＬＬの時定数間の関係
に関する説明については、１９５３年８月に発行された
、アイ・アール・イーのプロシーディング（Ｐｒｏｃｅ
ｅｄｉｎｇ　ｏｆ　ｔｈｅ　ＩＲＥ）の第１０４３頁−
１０４８頁に掲載された、グルーエｙ−グプリュー・ジ
ヱイ（Ｇｒｕｅｎ　、　Ｗ、Ｊ、　）氏による１自動周
波数制御による同期理論’　（Ｔｈｅｏｒｙｏｆ　ＡＦ
Ｃ５ｙｎｃｈｒｏｎｉｚａｔｉｏｎ　）という論文を参
照されたい。
信号源２１０からの複合ビデオ信号は、Ｙ／Ｃ分離フィ
ルタ回路２３０にも供給される。フィルタ回路２３０は
、例えば、複合ビデオ信号からルミナンス信号成分とク
ロミナンス信号成分をそれぞれ分離する低域通過フィル
タおよび帯域通過フィルタを含んでいる。ルミナンス信
号およびクロミナンス信号は、フィルタ回路２３０の出
力バスＹＢおよびＣＢにそれぞれ得られる。
分離されたクロミナンス成分は乗算器２３２および２３
４に供給される。この乗算器２３２および２３４は、Ｐ
ＬＬ　２５０によ）発生される信号を使って、クロミナ
ンス信号を直角位相関係にある２つのぺ〒スパントの色
差信号、例えば、■およびＱに復調する。
色差信号は位相誤差検出器２３６に供給される。
位相誤差検出器２３６は、復調された色基準バースト信
号の位相および基準の位相値間の差を表わす出力信号を
発生する。位相誤差検出器２３６は、例えば、バースト
期間の間、ベースパン「の■およびＱのサンプル値を別
々に累積し、■およびＱのサンプルのサンプリング時点
に対するバースト信号の位相を表わす値を発生する回路
（図示せず）を含んでいる。これらの値は所望のバース
ト位相を表わす基準値から引き算され、ＰＬＬ　２５０
を制御する位相誤差値を発生する。検出器２３６から発
生される位相誤差値は低域通過フィルタ２３８に供給さ
れる。低域フィルタ２３８は、ＰＬＬ　２００によシ発
生される信号Ｈ８によりクロック制御され、比例利得因
子ＫＰおよび積分利得因子に、の６値を別にすれば、低
域フィルタ２１６と同様なものである。低域フィルタ２
３８から発生される濾波済みの位相誤差信号Ａは、加算
器２４０の一方の入力ポートに供給される。値供給源２
４２から供給される一定の増分値に１は、加算器２４０
の他方の入力ポートに供給される。加算器２４０から発
生される信号Ｂは、入力増分値として離散時間発振器２
５２に供給される。この離散時間発振器は、加算器２４
４、累算器レノスター２４６およびアドレス入力ポート
に供給される値の２πラジアンに正規化された余弦およ
び正弦を第１および第２の各出力ポートに発生するよう
にプログラムされているＲＯＭ　２４８を含んでいる。
この実施例において、２πｆｓｃｔの余弦および正弦の
各信号は、先に説明したように、クロミナンス信号を同
期的に復調し、直角位相関係にある２つの色差信号を再
生するために、乗算器２３２および２３４にそれぞれ供
給される。
定常状態において、復調されたバースト信号の位相値お
よび基準の位相値間に差がなければ、離散時間発振器（
ＤＴＯ）から発生される信号の周波数は、累算器レノス
ター２４６におけるビットの数、値供給源２４２から供
給される増分値に□およびクロック信号ＣＫの周波数に
よって決まる。
累算器レノスター２４６が２０ピツトのレジスターであ
り、クロック信号ＣＫの周波数が４／ｓｃに等しいもの
とすると、２６２，１４４（すなわち、２１８）に等し
いＫＬはｆｓｃの周波数を有する出力゛　　信号を発生
する。動的な動作において、バースト位相が基準位相と
一致しないと、位相誤差検出器２３６により発生される
位相誤差値は低域フィルタ２３８によシ累積され、補正
項を発生する。この補正項は、加算器２４０によシ値に
工に加算され、位相誤差を減少させる傾向にＤＴＯの周
波数を変化させる。
先に説明したように、雑音の影響を減少させるためには
、ＰＬＬ２５０の時定数が比較的長く、同期的に復調す
る乗算器２３２および２３４に供給される信号に対して
高レベルの位相精度を与えることが望ましい。この実施
例において、例えば、ＰＬＬ中の各種の回路要素の利得
因子は、約１フレーム期間（ＮＴＳＣ信号の場合、１７
３０秒）のルーズ時定数を発生する値に設定される。Ｐ
ＬＬ　２５０の時定数がＰＬＬ　２００の時定数よシず
っと長いから、ＰＬＬ　２５０は、クロック信号ＣＫの
周波数の変化によシ引き起こされる再生色副搬送波信号
中の周波数変化に追従することができない。第２図に示
すシステムにおける、との問題点により、■およびＱの
色差信号中にランダム誤差が発生されたシ、ＰＬＬ　２
５０によシ、ライン周波数の間違った高調波に固定され
た、間違った周波数を有する色副搬送波信号が発生され
る。
この問題点を更に完全に理解するために、ＦＬＵ。
の補正信号ＡおよびＢについて考えてみる。テレビノヨ
ン受像機に供給される信号が、標準源〔例えば、放送信
号〕からのものであｊ５、ＰＬＬ２５０が色基準バース
ト信号に固定されていると、クロック信号ＣＫおよびＤ
ＴＯ２５２によ多発生される再生副搬送波信号は、それ
ぞれ公称周波数ｆｃＫｎｏｍおよびｆｓｃｎｏｍである
。従って、（１）式は次式のように書き直される。
Ｉｎ／Ｍ　＝　ｆ　ｓｃｎｏｒｒｌｆＣＫｎＯｍ　　　
　　　　（２）第２図に関連させると、入力増分信号Ｉ
ｎは補正信号Ｂに対応する。ＰＬＬ　２５０がバースト
に固定されると、信号Ａは零の値になる。この場合、Ｄ
ＴＯ２５２に供給される入力増分信号Ｂは値に８である
。従って、次式が得られる。
Ｂ　＝　Ｋ　１　＝　Ｖｉｆｓｃｎｏｒｒｖ’ｆｃＫｎ
ｏｍ　　　　（３）非固定の状態において、ＤＴＯ２５
２により発生される信号の周波数は、ｆｓｃｎｏｒｒｌ
と成る値Δｆｓｃだけ異なり、信号Ａは零でない。この
場合、（３）式は次式のようになる。
Ｂ　＝　Ａ＋に、　＝Ｍ　（ｆｓｃｎｏｍ＋Δｆｓｃ）
／ｆｃ＋ｃｎｏｍ　　（４）（４）式から次式が得られ
る◎ Ａ＝ＭΔ／ｓｃ／ｆｃｘｎｏｍ　　　　　　　　　　　
（５）ＢがＤＴＯ２５２への入力増分信号であるから、
（１）式に（４）式を代入すると次式が得られる。
ｆｏ〒ｏ２ｓ２＝Ｃｆｓｃｎｏｍ＋Δｆｓｃ）ｆａｘ／
ｆｃＫｎｏｍ　　　　（６）従って、ＰＬＬ２５０が色
バースト信号に固定され、Δｆｓｃの項が零になったと
しても、ＤＴＯ２５２にょ多発生される信号の周波数は
、実際のクロック周波数を公称クロック周波数で割った
因子ｆｃｖ’ｆｃｘｎａｍだけ変化する。
第３図は、本発明を具体化する回路のプロ、り図である
。この回路は信号Ｂを変更し、　ＤＴＯ２５２によ多発
生される信号をｆＣＫの変化とほぼ無関係にさせる入力
増分信号である信号Ｂ′を発生する。
第３図の回路は、共振水晶３１２によって決まる周波数
ｆｘｔｔを有する正弦波出力信号を発生する発振器３１
０を含んでいる。この発振器３１０により発生される信
号の周波数は必要に応じて付加される調整回路３３０（
破線で示す）によシ微調整される。発振器３１０の出力
信号は、アナログ・ディジタル変換器（以下、ＡＤ変換
器という。）８３１４に供給される。ＡＤ変換器３１４
は、例えば、４ビツトのフランシュ形のＡＤＤ換器で、
クロック信号ＣＫによって決まる時点で正弦波信号を標
本化し、位相検出器３１６に供給されるディジタル信号
を発生する。ＰＬＬ　３００は、位相検出器３１６の外
に低域通過フィルタ３１８、加算器３２０、ディジタル
値源３２２、および加算器３２４、累算器レゾスター３
２６、ＲＯＭ　３２７を含むＤＴＯ３０２を含んでいる
。このＰＬＬ　３００は、例えば、発振器３１０から発
生される基準信号に、周ｅ赦および位相が固定されてい
る４ビツトのディ・ゾタル信号をＲＯＭ　３２７の出力
ポートに発生する。位相検出器３１６は、ＲＯＭ　３２
７から発生される信号とＡＤｉ換器３１４から発生され
る信号を比較する。最初にＰＬＬ　３００が基準信号に
固定された後、位相検出器３１６により発生される位相
差信号は、クロック信号によって引き起こされる位相変
化を表わす。この位相差信号は低域フィルタ３１８に供
給される。フィルタ３１８はＰＬＬ３００のルーグフィ
ルタであって、例えば、先に説明した低域フィルタ２１
６および２３８と同じ設計のものでよい。フィルタ３１
８の積分利得因子および比例利得因子は、ループ中の他
の要素の利得定数と一緒に、ＰＬＬ　２００の時定数以
下であるか、もしくはそれにほぼ等しいルーグ時定数（
すなわち、１５水平ライン期間）を与えるように定めら
れる。フィルタ３１８から発生される濾波済みの位相差
信号は、一定値源３２２からのディジタルの一定値に２
に加算器３２０により加算される。加算器３２０から発
生される信号は、先に説明したように、入力増分信号と
してＤＴＯ３０２に供給される。ＤＴＯ３０２の出力信
号は帰還ループを完成させるために位相検出器３１６に
供給さへ。
以下に、ＰＬＬ３００の動作を更に詳細に分析する。基
準信号の周波数ｆｘｔＬは、それが水晶制御発振器によ
シ発生されるから、はぼ一定である。従って、位相検出
器３１６により発生される位相差信号および低域フィル
タ３１８により発生される位相補正信号は、水晶発振器
３１０により発生される信号に関して、ＤＴＯ３０２に
よシ発生される信号中の周波数差および位相差に比例す
る。これらの周波数差および位相差は、クロック信号Ｃ
Ｋにおける周波数の不安定性によって引き起こされる。
従って、信号源２１０を介して受信される信号が標準の
信号源からのものであれば、低域フィルタ３１８の出力
信号Ｃは零の値であり、ＤＴ０３０２への入力増分信号
は、一定値源３２２から供給されるディジタル値に２で
ある。ＰＬＬ　２５０に関連して先に説明したものと同
様な分析を使うと、値に、は（７）式で表わされる。
Ｋ　ｔ＝　Ｎｆｘｔｔ／ｆｃＫｎｏｍ　　　　　　　　
　（７）ここで、Ｎの数は累算器レジスター３２６に貯
えることができる最大数より１大きい数である。
しかしながら、信号源２１０を介して受信される信号が
非標準の信号源からのものであれば、クロック信号ＣＫ
は、公称値ｆｃＫｎｏｒｒｌとはΔｆＣＫだけ異なり、
信号Ｃは零でない。ＰＬＬ　３００が変化するクロック
周波数に正確に追従するように、（７）式中の因数ｆｃ
ｘｎｏｍの代りに因数（ｆｃＫｎｏｍ十ΔｆＣＫ）を用
いることが望ましい。この置換にょシ次式が得られる。
”＝Ｃ＋　Ｋｇ　＝Ｎｆ　ｘｔｌ／　Ｃｆｃｙｔｎｏｍ
＋Δ／ＣＫ）　　　　（８）（８）式の右辺にｆｃＫｎ
ｏｒＶ／ｆｃｘ。０□を掛けると次式が得られる。
Ｃ＋　Ｋ、　＝ＮｆｚｔｄｃＫｎｏｒｒｖ’Ｃｆ　ＣＫ
ｎＯｍ＋ΔｆｃＫ）ｆｃｘｎｏｍ　　（９）（９）式に
おいて、分子の因数ｆＣＫｎＯｍの代りにｆＣＫｎＯｍ
＋ΔｆＣＫ−Δｆｃにを使うと次式が得られる。
ｃ＋に、　＝Ｎｆｘｔｌ／ｆｃＫｎｏｍ　ＮｆｘｔｔΔ
ｆｃｖ’（ｆＣＫｎｆｆｌｌ＋Δｆｃｘ）ｆｃＫｎｏｍ
α０ ０１式から次式が得られる。
ｃ　＝　−Ｎｆ　Ｘ　ｔ　ｔΔｆｃｙｊｃｆｃＫｎｏｍ
＋ΔｆｃＫ）ｆｃＫｎｏｍ０■（１］）式は、位相検出
器３１６から供給される位相差信号に応答して、低域フ
ィルタ３１８によシ与えられる周波数差信号を表わす。
Ｃおよびに２の和である信号Ｃ′が、入力増分信号とし
てＤＴＯ３０２に供給されると、ＤＴＯ３０２がｆＣＫ
の変化に正確に追従し、ＤＴＯ３０２から発生される信
号の周波数はｆｘｔｌにほぼ等しく保持される。
スケーリング回路３２３により、（６）式を満たす係数
Ｋｓが信号Ｃ′に掛けられ、０１式で表わされる信号Ｃ
“が発生される。
Ｋｓ　＝　ｆｃｘｎｏＪ（Ｎｆｘｔｔ）　　　　　　　
ＣＩＣ“＝ｆＣＫｎｏｍ／ｆＣＫ　　　　　　　　α１
第２図における加算器２４０から発生される信号゛　　
　Ｂ乗算３３２８によシ、第２図中の加算器２４０から
発生される信号Ｂに信号Ｃ“が掛けられ、α・９式を満
足する信号Ｂ′が発生される。
Ｂ’＝　Ｍ（ｆｓｃｎｏｍ＋Δｆｓｃ）／ｆｃｘ　　　
　α→ＤＴＯ２５２の入力増分としてＢの代りにＢ′が
用いられると、（６）式は次式のようになる。
ｆＤＴ０２５２＝ｆＳＣｎＯｍ＋Δｆｓｃ　　　　　（
１９従って、ＰＬＬ　２５０により発生される信号の周
波数はクロック信号ＣＫの周波数に実質的に左右されな
い。
本実施例において、周波数ｆｘｔｔは、サンゾリン。
グのクロック信号ＣＫのナイキスト（Ｎｙｑｕｉｓｔ　
）の範囲内にある任意の所定値をとシ得る。しかしなが
ら、ディジタルの定数回数ＫＢが１／ｆｘｔｔの因数を
含んでいるので、ある一定の周波数で動作するようにシ
ステムを設計することが望ましい。周波数ｆｘｔＬは、
非常に精密な共振水晶３１２を使ったり、もしくは発振
器３１０に必要に応じて設けられる周波数調整回路３３
０を使ったり、また、それ程精密でない水晶を使うこと
によシ所定の値に設定される。
【図面の簡単な説明】
第１Ａ図は、離散時間発振器（ＤＴＯ）のブロック図で
あり、第１Ｂ図および第１Ｃ図は、離散時間発振器の動
作を説明するのに有用な波形図である。 第２図は、ディジタルのテレビジョン受像機の一部のブ
ロック図である。 第３図は、第２図に示すテレビジョン受像機の一部に使
われる、本発明を具体化する回路のブロック図である。 第４図は、第２図および第３図に使われる低域通過フィ
ルタの一構成例を示すブロック図である・３００・・・
位相ロックループ（ＰＬＬ）、３０２・・・離散時間発
振器（ＤＴＯ）、３１０・・・発掘器、３１６・・・位
相検出器、３１８・・・低域通過フィルタ、３２０・・
・加算器、３２２・・・一定値源、３２３・・・スケー
リング回路、３２４・・・加算器、３２６・・・累算器
し・ゾν スター、３２７・・・読出し専用メモＰＣＲＯＭ　）、
３２８・・・乗算器。 ４Ｈ’Ｆ出願人　　　アールシーニーコーポレーション
化　　理　　人　　　渡　　　辺　　　勝　　　徳＾１
東時間発氏各ＣＤＴＯ） 第１Ａ口 第１Ｂ図 茅／Ｃ団

Claims (1)

    【特許請求の範囲】
  1. （１）周波数不安定性を示すクロック信号源と、前記ク
    ロック信号源に結合され、第１の基準信号とほぼ同じ周
    波数を有する出力信号であり、この出力信号の周波数不
    安定性が前記クロック信号の周波数不安定性に因り生じ
    る傾向のある前記出力信号を発生する第１のディジタル
    位相ロックループと、 前記クロック信号源に結合され、予め定められる周波数
    を有する第２の基準信号とほぼ同じ周波数を有する振動
    信号を発生する第２のディジタル位相ロックループであ
    り、この第２のディジタル位相ロックループに対して前
    記クロック信号の周波数不安定性を実質的に補償し、か
    つ前記振動信号が前記クロック信号の周波数不安定性と
    実質的に関係の無いようにする制御信号を発生する回路
    を含む前記第２のディジタル位相ロックループと、前記
    第２のディジタル位相ロックループに結合され、前記第
    ２の位相ロックループにより発生される補償用制御信号
    を前記第１の位相ロックループに供給して前記出力信号
    の周波数を安定化させる手段とを含んでいる位相ロック
    ループ安定化回路。
JP62071969A 1986-03-28 1987-03-27 安定化装置 Expired - Lifetime JP2547563B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US845850 1986-03-28
US06/845,850 US4694327A (en) 1986-03-28 1986-03-28 Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop

Publications (2)

Publication Number Publication Date
JPS62236215A true JPS62236215A (ja) 1987-10-16
JP2547563B2 JP2547563B2 (ja) 1996-10-23

Family

ID=25296231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62071969A Expired - Lifetime JP2547563B2 (ja) 1986-03-28 1987-03-27 安定化装置

Country Status (10)

Country Link
US (1) US4694327A (ja)
EP (1) EP0239413B1 (ja)
JP (1) JP2547563B2 (ja)
KR (1) KR950012955B1 (ja)
AT (1) ATE93104T1 (ja)
AU (1) AU602513B2 (ja)
CA (1) CA1305786C (ja)
DE (1) DE3786938T2 (ja)
ES (1) ES2042551T3 (ja)
FI (1) FI92003C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02283189A (ja) * 1989-04-25 1990-11-20 Matsushita Electric Ind Co Ltd フェーズ・ロックド・ループ回路
JPH0678172A (ja) * 1992-08-28 1994-03-18 Nec Corp テレビジョン信号処理回路

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694326A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency
US5067011A (en) * 1986-04-25 1991-11-19 North American Philips Corporation Method and apparatus for demodulating chrominance signals using a training signal in place of a color burst signal
AU604997B2 (en) * 1988-02-26 1991-01-03 Alcatel Australia Limited A digital phase locked loop
JP2661736B2 (ja) * 1988-12-31 1997-10-08 日本電気ホームエレクトロニクス株式会社 キード型同期検波回路
JP2896901B2 (ja) * 1989-05-26 1999-05-31 アールシーエー トムソン ライセンシング コーポレーション 位相固定された副搬送波再生回路
US4970474A (en) * 1989-08-14 1990-11-13 Delco Electronics Corporation Analog/digital phase locked loop
EP0464230B1 (de) * 1990-06-30 1996-09-18 Deutsche ITT Industries GmbH Digitale Phasenregelungsschleife
GB2255681B (en) * 1991-05-08 1994-09-07 Sony Corp Analog-to-digital converter
JPH0591522A (ja) * 1991-09-30 1993-04-09 Toshiba Corp デイジタル発振器及びこれを用いた色副搬送波再生回路
FR2685518B1 (fr) * 1991-12-23 1994-02-04 Thomson Csf Circuit d'horloge pour systeme de lecture d'informations sequentielles.
GB9311953D0 (en) * 1993-06-10 1993-07-28 Snell & Wilcox Ltd Demodulation
CA2130871C (en) * 1993-11-05 1999-09-28 John M. Alder Method and apparatus for a phase-locked loop circuit with holdover mode
KR0134309B1 (ko) * 1994-03-11 1998-04-23 김광호 디지탈 주파수 자동조절회로
JP3320576B2 (ja) * 1994-12-22 2002-09-03 株式会社東芝 発振回路
US5940137A (en) * 1996-03-01 1999-08-17 Trw Inc. Symbol timing generation and recovery for data transmission in an analog video signal
US5952890A (en) * 1997-02-05 1999-09-14 Fox Enterprises, Inc. Crystal oscillator programmable with frequency-defining parameters
US5960405A (en) * 1997-02-05 1999-09-28 Fox Enterprises, Inc. Worldwide marketing logistics network including strategically located centers for frequency programming crystal oscillators to customer specification
US5796392A (en) 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
EP0906701B1 (en) * 1997-04-09 2006-11-15 Koninklijke Philips Electronics N.V. Color demodulation using digital and analog circuits
US6064446A (en) * 1997-04-09 2000-05-16 U.S. Philips Corporation Color decoding
US20020157686A1 (en) * 1997-05-09 2002-10-31 Semitool, Inc. Process and apparatus for treating a workpiece such as a semiconductor wafer
US6330034B1 (en) * 1997-10-31 2001-12-11 Texas Instruments Incorporated Color phase-locked loop for video decoder
JPH11252580A (ja) * 1997-10-31 1999-09-17 Texas Instr Inc <Ti> ビデオデコーダ及びこれに用いるカラー位相ロックループ
US7065140B1 (en) 1999-10-06 2006-06-20 Fairchild Semiconductor Corporation Method and apparatus for receiving video signals from a plurality of video cameras
US6839092B2 (en) * 2000-05-22 2005-01-04 Texas Instruments Incorporated Feed forward error correction in video decoder
US6741289B1 (en) * 2000-10-31 2004-05-25 Fairchild Semiconductors, Inc. Technique to stabilize the chrominance subcarrier generation in a line-locked digital video system
DE10111402B4 (de) * 2001-03-09 2006-01-19 Harman Becker Automotive Systems (Becker Division) Gmbh Verfahren und Phasenregelkreis zur Synchronisation auf einen in einem Nutzsignal enthaltenen Hilfsträger
US20070206712A1 (en) * 2002-03-11 2007-09-06 Stefan Gierl Phase-locked loop for synchronization with a subcarrier contained in an intelligence signal
US7421043B2 (en) * 2002-11-27 2008-09-02 Lsi Corporation Method and/or apparatus for stabilizing the frequency of digitally synthesized waveforms
JP2005294981A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 位相同期回路
US7558275B2 (en) * 2005-09-13 2009-07-07 Sony Corporation System and method for clock replication using reference clock
DE102006007094B3 (de) * 2006-02-15 2007-08-16 Infineon Technologies Ag Verfahren zur Synchronisation eines Taktsignals auf ein Referenzsignal und Phasenregelkreis
US9838236B2 (en) * 2006-06-27 2017-12-05 John W. Bogdan Direct synthesis of receiver clock
US20100121596A1 (en) * 2008-11-12 2010-05-13 Honeywell International Inc. Methods and systems for frequency estimation for accelerometers
FR3002097A1 (fr) * 2013-02-14 2014-08-15 Jacques Louis Marie Pontois Dispositif et procede de synthese de frequence utilisant un convertisseur analogique-numerique
KR102788469B1 (ko) * 2022-11-16 2025-03-31 주식회사 로젠시스 위상 고정 루프를 이용한 초고속 데이터 송수신용 트랜스미터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181232A (en) * 1981-04-30 1982-11-08 Fujitsu Ltd Voltage-controlled oscillator circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3578902A (en) * 1968-08-28 1971-05-18 Rca Corp Apparatus for synchronized generation of a signal from a composite color video signal subjected to signal perturbations
GB2059711B (en) * 1979-09-12 1983-07-20 British Broadcasting Corp Digital demodulation or modulation of television chrominance signals
GB2079552B (en) * 1980-07-02 1984-02-01 Philips Electronic Associated Double phase lock loop
DE3027828A1 (de) * 1980-07-23 1982-03-04 Deutsche Itt Industries Gmbh, 7800 Freiburg Frequenz/phasenregelschleife
JPS6051312B2 (ja) * 1981-03-20 1985-11-13 日本ビクター株式会社 水平走査周波数逓倍回路
NL8103437A (nl) * 1981-07-21 1983-02-16 Philips Nv Synchroniseerschakeling voor een televisie-ontvanger.
US4500404A (en) * 1981-12-21 1985-02-19 Daniel Tucker Chlorine generator device
US4506175A (en) * 1982-08-18 1985-03-19 Rca Corporation Digital phase comparator circuit producing sign and magnitude outputs
US4511859A (en) * 1982-08-30 1985-04-16 At&T Bell Laboratories Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals
DE3314973C1 (de) * 1983-04-26 1984-07-19 Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz
DE3345142C1 (de) * 1983-12-14 1985-02-14 Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover Schaltung zur Zeitkompression oder Zeitexpansion eines Videosignals
DE3432314A1 (de) * 1984-09-03 1986-03-13 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum ableiten digitaler farbsignale aus einem analogen fernsehsignal
US4686560A (en) * 1986-05-30 1987-08-11 Rca Corporation Phase locked loop system including analog and digital components

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181232A (en) * 1981-04-30 1982-11-08 Fujitsu Ltd Voltage-controlled oscillator circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02283189A (ja) * 1989-04-25 1990-11-20 Matsushita Electric Ind Co Ltd フェーズ・ロックド・ループ回路
JPH0678172A (ja) * 1992-08-28 1994-03-18 Nec Corp テレビジョン信号処理回路

Also Published As

Publication number Publication date
CA1305786C (en) 1992-07-28
DE3786938D1 (de) 1993-09-16
AU602513B2 (en) 1990-10-18
US4694327A (en) 1987-09-15
FI92003B (fi) 1994-05-31
KR950012955B1 (ko) 1995-10-23
EP0239413A3 (en) 1989-10-18
EP0239413B1 (en) 1993-08-11
ES2042551T3 (es) 1993-12-16
JP2547563B2 (ja) 1996-10-23
EP0239413A2 (en) 1987-09-30
KR870009555A (ko) 1987-10-27
FI871244A0 (fi) 1987-03-20
AU7051487A (en) 1987-10-01
DE3786938T2 (de) 1994-02-24
ATE93104T1 (de) 1993-08-15
FI871244A7 (fi) 1987-09-29
FI92003C (fi) 1994-09-12

Similar Documents

Publication Publication Date Title
JPS62236215A (ja) 安定化装置
JP2547562B2 (ja) 周波数安定化回路
US4686560A (en) Phase locked loop system including analog and digital components
US4689664A (en) Circuit arrangement for deriving digital color signals from an analog television signal
JP2587633B2 (ja) 信号処理装置
US5355171A (en) Digital oscillator and color subcarrier demodulation circuit having the digital oscillator
JPS63200618A (ja) 位相同期ループ回路
JPH09130823A (ja) 映像信号処理装置
JP3304036B2 (ja) ディジタル映像処理装置のクロック発生回路
US5132554A (en) Clock generating apparatus
US5497202A (en) Automatic digital frequency control circuit
JPH067687B2 (ja) 色信号処理装置
US4926260A (en) Video signal processing circuit
JPS5912048B2 (ja) 標本化パルス発生回路
JPS5855718B2 (ja) 時間軸補正装置
JPS647556B2 (ja)
JPS6260397A (ja) アナログテレビジヨン信号からデイジタルカラ−信号を取り出す回路
JPH0324895A (ja) ビデオ信号用クロック発生回路
JPH0360591A (ja) ディジタル式基準クロック発生回路
JPS6335087A (ja) 時間軸補正装置
JPH0564151A (ja) 映像信号処理回路