JPH0324895A - ビデオ信号用クロック発生回路 - Google Patents
ビデオ信号用クロック発生回路Info
- Publication number
- JPH0324895A JPH0324895A JP1158248A JP15824889A JPH0324895A JP H0324895 A JPH0324895 A JP H0324895A JP 1158248 A JP1158248 A JP 1158248A JP 15824889 A JP15824889 A JP 15824889A JP H0324895 A JPH0324895 A JP H0324895A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- horizontal
- synchronization signal
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ビデオ信号処理に使用するクロックを発生す
る回路に関する。
る回路に関する。
例えば、ビデオ信号をアナログ信号からデジルル｛ｔ
号に変換する際のＡ／Ｄコンバータには、ビデオ信号の
サンプリングクロックが必要である．また、ハイビジョ
ン方式のビデオ信号にはバーストがないので、テープに
記録する際にそのバーストクロックを組み込む必要があ
る。そして、これらは水平同期信号に同期したクロック
である必要がある． （発明が解決しようとする課題〕 そこで従来では、コイルとコンデンサあるいは抵抗とコ
ンデンサによりクロック発生回路を構成して、水平同期
信号と同期を取らせるようにしていたが、クロックのリ
ニ了りティ （変動）や温度係数の点で問題があった。
号に変換する際のＡ／Ｄコンバータには、ビデオ信号の
サンプリングクロックが必要である．また、ハイビジョ
ン方式のビデオ信号にはバーストがないので、テープに
記録する際にそのバーストクロックを組み込む必要があ
る。そして、これらは水平同期信号に同期したクロック
である必要がある． （発明が解決しようとする課題〕 そこで従来では、コイルとコンデンサあるいは抵抗とコ
ンデンサによりクロック発生回路を構成して、水平同期
信号と同期を取らせるようにしていたが、クロックのリ
ニ了りティ （変動）や温度係数の点で問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的は、安定したクロックが得られるようにしたクロ
ック発生回路を提供することである。
の目的は、安定したクロックが得られるようにしたクロ
ック発生回路を提供することである。
このために本発明は、水平同期信号によりリセットされ
る水平発振回路と、該水平発振回路からの出力を受けか
つ上記水平同期信号によりリセットされるワンショット
マルチと、該ワンショットマルチからの出力信号から同
期信号を作或するゲート回路と、該ゲート回路から出力
するパルスをトリガとして受ける毎にリセットされると
同時に発振を開始するクリスタル発振素子と、該クリス
タル発振素子の発振出力を上記パルスに同期した鋸歯状
波ＡＧＣ電圧でレベル調整するゲイン調整回路と、該ゲ
イン調整回路からの出力を波形整形する波形整形回路と
、該波形整形回路の出力を安定化及び／叉は周波数変換
してクロック信号とするＰＬＬ回路とから構戒した。
る水平発振回路と、該水平発振回路からの出力を受けか
つ上記水平同期信号によりリセットされるワンショット
マルチと、該ワンショットマルチからの出力信号から同
期信号を作或するゲート回路と、該ゲート回路から出力
するパルスをトリガとして受ける毎にリセットされると
同時に発振を開始するクリスタル発振素子と、該クリス
タル発振素子の発振出力を上記パルスに同期した鋸歯状
波ＡＧＣ電圧でレベル調整するゲイン調整回路と、該ゲ
イン調整回路からの出力を波形整形する波形整形回路と
、該波形整形回路の出力を安定化及び／叉は周波数変換
してクロック信号とするＰＬＬ回路とから構戒した。
この発明において、上記ゲート回路から出力するパルス
を水平カウント用とすることができる。
を水平カウント用とすることができる。
以下、本発明の実施例について説明する。第１図はその
一実施例の回路を示す図である。■は水平同期信号が印
加する同期信号入力端子、２はＡＦＣ水平発振回路であ
る．この水平発振回路２はそれ自身では擬似同期信号を
フリーラン発振するが、入力端子１に同期信号が印加す
るとそれに同期した水平同期信号を発生する。３は水平
発振回路２からの擬似同期信号をトリガとして入力する
ワンショントマルチである。このワンショットマルチ３
の出力パルス幅は抵抗Ｒ１とコンデンサＣ１で決定され
る．４はナンドゲートであり、ワンショットマルチ３の
Ｑ出力を抵抗Ｒ２とコンデンサＣ２からなる微分回路を
介した信号と同マルチ３の反転Ｑ出力を受ける。５はイ
ンバータ、Ｑ１はそのインバータ５の出力を受けるトラ
ンジスタ、Ｑ２はそ・のトランジスタＱｌの出力を受け
るトランジスタ、Ｑ３はナンドゲー１４の出力を受ける
トランジスタである。６はインバータ、７は水平同期信
号出力端子である。８はクリスタル発振素子であり、ト
ランジスタＱ３のスイッチング作用により電源電圧を印
加される。また、このクリスタル発振素子８の出力側の
抵抗Ｒ３、Ｒ４の一方の抵抗Ｒ４はトランジスタＱ２に
よりショートされるようになっている。９はバッファア
ンプ、ｌＯは中心周波数がクリスタル発振素子８の発振
周波数にセットされた同調回路を有するゲイン調整アン
プである。このゲイン調整回路１０は水平発振回路２か
らの水平鋸歯状波を受けて、周期的にそのゲインを変化
させる。１１はゼロクロクコンパレータからなる波形整
形回路、１２は分周回路、１３はＰＣ（位相比較器）と
して機能するイクスクリューシブオアゲート、１４はロ
ーバスフィルタ、１５は電圧制御の発振回路、１６は分
周回路、ｌ７はクロック出力端子である。そして、分周
回路１２、イクスクリューシブオアゲート１３、ローパ
スフィルタ１４、発振回路１５、及び分周回路１６はＰ
ＬＬ回路ｌ８を構成している。
一実施例の回路を示す図である。■は水平同期信号が印
加する同期信号入力端子、２はＡＦＣ水平発振回路であ
る．この水平発振回路２はそれ自身では擬似同期信号を
フリーラン発振するが、入力端子１に同期信号が印加す
るとそれに同期した水平同期信号を発生する。３は水平
発振回路２からの擬似同期信号をトリガとして入力する
ワンショントマルチである。このワンショットマルチ３
の出力パルス幅は抵抗Ｒ１とコンデンサＣ１で決定され
る．４はナンドゲートであり、ワンショットマルチ３の
Ｑ出力を抵抗Ｒ２とコンデンサＣ２からなる微分回路を
介した信号と同マルチ３の反転Ｑ出力を受ける。５はイ
ンバータ、Ｑ１はそのインバータ５の出力を受けるトラ
ンジスタ、Ｑ２はそ・のトランジスタＱｌの出力を受け
るトランジスタ、Ｑ３はナンドゲー１４の出力を受ける
トランジスタである。６はインバータ、７は水平同期信
号出力端子である。８はクリスタル発振素子であり、ト
ランジスタＱ３のスイッチング作用により電源電圧を印
加される。また、このクリスタル発振素子８の出力側の
抵抗Ｒ３、Ｒ４の一方の抵抗Ｒ４はトランジスタＱ２に
よりショートされるようになっている。９はバッファア
ンプ、ｌＯは中心周波数がクリスタル発振素子８の発振
周波数にセットされた同調回路を有するゲイン調整アン
プである。このゲイン調整回路１０は水平発振回路２か
らの水平鋸歯状波を受けて、周期的にそのゲインを変化
させる。１１はゼロクロクコンパレータからなる波形整
形回路、１２は分周回路、１３はＰＣ（位相比較器）と
して機能するイクスクリューシブオアゲート、１４はロ
ーバスフィルタ、１５は電圧制御の発振回路、１６は分
周回路、ｌ７はクロック出力端子である。そして、分周
回路１２、イクスクリューシブオアゲート１３、ローパ
スフィルタ１４、発振回路１５、及び分周回路１６はＰ
ＬＬ回路ｌ８を構成している。
さて、入力端子１に水平同期信号が印加している（ビデ
オ信号が入力している）ときは、水平発振回路２はこの
水平同期信号によりリセットされるので、この水平同期
信号に同期した信号をワンショフトマルチ３にトリガ信
号として出力する。
オ信号が入力している）ときは、水平発振回路２はこの
水平同期信号によりリセットされるので、この水平同期
信号に同期した信号をワンショフトマルチ３にトリガ信
号として出力する。
なお、このワンショントマルチ３も水平同期信号により
同時にリセットされる．よって、ナンドゲート４の出力
側には、このリセット時に同期したＬバルスが出力し、
これに同期してトランジスタＱｌ−Ｑ３がオンする。こ
の結果、クリスタル発振素子８がこのタイミングで電圧
を印加されて定期的にトリガ（再トリガ）され、トリガ
毎に固有の周波数で発振を始める。また、このトリガ時
、トランジスタＱ２のオンにより抵抗Ｒ４が短絡されの
で、クリスタル発振素子８がリセットされると共にバッ
ファアンプ９の入力電圧が零となる。
同時にリセットされる．よって、ナンドゲート４の出力
側には、このリセット時に同期したＬバルスが出力し、
これに同期してトランジスタＱｌ−Ｑ３がオンする。こ
の結果、クリスタル発振素子８がこのタイミングで電圧
を印加されて定期的にトリガ（再トリガ）され、トリガ
毎に固有の周波数で発振を始める。また、このトリガ時
、トランジスタＱ２のオンにより抵抗Ｒ４が短絡されの
で、クリスタル発振素子８がリセットされると共にバッ
ファアンプ９の入力電圧が零となる。
更に、出力端子７にはＬバルスがインバータ６で反転さ
れて水平カウント用のＨパルスとして出力する。
れて水平カウント用のＨパルスとして出力する。
上記したＬパルスがなくなると、トランジスタＱ２がオ
フするのでクリスタル発振素子８で発振されたクロソク
がバッファアンブ９を経由してゲイン調整アンプｌＯに
入力する。クリスタル発振素子８の発振クロックは時間
経過と共に減衰するが、このゲイン調整アンプ１０にお
いて、水平発振回路２から出力する鋸歯状波電圧（上記
Ｌバルスに同期しているＡＧＣ電圧）によりそのゲイン
が調整されるので、上記発振クロックのレベルは一定値
に保持される． このようにして得られた発振クロックは、波形整形回路
１１において矩形波に波形整形された後に、分周回路ｌ
２を経由してＰＬＬ回路ｌ８に入力して、そこで安定化
及び必要に応じて周波数変換（逓倍）が行われて、クロ
ック出力端子ｌ７から出力する．周波数変換は、分周回
路１２やｌ６の分周率を変化させることにより行われる
。
フするのでクリスタル発振素子８で発振されたクロソク
がバッファアンブ９を経由してゲイン調整アンプｌＯに
入力する。クリスタル発振素子８の発振クロックは時間
経過と共に減衰するが、このゲイン調整アンプ１０にお
いて、水平発振回路２から出力する鋸歯状波電圧（上記
Ｌバルスに同期しているＡＧＣ電圧）によりそのゲイン
が調整されるので、上記発振クロックのレベルは一定値
に保持される． このようにして得られた発振クロックは、波形整形回路
１１において矩形波に波形整形された後に、分周回路ｌ
２を経由してＰＬＬ回路ｌ８に入力して、そこで安定化
及び必要に応じて周波数変換（逓倍）が行われて、クロ
ック出力端子ｌ７から出力する．周波数変換は、分周回
路１２やｌ６の分周率を変化させることにより行われる
。
以上のように、ここでは、クリスタル素子８を水平同期
信号に同期したタイξングでトリガさせるようにしたの
で、クロックの周波数は安定し且つ水平同期信号に同期
する．また、クロソク間に僅かに位相のずれがあっても
、ＰＬＬ回路１８により平均化される。
信号に同期したタイξングでトリガさせるようにしたの
で、クロックの周波数は安定し且つ水平同期信号に同期
する．また、クロソク間に僅かに位相のずれがあっても
、ＰＬＬ回路１８により平均化される。
なお、何等かの理由により、一時的に入力端子ｌに水平
同期信号が印加しない（ビデオ信号がない）場合には、
水平発振回路２が擬似水平同期信号をフリーラン発振す
るので、この信号に基づいたＬパルスがナンドゲート４
から発生し、クリスタル発振素子８が動作する。しかし
、このときは既にビデオ信号が欠落しているのであるか
ら、発生クロソツクは使用しない。ただし、出力端子７
には擬似水平同期信号に同期したＨパルスが出力するの
で、カウンタは正常にカウントされ、ＶＴＲのテープカ
ウントやＡ／Ｄコンバータの出力側に設けられるフレー
ムメモリの番地指定等が狂うことは防止される． 〔発明の効果〕 以上から本発明によれば、水平同期信号に同期したクロ
ックを得ることができる。このクロックは安定しており
、温度の影響を受けることもない。
同期信号が印加しない（ビデオ信号がない）場合には、
水平発振回路２が擬似水平同期信号をフリーラン発振す
るので、この信号に基づいたＬパルスがナンドゲート４
から発生し、クリスタル発振素子８が動作する。しかし
、このときは既にビデオ信号が欠落しているのであるか
ら、発生クロソツクは使用しない。ただし、出力端子７
には擬似水平同期信号に同期したＨパルスが出力するの
で、カウンタは正常にカウントされ、ＶＴＲのテープカ
ウントやＡ／Ｄコンバータの出力側に設けられるフレー
ムメモリの番地指定等が狂うことは防止される． 〔発明の効果〕 以上から本発明によれば、水平同期信号に同期したクロ
ックを得ることができる。このクロックは安定しており
、温度の影響を受けることもない。
従って、色同期のバースト信号用、Ａ／Ｄ変換のサンプ
リング用等のようにビデオ信号処理用のクロックとして
極めて有用となる。
リング用等のようにビデオ信号処理用のクロックとして
極めて有用となる。
第１図は本発明の一実施例のブロック回路図、第２図は
タイミングチャートである。 １・・・水平同期信号入力端子、２・・・ＡＦＣ水平発
振貸す、３・・・ワンショソトマルチ、４・・・ナンド
ゲート、５、６・・・インバータ、７・・・水平同期信
号出力端子、８・・・クリスタル発振素子、．９・・・
バンファアンプ、１０・・・ゲイン調整アンプ、１１・
・・波形整形回路、１２・・・分周回路、１３・・・イ
クスクリューシブオアゲート、１４・・・ローパスフィ
ルタ、１５・・・電圧制御発振回路、１６・・・分周回
路、１７・・・クロソク出力端子、１８・・・Ｐ Ｌ
Ｌ回路。
タイミングチャートである。 １・・・水平同期信号入力端子、２・・・ＡＦＣ水平発
振貸す、３・・・ワンショソトマルチ、４・・・ナンド
ゲート、５、６・・・インバータ、７・・・水平同期信
号出力端子、８・・・クリスタル発振素子、．９・・・
バンファアンプ、１０・・・ゲイン調整アンプ、１１・
・・波形整形回路、１２・・・分周回路、１３・・・イ
クスクリューシブオアゲート、１４・・・ローパスフィ
ルタ、１５・・・電圧制御発振回路、１６・・・分周回
路、１７・・・クロソク出力端子、１８・・・Ｐ Ｌ
Ｌ回路。
Claims (2)
- （１）、水平同期信号によりリセットされる水平発振回
路と、該水平発振回路からの出力を受けかつ上記水平同
期信号によりリセットされるワンショットマルチと、該
ワンショットマルチからの出力信号から同期信号を作成
するゲート回路と、該ゲート回路から出力するパルスを
トリガとして受ける毎にリセットされると同時に発振を
開始するクリスタル発振素子と、該クリスタル発振素子
の発振出力を上記パルスに同期した鋸歯状波ＡＧＣ電圧
でレベル調整するゲイン調整回路と、該ゲイン調整回路
からの出力を波形整形する波形整形回路と、該波形整形
回路の出力を安定化及び／叉は周波数変換してクロック
信号とするＰＬＬ回路とから構成したことを特徴とする
ビデオ信号用クロック発生回路。 - （２）、上記ゲート回路から出力するパルスを水平カウ
ント用としたことを特徴とする特許請求の範囲第１項記
載のビデオ信号用クロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1158248A JPH0324895A (ja) | 1989-06-22 | 1989-06-22 | ビデオ信号用クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1158248A JPH0324895A (ja) | 1989-06-22 | 1989-06-22 | ビデオ信号用クロック発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0324895A true JPH0324895A (ja) | 1991-02-01 |
Family
ID=15667488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1158248A Pending JPH0324895A (ja) | 1989-06-22 | 1989-06-22 | ビデオ信号用クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0324895A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114257238A (zh) * | 2020-09-22 | 2022-03-29 | 深圳英集芯科技股份有限公司 | 一种高精度的两相三阶环形振荡器电路的控制方法 |
| KR20240173591A (ko) | 2023-06-05 | 2024-12-12 | 이이다 매뉴팩츄어 컴퍼니 리미티드 | 꼬치 식품 제조 장치 및 꼬치 식품 제조 시스템 |
-
1989
- 1989-06-22 JP JP1158248A patent/JPH0324895A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114257238A (zh) * | 2020-09-22 | 2022-03-29 | 深圳英集芯科技股份有限公司 | 一种高精度的两相三阶环形振荡器电路的控制方法 |
| KR20240173591A (ko) | 2023-06-05 | 2024-12-12 | 이이다 매뉴팩츄어 컴퍼니 리미티드 | 꼬치 식품 제조 장치 및 꼬치 식품 제조 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694327A (en) | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop | |
| EP0239412B1 (en) | Digital phase locked loop stabilization circuitry | |
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| JPH02166496A (ja) | パルス発生回路 | |
| JPH04227391A (ja) | 直交する出力クロックを持つデジタルテレビジョン信号処理回路 | |
| JPS5927513B2 (ja) | 信号発生器 | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| JP2995923B2 (ja) | 同期クロック発生回路 | |
| EP0417328A1 (en) | Clock generator | |
| JPS5935218B2 (ja) | Ｐｌｌ回路 | |
| US4607360A (en) | Time-axis correcting circuit for recorded data reproducing device | |
| JPS6161308B2 (ja) | ||
| JP3258715B2 (ja) | 水平同期回路 | |
| JPH0553434B2 (ja) | ||
| JPH028444Y2 (ja) | ||
| JPH0767144B2 (ja) | 画像信号用同期回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| US5021752A (en) | Voltage controlled oscillator (VCO) | |
| JP3398393B2 (ja) | Ｐｌｌ回路および信号処理装置 | |
| JPS63116520A (ja) | Ｐｌｌ回路 | |
| JPH06164376A (ja) | Ｐｌｌ回路 | |
| JP2600714Y2 (ja) | Ｒｆモジュレータのキャリア信号およびテスト信号発生回路 | |
| JPS63212285A (ja) | 発振回路 | |
| JPH02143785A (ja) | 位相比較回路及び位相同期回路 | |
| JPH0554759B2 (ja) |