JPS62237366A - 電界効果型トランジスタの特性測定方法 - Google Patents
電界効果型トランジスタの特性測定方法Info
- Publication number
- JPS62237366A JPS62237366A JP8077286A JP8077286A JPS62237366A JP S62237366 A JPS62237366 A JP S62237366A JP 8077286 A JP8077286 A JP 8077286A JP 8077286 A JP8077286 A JP 8077286A JP S62237366 A JPS62237366 A JP S62237366A
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- resistance
- current
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000005669 field effect Effects 0.000 title claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ）産業上の利用分野
本発明は電界効果型トランジスタ（以下ＦＥＴという）
の特性測定方法に関し、特にゲートのチャネル抵抗を測
定する方法に関するものである。
の特性測定方法に関し、特にゲートのチャネル抵抗を測
定する方法に関するものである。
口）従来の技術
シリコンに較べ高い電子移動度を有するガリウム砒素を
用いたショットキ障壁型のＦＥＴは、高ｍ波用の素子と
して便溜されている。高層波帯でのＦＥＴの特性評価は
Ｓパラメータ（ＳｃａｔｔｅｒｉｎｇＰａｒａｍｅｔｅ
ｒ）と雑音指数Ｎ Ｆ （Ｎｏｉｓｅ Ｆｉｇｕｒｅ）
で示される（Ｓパラメータについてはｒマイクロ波、阿
部英太部著、東京大学出版会、第１８０頁乃至第１８５
頁に詳しい）、シかしこれらの計５１１には多くの手間
と時間を必要とし、製造した多くのＦＥＴについてすべ
て計測するのは困難であり、また、ＦＥＴのＳパラメー
タについては１８ＧＨｚ以上の周波数での計測はできて
いない。
用いたショットキ障壁型のＦＥＴは、高ｍ波用の素子と
して便溜されている。高層波帯でのＦＥＴの特性評価は
Ｓパラメータ（ＳｃａｔｔｅｒｉｎｇＰａｒａｍｅｔｅ
ｒ）と雑音指数Ｎ Ｆ （Ｎｏｉｓｅ Ｆｉｇｕｒｅ）
で示される（Ｓパラメータについてはｒマイクロ波、阿
部英太部著、東京大学出版会、第１８０頁乃至第１８５
頁に詳しい）、シかしこれらの計５１１には多くの手間
と時間を必要とし、製造した多くのＦＥＴについてすべ
て計測するのは困難であり、また、ＦＥＴのＳパラメー
タについては１８ＧＨｚ以上の周波数での計測はできて
いない。
そこでＦＥＴの高周波特性をその静特性から推定するこ
とが行われている。第１図に示すＦＥＴの等価回路を用
いて計算により高周波特性が求められている。Ｒｓはソ
ース抵抗、Ｒｄはドレイン抵抗、Ｒｇはゲート金属抵抗
、Ｒはチャネル抵抗、Ｃｇｓはゲートコンダクタンス、
ｇｄはチャネルコンダクタンス、Ｂｍは相互コンダクタ
ンス、Ｃｇｄはゲート・ドレイン間容量、Ｃｇｓはゲー
ト・ソース開存４１ ％ ” ｇ Ｓはゲート・ソース
間電圧で、例えば最大有能電力利得ＭＡＧは次式で表わ
される。
とが行われている。第１図に示すＦＥＴの等価回路を用
いて計算により高周波特性が求められている。Ｒｓはソ
ース抵抗、Ｒｄはドレイン抵抗、Ｒｇはゲート金属抵抗
、Ｒはチャネル抵抗、Ｃｇｓはゲートコンダクタンス、
ｇｄはチャネルコンダクタンス、Ｂｍは相互コンダクタ
ンス、Ｃｇｄはゲート・ドレイン間容量、Ｃｇｓはゲー
ト・ソース開存４１ ％ ” ｇ Ｓはゲート・ソース
間電圧で、例えば最大有能電力利得ＭＡＧは次式で表わ
される。
２ｍ Ｔ Ｃｇｄ（２Ｒｇ＋Ｒ＋Ｒｓ＋ ａｔ Ｔ Ｌ
ｓ） ） −’ｍ 但しｗ７−− Ｃｓｇ＋Ｃｇｄ ＬＳ：ソースワイヤインダクタンス しかしチャネル抵抗ＲやＶｇｓに依存するゲート・ドレ
イン間容量Ｃｇｄの測定は容易にできなかったので、模
擬的に値を与えて最適値を求めていた。
ｓ） ） −’ｍ 但しｗ７−− Ｃｓｇ＋Ｃｇｄ ＬＳ：ソースワイヤインダクタンス しかしチャネル抵抗ＲやＶｇｓに依存するゲート・ドレ
イン間容量Ｃｇｄの測定は容易にできなかったので、模
擬的に値を与えて最適値を求めていた。
ハ）発明が解決しようとする問題点
上述のように最適値を求めるのに、模擬的に値−を与え
る不確定項が多い場合、その計算時間に多くの時間が必
要となっていた。また求めた最適値の９合性に対して疑
問を生しさせかねない。本発明は、測定のできなかった
チャネ；−，に抗Ｒを求めることで最適値を求める際の
不確定項を少なくして、計算時間を短縮することをピ的
とするものである。
る不確定項が多い場合、その計算時間に多くの時間が必
要となっていた。また求めた最適値の９合性に対して疑
問を生しさせかねない。本発明は、測定のできなかった
チャネ；−，に抗Ｒを求めることで最適値を求める際の
不確定項を少なくして、計算時間を短縮することをピ的
とするものである。
二）問題点を解決するための手段
オ゛発明は、被測定物のＦＥＴのゲートに順方向電流を
流した状態で、ゲート・ソース間電圧とソースを流を測
定し、測定したソース電流の変化分に対するゲート・ソ
ース間電圧の変化分の割合からソース抵抗−Ｒｓを求め
、同様にゲート・ドレイン間電圧とドレイン電流を測定
し、測定したドレイン電流の変化分に対するゲート・ド
しイン間電圧の変化分の割合からドレイン抵抗Ｒｄを求
め、更にドレイン・ソース間電圧とソース電流を測定し
、測定したソース電流の変化分に対するドレイ〉・・ソ
ース間電圧の変化分の割合からソース・ドレイン間抵抗
Ｒｓｄを求め、 Ｒ＝ Ｒｓａ −（Ｒｓ＋ Ｒｄ＞ の式からチャネル抵抗Ｒを得るＦＥＴの特性測定方法で
ある。
流した状態で、ゲート・ソース間電圧とソースを流を測
定し、測定したソース電流の変化分に対するゲート・ソ
ース間電圧の変化分の割合からソース抵抗−Ｒｓを求め
、同様にゲート・ドレイン間電圧とドレイン電流を測定
し、測定したドレイン電流の変化分に対するゲート・ド
しイン間電圧の変化分の割合からドレイン抵抗Ｒｄを求
め、更にドレイン・ソース間電圧とソース電流を測定し
、測定したソース電流の変化分に対するドレイ〉・・ソ
ース間電圧の変化分の割合からソース・ドレイン間抵抗
Ｒｓｄを求め、 Ｒ＝ Ｒｓａ −（Ｒｓ＋ Ｒｄ＞ の式からチャネル抵抗Ｒを得るＦＥＴの特性測定方法で
ある。
ホ）作用
被測定物のＦＥＴのソース抵抗Ｒｓとドレイン抵抗Ｒｄ
とソース・ドレイン間抵抗Ｒｓｄを求めることで、従来
側ることのできなかったチャネル抵抗Ｒを容易に得るこ
とができる。
とソース・ドレイン間抵抗Ｒｓｄを求めることで、従来
側ることのできなかったチャネル抵抗Ｒを容易に得るこ
とができる。
へ〉 実施例
第２図にソース抵抗Ｒｓ及びソース・ドレイン間室）Ｅ
Ｖｓｄの測定回路図を示す。（１）は被測定物であるＦ
ＥＴで、Ｓ、Ｇ、Ｄは夫々ソース電極。
Ｖｓｄの測定回路図を示す。（１）は被測定物であるＦ
ＥＴで、Ｓ、Ｇ、Ｄは夫々ソース電極。
ゲー＋−ｔａ、ドレイン電極である。ドレイン電極りに
は可変電圧源く２〉が接続され、この電圧源（２）の電
圧は第１電圧計ｖ１で測定される。ゲート電極Ｇには順
方向に電流を流すように定電流源（３）が接続されてお
り、ゲートに印加される電圧は第２電圧計■２で測定さ
れる。またソース電極Ｓにはソース電流Ｉｓを測るため
の電流計Ａとその電圧を測るための第３電圧計ｖ３が接
続されて−いる。ゲート電極ＧにはＦＥＴを破壊しない
程度に順方向の定電流を流して、可能な限り空乏層を少
なくしておいて測定がされる。
は可変電圧源く２〉が接続され、この電圧源（２）の電
圧は第１電圧計ｖ１で測定される。ゲート電極Ｇには順
方向に電流を流すように定電流源（３）が接続されてお
り、ゲートに印加される電圧は第２電圧計■２で測定さ
れる。またソース電極Ｓにはソース電流Ｉｓを測るため
の電流計Ａとその電圧を測るための第３電圧計ｖ３が接
続されて−いる。ゲート電極ＧにはＦＥＴを破壊しない
程度に順方向の定電流を流して、可能な限り空乏層を少
なくしておいて測定がされる。
第３図に、ドレイン電極りに印加する電圧を変化させた
時のソース電流Ｉｇとゲート・ソース間電圧Ｖｇｓ（Ｖ
２とｖ３との電位差）の関係図を示す。ソース抵抗Ｒｓ
はこのグラフの傾き、即ちＲ８”ΔＶｇｓ／ΔＩｓ で与えられる。
時のソース電流Ｉｇとゲート・ソース間電圧Ｖｇｓ（Ｖ
２とｖ３との電位差）の関係図を示す。ソース抵抗Ｒｓ
はこのグラフの傾き、即ちＲ８”ΔＶｇｓ／ΔＩｓ で与えられる。
またドレイン抵抗Ｒｄは、第２図においてソース電極Ｓ
に可変電圧源（２）を、ドしイン電ｗＡＤに電流計Ａ及
び第３電圧源■３を接続して、ソース抵抗Ｒｓと同様に
、ドレイン電流Ｉｄとゲート・ドレイン間室ＦＥＶｇｄ
を測定して、そのグラフ（図示省略）の傾き、 Ｒｄ−ΔＶｇｄ／ΔＩｄ 庖求めることで得られる。
に可変電圧源（２）を、ドしイン電ｗＡＤに電流計Ａ及
び第３電圧源■３を接続して、ソース抵抗Ｒｓと同様に
、ドレイン電流Ｉｄとゲート・ドレイン間室ＦＥＶｇｄ
を測定して、そのグラフ（図示省略）の傾き、 Ｒｄ−ΔＶｇｄ／ΔＩｄ 庖求めることで得られる。
第４図は、ドレイン電極りに印加する電圧ｖ１を変化さ
せた時のソースを流Ｉｓとドレイン・ソース間電圧Ｖｄ
５（Ｖｌとｖ３との電位差）の関係を示すグラフである
。ソース・ドレイン間抵抗ＲｓｄもこのグラフのＷ＆き
、 Ｒｓｄ＝△Ｖ ｄｓ／ΔＩｓ から得られる。
せた時のソースを流Ｉｓとドレイン・ソース間電圧Ｖｄ
５（Ｖｌとｖ３との電位差）の関係を示すグラフである
。ソース・ドレイン間抵抗ＲｓｄもこのグラフのＷ＆き
、 Ｒｓｄ＝△Ｖ ｄｓ／ΔＩｓ から得られる。
空乏層のない状態で、ソース・ドレイン間抵抗Ｒｓｄは
、 Ｒｓｄ＝Ｒｓ＋Ｒ＋Ｒｄ で与えられるので、チャネル抵抗Ｒは Ｒ寓Ｒｓｄ −（Ｒｓ＋ Ｒｄ） となり、この式に、求めたＲｓｄ、Ｒｓ、Ｒｄを代入す
ることですτネル抵抗Ｒが得られる。
、 Ｒｓｄ＝Ｒｓ＋Ｒ＋Ｒｄ で与えられるので、チャネル抵抗Ｒは Ｒ寓Ｒｓｄ −（Ｒｓ＋ Ｒｄ） となり、この式に、求めたＲｓｄ、Ｒｓ、Ｒｄを代入す
ることですτネル抵抗Ｒが得られる。
第３図及びｇｇ４図から、ソース抵抗Ｒｓは２．２Ω、
ソース・ドレイン間抵抗Ｒｓｄは６．３Ωとなり、同様
にして求めたドレイン抵抗Ｒｄは２，５Ωであったので
、チャネル抵抗Ｒは１．６Ωとなる。
ソース・ドレイン間抵抗Ｒｓｄは６．３Ωとなり、同様
にして求めたドレイン抵抗Ｒｄは２，５Ωであったので
、チャネル抵抗Ｒは１．６Ωとなる。
ト）発明の効果
本発明は以上の説明から明らかな如く、ソース抵抗、ド
レイン抵抗、及びソース・ドレイン間抵抗を測ることで
、従来測れなかったチャネル抵抗Ｒを求めることができ
る。従って、模擬的に値を、与えて最適値を計算する場
合に、不確定項が少なくなるので短い時間で計算がきれ
、また、求めた最適値に対する信憑性も高いものとなる
。
レイン抵抗、及びソース・ドレイン間抵抗を測ることで
、従来測れなかったチャネル抵抗Ｒを求めることができ
る。従って、模擬的に値を、与えて最適値を計算する場
合に、不確定項が少なくなるので短い時間で計算がきれ
、また、求めた最適値に対する信憑性も高いものとなる
。
第１図はＦＥＴの等価回路図、第２図は本発明方法に係
る測定回路図、第３図は本発明方法に係るソース電流と
ｙ−ト・ソース間電圧の関係図、第４図は本発明方法に
係るソース電流とソース・ドレイン間電圧の関係図であ
る。 〈１）・・・ＦＥＴ、Ｓ ・・ソース電極、Ｇ・・・
ゲート電極、Ｄ・・・ドレイン電極。
る測定回路図、第３図は本発明方法に係るソース電流と
ｙ−ト・ソース間電圧の関係図、第４図は本発明方法に
係るソース電流とソース・ドレイン間電圧の関係図であ
る。 〈１）・・・ＦＥＴ、Ｓ ・・ソース電極、Ｇ・・・
ゲート電極、Ｄ・・・ドレイン電極。
Claims (1)
- 【特許請求の範囲】 １）、被測定物の電界効果型トランジスタのゲートに順
方向電流を流した状態で、ゲート・ソース間電圧とソー
ス電流を測定し、測定したソース電流の変化分に対する
ゲート・ソース間電圧の変化分の割合からソース抵抗Ｒ
ｓを求め、同様にゲート・ドレイン間電圧とドレイン電
流を測定し、測定したドレイン電流の変化分に対するゲ
ート・ドレイン間電圧の変化分の割合からドレイン抵抗
Ｒｄを求め、更にドレイン・ソース間電圧とソース電流
を測定し、測定したソース電流の変化分に対するドレイ
ン・ソース間電圧の変化分の割合からソース・ドレイン
間抵抗Ｒｓｄを求め、 Ｒ＝Ｒｓｄ−（Ｒｓ＋Ｒｄ） の式からチャネル抵抗Ｒを得ることを特徴とする電界効
果型トランジスタの特性測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8077286A JPS62237366A (ja) | 1986-04-08 | 1986-04-08 | 電界効果型トランジスタの特性測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8077286A JPS62237366A (ja) | 1986-04-08 | 1986-04-08 | 電界効果型トランジスタの特性測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62237366A true JPS62237366A (ja) | 1987-10-17 |
Family
ID=13727712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8077286A Pending JPS62237366A (ja) | 1986-04-08 | 1986-04-08 | 電界効果型トランジスタの特性測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62237366A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02124473A (ja) * | 1988-06-13 | 1990-05-11 | Sanyo Electric Co Ltd | 電界効果トランジスタの直列抵抗測定法 |
| EP4121789A4 (en) * | 2020-07-16 | 2023-09-27 | Samsung Electronics Co., Ltd. | METHOD AND DEVICE FOR DETECTING CIRCUIT DEFECTS |
-
1986
- 1986-04-08 JP JP8077286A patent/JPS62237366A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02124473A (ja) * | 1988-06-13 | 1990-05-11 | Sanyo Electric Co Ltd | 電界効果トランジスタの直列抵抗測定法 |
| EP4121789A4 (en) * | 2020-07-16 | 2023-09-27 | Samsung Electronics Co., Ltd. | METHOD AND DEVICE FOR DETECTING CIRCUIT DEFECTS |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ortiz-Conde et al. | A review of recent MOSFET threshold voltage extraction methods | |
| CN107833840B (zh) | AlGaN/GaN高电子迁移率晶体管的结温测试方法 | |
| CN107192935B (zh) | 一种GaN HEMT器件热阻和热容的测量方法 | |
| Das | High-frequency network properties of MOS transistors including the substrate resistivity effects | |
| JP2014022423A (ja) | 電界効果トランジスタの寄生抵抗抽出方法および装置 | |
| JPS62237366A (ja) | 電界効果型トランジスタの特性測定方法 | |
| Smith et al. | RF nonlinear device characterization yields improved modeling accuracy | |
| Sánchez et al. | On the extraction of the source and drain series resistances of MOSFETs | |
| JPH0836020A (ja) | Ｍｏｓｆｅｔの特性評価方法及び特性評価装置 | |
| Haslett et al. | Thermal noise in field-effect devices | |
| Jain | Generalized transconductance and transresistance methods for MOSFET characterization | |
| Jiang et al. | A novel method to determine bias-dependent source and drain parasitic series resistances in AlGaN/GaN high electron mobility transistors | |
| Aoki et al. | AlGaN/GaN MIS HEMT modeling of frequency dispersion and self-heating effects | |
| JP3117878B2 (ja) | 電界効果トランジスタの特性測定方法 | |
| Das et al. | Performance Investigation on Gate Stack Dual Material Double Gate MOSFET Based Biosensor | |
| Bouslama et al. | Trapping Investigation of the GaN HEMT Devices Using the Low Frequency Noise Characterization | |
| Beleniotis et al. | Determining GaN HEMT trap models from MHz load-line measurement—synthesis and evaluation | |
| JP2976928B2 (ja) | 電界効果トランジスタの評価方法 | |
| Sheu et al. | An analytical model for intrinsic capacitances of short-channel MOSFETs | |
| Swain et al. | Understanding and Enhancing Linearity in FinFET Biosensors for Biomolecule Detection | |
| Haslett | Noise in Metal-oxide-semiconductor Field-effect Transistors | |
| JPH0373575A (ja) | 回路シミュレーション装置 | |
| Chen et al. | A BSIM Compact Model of Two-Dimensional Semiconductor Field Effect Transistors | |
| JPH0317571A (ja) | Ｆｅｔの容量評価法 | |
| Charron et al. | Characterization of hybrid metal/semiconductor electron pumps for quantum metrology |