JPS6224340A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS6224340A JPS6224340A JP60162052A JP16205285A JPS6224340A JP S6224340 A JPS6224340 A JP S6224340A JP 60162052 A JP60162052 A JP 60162052A JP 16205285 A JP16205285 A JP 16205285A JP S6224340 A JPS6224340 A JP S6224340A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- data transfer
- contents
- division unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ転送方式に関するものであシ、特に、
７対の２次メモリ内にデータを一重に保持する計算機シ
ステムにおいて、前記データの同一性全確保するための
データ転送方式に関するものである。
７対の２次メモリ内にデータを一重に保持する計算機シ
ステムにおいて、前記データの同一性全確保するための
データ転送方式に関するものである。
第３図は、従来例方式の概略構成図である。このＫＪ図
において、 （４’）は１次メモリであって１例えば計
算機システムにおける内部メモリに相当し。
において、 （４’）は１次メモリであって１例えば計
算機システムにおける内部メモリに相当し。
その一部はバッファ（ｊ＋の領域にされている。（２）
。
。
（３）は夫々に計算機システムにおける外部メモリに相
当する２次メモリであって、適当な磁気ディス １り
装置や磁気テープ装置が用いられる。そして。
当する２次メモリであって、適当な磁気ディス １り
装置や磁気テープ装置が用いられる。そして。
これらの手段によって計算機システム（／）が構成され
ている。
ている。
次に動作について説明する。いま、２次メモリＣ２）お
よび（ｊ）の双方に記憶されているデータの内容は互い
に一致しているものとする。このとき、計算機システム
（１）によシ所要のデータ処理が行なわれると、この結
果として見られたデータが例えば−次メモリ（２）の側
に格納されることによるデータ更新がなされて、２次メ
モリ（、？）の側に記憶されているデータとの間で不一
致、すなわち矛循が生じることになる。そこで、適当な
機会をとらえて。
よび（ｊ）の双方に記憶されているデータの内容は互い
に一致しているものとする。このとき、計算機システム
（１）によシ所要のデータ処理が行なわれると、この結
果として見られたデータが例えば−次メモリ（２）の側
に格納されることによるデータ更新がなされて、２次メ
モリ（、？）の側に記憶されているデータとの間で不一
致、すなわち矛循が生じることになる。そこで、適当な
機会をとらえて。
２次メモリ（コ］内の更新されたデータを２次メモリ（
，７）の側に転送することによ）１両者のデータの内容
が互いに一致するようＫされる。より具体的には、λ次
メモリＣ２）内の更新データを、一旦、１次メモＩＪ
（４０内のバッファ（１１に転送し１次いで、バッファ
（り）の内容を２次メモリ（Ｊ）に転送することにより
１両者のデータの内容が互いに一致するようにされる。
，７）の側に転送することによ）１両者のデータの内容
が互いに一致するようＫされる。より具体的には、λ次
メモリＣ２）内の更新データを、一旦、１次メモＩＪ
（４０内のバッファ（１１に転送し１次いで、バッファ
（り）の内容を２次メモリ（Ｊ）に転送することにより
１両者のデータの内容が互いに一致するようにされる。
なお、バッファ（＆）の容量に限シがあって。
−次メモリ（２）内の更新データの全てを一時に収容す
ることができないときには、上記された動作が。
ることができないときには、上記された動作が。
必要な回数だけ繰返されることになる。
従来例方式によれば、上記された態様で２次メモリ間で
のデータ転送が行なわれているために。
のデータ転送が行なわれているために。
−次メモリ内のデータ更新がなくても、その間でのデー
タ転送を行なわねばならず、まえ、２次メモリ内のデー
タの極く一部について更新が行なわれたときでも、全デ
ータの転送をすることが必要であって、このようなデー
タ転送のために多くの時間がかかるという問題点があっ
た。
タ転送を行なわねばならず、まえ、２次メモリ内のデー
タの極く一部について更新が行なわれたときでも、全デ
ータの転送をすることが必要であって、このようなデー
タ転送のために多くの時間がかかるという問題点があっ
た。
この発明は上記のような問題点を解決するためになされ
たものであって、一方の２次メモリに格納されているデ
ータの中で更新された部分だけを他方の２次メモリに転
送できるようにして、前記７対の２次メモリ間でのデー
タ転送に要する時間を短縮することのできるデータ転送
方式を得ることをその目的とするものである。
たものであって、一方の２次メモリに格納されているデ
ータの中で更新された部分だけを他方の２次メモリに転
送できるようにして、前記７対の２次メモリ間でのデー
タ転送に要する時間を短縮することのできるデータ転送
方式を得ることをその目的とするものである。
この発明に係るデータ転送方式は、バッファを有する１
次メ七りとｌ対の２次メモリとを含む計算機システムの
前記／対の一次メモリ間でのデータ転送方式であって、
所定のフラグ部およびビットテーブルが１例えば前記１
次メモリに設けられているものである。
次メ七りとｌ対の２次メモリとを含む計算機システムの
前記／対の一次メモリ間でのデータ転送方式であって、
所定のフラグ部およびビットテーブルが１例えば前記１
次メモリに設けられているものである。
この発明によれば、前記フラグ部の内容および前記ビッ
トテーブル内の各ビットの状態に依存して、前記２次メ
モリにおけるデータの更新の有無が所定の分割単位毎に
識別され、この鍼別結果に依存して前記／対の２次メモ
リ間でのデータ転送が選択的に行なわれる。
トテーブル内の各ビットの状態に依存して、前記２次メ
モリにおけるデータの更新の有無が所定の分割単位毎に
識別され、この鍼別結果に依存して前記／対の２次メモ
リ間でのデータ転送が選択的に行なわれる。
以下、この発明の一実施例を図について説明する。第１
図は、上記実施例方式の概略構成図であシ、また。第２
図は、上記実施例に組入れられている制御プログラムの
動作を説明するフローチャート図である。
図は、上記実施例方式の概略構成図であシ、また。第２
図は、上記実施例に組入れられている制御プログラムの
動作を説明するフローチャート図である。
第１図において、（１）ないしく＆１が付されているも
のけ、第３図の従来例方式において同一符号が付されて
いるものと同一または相当部分を示すものである。また
、（６）はデータ更新があったことを指示するフラグ、
Ｃり）は２次メモリの分割単位に対応するビットＣ７／
）〜（りＪ）からなるビットテーブル。
のけ、第３図の従来例方式において同一符号が付されて
いるものと同一または相当部分を示すものである。また
、（６）はデータ更新があったことを指示するフラグ、
Ｃり）は２次メモリの分割単位に対応するビットＣ７／
）〜（りＪ）からなるビットテーブル。
Ｃ２／）〜（コ３）は２次メモリ（コｌの分割単位、（
，７／）〜（３Ｊ）は−次メモＩ） （Ｊ）の分割単位
である。なお、上記ビット（７）は分割単位（２１）と
（３１）とに対応しておシ、以下同様な対応関係をとる
ようにされている。
，７／）〜（３Ｊ）は−次メモＩ） （Ｊ）の分割単位
である。なお、上記ビット（７）は分割単位（２１）と
（３１）とに対応しておシ、以下同様な対応関係をとる
ようにされている。
次に動作について説明する。いま、２次メモリ（−１）
および（，７）の双方に記憶きれているデータの内容社
互いに一致してお）、また、２次メモリ（２）の側゛に
はデータ更新がなされるけれども、−次メモリ（３）の
側にはなされないものとする。先ず、−次メモリ（２）
内でのデータ更新が行なわれたことを示すフラグ（Ａ）
および−次メモリ（コｌ 、 （，７１の、分割単位に
対応するビットテーブルＣり）内のビット（？／）〜（
りＪ）を＠ＯＩ′にリセットする。次に、２次メモリ（
２）の一部１例えば分割単位（コ２）にデータ更新が生
じたものとすると、ビットテーブル（７）内の対応のビ
ット（７２）を９７”にするとともにフラグ（Ａ＋をも
“／′″にする。さらに、２次メモリ（２）の他の一部
。
および（，７）の双方に記憶きれているデータの内容社
互いに一致してお）、また、２次メモリ（２）の側゛に
はデータ更新がなされるけれども、−次メモリ（３）の
側にはなされないものとする。先ず、−次メモリ（２）
内でのデータ更新が行なわれたことを示すフラグ（Ａ）
および−次メモリ（コｌ 、 （，７１の、分割単位に
対応するビットテーブルＣり）内のビット（？／）〜（
りＪ）を＠ＯＩ′にリセットする。次に、２次メモリ（
２）の一部１例えば分割単位（コ２）にデータ更新が生
じたものとすると、ビットテーブル（７）内の対応のビ
ット（７２）を９７”にするとともにフラグ（Ａ＋をも
“／′″にする。さらに、２次メモリ（２）の他の一部
。
例えば分割単位（コ、７）Ｋデータ更新が生じたものと
すると、これに対応するビット（７ｊ）ｆ”７″にする
とともに７ラグ（Ａｎも“／＃にしようとするが、これ
はすでに”／”にされておシ、その状態は変化しない。
すると、これに対応するビット（７ｊ）ｆ”７″にする
とともに７ラグ（Ａｎも“／＃にしようとするが、これ
はすでに”／”にされておシ、その状態は変化しない。
このようにして、２次メモリー）と（，７１との間では
データの内容が互いに不一致となるが１両者の内容を一
致させるためのデータ転送は以下のように行なわれる。
データの内容が互いに不一致となるが１両者の内容を一
致させるためのデータ転送は以下のように行なわれる。
初めに、データ更新の有無を指示するフラグ（６）の内
容を調べる。その内容が＠Ｏ”であれば、データ更新が
行なわれなかったことから、データ転送の必要がないも
のと判定され、これに対して。
容を調べる。その内容が＠Ｏ”であれば、データ更新が
行なわれなかったことから、データ転送の必要がないも
のと判定され、これに対して。
その内容が１７″であれば、データ転送の必要があるも
のと判別される。次いで、ビットテーブル（７１ｆ、ｐ
べて、−次メモリ（２１の中のどの分割単位のものが更
新データであるかｔｎべろ。この例では。
のと判別される。次いで、ビットテーブル（７１ｆ、ｐ
べて、−次メモリ（２１の中のどの分割単位のものが更
新データであるかｔｎべろ。この例では。
分割単位（２／）内のデータは更新されておらず。
分割単位（コ２）、ｒ！ｊ）内のデータはいずれも更新
されていることから、前記ビットテーブル（り）内の対
応するビット（７／）、（り２）、（７３）は夫々に“
Ｏ”、、”／”の状態にあることになる。このようにし
て、ビットテーブル（７）内の岑てのビットの状Ｍｆｔ
Ｒべることによシ、−次メモリ（３）側へのデータ転送
の要否が分割単位ごとく判別され、これにしたがって、
必要なデータ転送が分割単位ごとに選択的に行なわれて
、−次メモリ（２）と（３）との間のデータの内容の一
致がとられる。このような動作は、計算機システムに組
込まれている所定の制御プログラムによって、第一図の
フローチャート図に示されているように行なわれるもの
である。
されていることから、前記ビットテーブル（り）内の対
応するビット（７／）、（り２）、（７３）は夫々に“
Ｏ”、、”／”の状態にあることになる。このようにし
て、ビットテーブル（７）内の岑てのビットの状Ｍｆｔ
Ｒべることによシ、−次メモリ（３）側へのデータ転送
の要否が分割単位ごとく判別され、これにしたがって、
必要なデータ転送が分割単位ごとに選択的に行なわれて
、−次メモリ（２）と（３）との間のデータの内容の一
致がとられる。このような動作は、計算機システムに組
込まれている所定の制御プログラムによって、第一図の
フローチャート図に示されているように行なわれるもの
である。
なお、上記実施例では、フラグ（６）およびビットテー
ブル（７）を７次メモリ（りの適当な領域に設けるよう
だされて層るけれども、これに限らず、別異のラッチ手
段を設けるようにしてもよい。
ブル（７）を７次メモリ（りの適当な領域に設けるよう
だされて層るけれども、これに限らず、別異のラッチ手
段を設けるようにしてもよい。
以上説明されたように、この発明のデータ転送方式は、
バッファを有する７次メモリと／対の一次メモＩＪ Ｔ
ｈ含む計算機システムにおける前記ｌ対の２次メモリ間
でのデータ転送方式であって、所定のフラグ部およびビ
ットテーブルが、例えば前記７次メモリに設けられた構
成にされておシ、これらの内容のいかんによって前記コ
次メモリ内のデータの更新の有無が所定の分割単位で識
別することが可能であシ、このため、前記２次メモリ間
で転送を必要とするデータ量が減少され１両者間でのデ
ータの同一性の確保が短時間で行なわれるという効果が
奏せられる。
バッファを有する７次メモリと／対の一次メモＩＪ Ｔ
ｈ含む計算機システムにおける前記ｌ対の２次メモリ間
でのデータ転送方式であって、所定のフラグ部およびビ
ットテーブルが、例えば前記７次メモリに設けられた構
成にされておシ、これらの内容のいかんによって前記コ
次メモリ内のデータの更新の有無が所定の分割単位で識
別することが可能であシ、このため、前記２次メモリ間
で転送を必要とするデータ量が減少され１両者間でのデ
ータの同一性の確保が短時間で行なわれるという効果が
奏せられる。
第１図は、この発明の実施例方式の概略構成図。
第２図は、上記実施例方式の動作を説明するための７０
−チャート図、第３図は、従来例方式の概略構成図であ
る。 （１）は計算機システム、 （２１、（，７１は２次メ
モ！Ｊ 、 （４’１は１次メモリ、（Ｓ）はバッファ
、（６）はフラグ、（７１Ｆｉビットテーブル、（２／
）〜（コＪ）、（３／）〜（３３）は分割単位、（ｙｌ
）〜（りＪ）は対応ビット。 なお、各図中、同一符号は同一または相当部分を示す。 惠１図 ！ 皐２図
−チャート図、第３図は、従来例方式の概略構成図であ
る。 （１）は計算機システム、 （２１、（，７１は２次メ
モ！Ｊ 、 （４’１は１次メモリ、（Ｓ）はバッファ
、（６）はフラグ、（７１Ｆｉビットテーブル、（２／
）〜（コＪ）、（３／）〜（３３）は分割単位、（ｙｌ
）〜（りＪ）は対応ビット。 なお、各図中、同一符号は同一または相当部分を示す。 惠１図 ！ 皐２図
Claims (4)
- （１）バッファを有する１次メモリと１対の２次メモリ
を含む計算機システムの前記１対の２次メモリ間でのデ
ータ転送方式であつて、所定のフラグ部およびビットテ
ーブルが設けられており、前記フラグ部の内容に依存し
て前記２次メモリにおけるデータの更新の有無を識別し
、また、前記ビットテーブル内の各ビットの状態に依存
して前記２次メモリにおけるデータについて所定の分割
単位毎に更新の有無が識別され、これらの識別結果にし
たがつて前記１対の２次メモリ間での選択的なデータ転
送が前記バッファを介して行なわれることを特徴とする
データ転送方式。 - （２）前記所定のフラグ部およびビットテーブルは前記
１次メモリ内に設けられていることを特徴とする特許請
求の範囲第１項記載のデータ転送方式。 - （３）前記所定のフラグ部およびビットテーブルは別異
のラッチからなることを特徴とする特許請求の範囲第１
項記載のデータ転送方式。 - （４）前記所定の分割単位は前記バッファの容量に依存
して定められることを特徴とする特許請求の範囲第１項
記載のデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60162052A JPS6224340A (ja) | 1985-07-24 | 1985-07-24 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60162052A JPS6224340A (ja) | 1985-07-24 | 1985-07-24 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6224340A true JPS6224340A (ja) | 1987-02-02 |
Family
ID=15747176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60162052A Pending JPS6224340A (ja) | 1985-07-24 | 1985-07-24 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6224340A (ja) |
-
1985
- 1985-07-24 JP JP60162052A patent/JPS6224340A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES392443A1 (es) | Un canal de entrada-salida (ino) dispuesto para cooperar con la unidad central de tratamiento y la memoria principal de un sistema electronico de tratamiento de datos. | |
| JPS6224340A (ja) | デ−タ転送方式 | |
| JPS5999546A (ja) | マイクロ命令準備装置 | |
| JPS6058487B2 (ja) | デ−タ処理装置 | |
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| JPH0512087A (ja) | 更新前ジヤーナルの出力方式 | |
| JP2580685B2 (ja) | ロードモジュール入替装置 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPS59121561A (ja) | マルチプロセサシステムにおける共有資源アクセス保護方式 | |
| JPH0273420A (ja) | 半導体ディスク装置 | |
| JP3179077B2 (ja) | 用語の一元管理方式 | |
| JPS63155243A (ja) | フアイル保護処理方式 | |
| JPH0256663A (ja) | ロツクデータ設定装置 | |
| JPS6095678A (ja) | マルチプロセツサシステム | |
| JPS6267648A (ja) | 排他制御命令処理方式 | |
| JPS6073768A (ja) | 入出力制御装置の命令変更方式 | |
| JPS59226956A (ja) | デ−タ制御システム | |
| JPH0399321A (ja) | 命令制御方式 | |
| JPH0240759A (ja) | 外部データ組込み方式 | |
| JPS626348A (ja) | フアイル共用方式 | |
| JPS5810223A (ja) | デ−タ処理システム | |
| JPS60100242A (ja) | メモリ制御装置 | |
| JPH0219926A (ja) | マイクロプログラム格納方式 | |
| JPH04130917A (ja) | 電子ディスク装置 | |
| JPS62138931A (ja) | 有償プロダクトの管理制御方式 |