JPS622462B2 - - Google Patents
Info
- Publication number
- JPS622462B2 JPS622462B2 JP55149075A JP14907580A JPS622462B2 JP S622462 B2 JPS622462 B2 JP S622462B2 JP 55149075 A JP55149075 A JP 55149075A JP 14907580 A JP14907580 A JP 14907580A JP S622462 B2 JPS622462 B2 JP S622462B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion device
- semiconductor layer
- light
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、フアクシミリ送受信機や文字読み取
り装置、複写装置等の広汎な画像情報処理装置に
適用される光電変換装置に関する。
り装置、複写装置等の広汎な画像情報処理装置に
適用される光電変換装置に関する。
［従来の技術］
従来、一般に用いられてきた結晶シリコンを用
いた１次元のホトダイオート型長尺センサは、作
製できうる単結晶の大きさおよび加工技術の制限
から、そのセンサの受光部の長さに限度があり、
かつ歩留りも低い欠点があつた。従つて読み取り
原稿がA4版の210mmの幅を有している場合には、
レンズ系を用いて原画をセンサの受光面上に縮小
結像して、読も取ることが一般に行われてきた。
こうした、レンズ光学系を用いる方法は、受光装
置の小型化を困難にするだけでなく、個々の受光
素子面積が大きくとれないため、充分な光信号の
入力に対する充分な出力信号を得るためには大き
な光量を必要とし、読み取り時間を長くした低ス
ピードの用途や、高い解像力を要求されない用途
に使用されているのが現状である。
いた１次元のホトダイオート型長尺センサは、作
製できうる単結晶の大きさおよび加工技術の制限
から、そのセンサの受光部の長さに限度があり、
かつ歩留りも低い欠点があつた。従つて読み取り
原稿がA4版の210mmの幅を有している場合には、
レンズ系を用いて原画をセンサの受光面上に縮小
結像して、読も取ることが一般に行われてきた。
こうした、レンズ光学系を用いる方法は、受光装
置の小型化を困難にするだけでなく、個々の受光
素子面積が大きくとれないため、充分な光信号の
入力に対する充分な出力信号を得るためには大き
な光量を必要とし、読み取り時間を長くした低ス
ピードの用途や、高い解像力を要求されない用途
に使用されているのが現状である。
［目的及び構成］
本発明は上記の諸点に鑑み成されたもので、従
来の光電変換装置の欠点を解決した光電変換装置
を提供することを目的とする。
来の光電変換装置の欠点を解決した光電変換装置
を提供することを目的とする。
また、本発明の別の目的は、微弱な光信号であ
つても、充分な大きさの出力信号が得られ、高速
読み取りが可能である光電変換装置を提供するこ
とでもある。
つても、充分な大きさの出力信号が得られ、高速
読み取りが可能である光電変換装置を提供するこ
とでもある。
更には、受光部が容易に長尺化される光電変換
装置を提供することも本発明の目的である。
装置を提供することも本発明の目的である。
本発明の光電変換装置は、光感受性の半導体材
料で構成された半導体層と、該半導体層上に絶縁
層を介して並置的に設けられた第１のゲート電極
および第２のゲート電極と、前記半導体層上であ
つて、前記第１のゲート電極の外側の位置に配さ
れたドレイン電極と前記第２のゲート電極の外側
の位置に配されたソース電極と、ドレイン電極と
ソース電極との間の領域の半導体層上に設けられ
た出力信号取り出し用の出力電極と、を有し、前
記第１のゲート電極の対向位置にある半導体層領
域Ａと前記第２のゲート電極の対向位置にある半
導体層領域Ｂとのいずれか一方を光入射部とし、
他方を非光入射部とした光電変換素子で構成され
ている事を特徴とする。
料で構成された半導体層と、該半導体層上に絶縁
層を介して並置的に設けられた第１のゲート電極
および第２のゲート電極と、前記半導体層上であ
つて、前記第１のゲート電極の外側の位置に配さ
れたドレイン電極と前記第２のゲート電極の外側
の位置に配されたソース電極と、ドレイン電極と
ソース電極との間の領域の半導体層上に設けられ
た出力信号取り出し用の出力電極と、を有し、前
記第１のゲート電極の対向位置にある半導体層領
域Ａと前記第２のゲート電極の対向位置にある半
導体層領域Ｂとのいずれか一方を光入射部とし、
他方を非光入射部とした光電変換素子で構成され
ている事を特徴とする。
以下、本発明を図面に従つて具体的に説明す
る。
る。
第１図は、本発明の好適な実施態様例の構成を
示すもので、第１図Ａは平面図、第１図Ｂは、第
１図Ａにおける一点鎖線ABで切断した場合の切
断面部分図、第１図Ｃは、第１図Ａにおける一点
鎖線XYで切断した場合の切断面部分図である。
示すもので、第１図Ａは平面図、第１図Ｂは、第
１図Ａにおける一点鎖線ABで切断した場合の切
断面部分図、第１図Ｃは、第１図Ａにおける一点
鎖線XYで切断した場合の切断面部分図である。
１０１は基板、１０２は電気的絶縁層、１０３
は第１ゲート電極、１０４は第２ゲート電極、１
０５は光感受性の半導体材料で構成される半導体
層、１０６−１，１０６−２，１０６−３はオー
ミツク接合を形成する為の接合層、１０７はソー
ス電極、１０８は出力信号取り出し用としての出
力電極、１０９はドレイン電極である。
は第１ゲート電極、１０４は第２ゲート電極、１
０５は光感受性の半導体材料で構成される半導体
層、１０６−１，１０６−２，１０６−３はオー
ミツク接合を形成する為の接合層、１０７はソー
ス電極、１０８は出力信号取り出し用としての出
力電極、１０９はドレイン電極である。
第１図に示す光電変換装置は、半導体層１０５
は、第１ゲート電極１０３に対向する位置にある
半導体層領域Ａまたは第２ゲート電極１０４に対
向する位置にある半導体層領域Ｂのいずれか一方
が光入射部領域とし、他方が非入射部領域となる
様に構造的に配慮される。
は、第１ゲート電極１０３に対向する位置にある
半導体層領域Ａまたは第２ゲート電極１０４に対
向する位置にある半導体層領域Ｂのいずれか一方
が光入射部領域とし、他方が非入射部領域となる
様に構造的に配慮される。
例えば、基板１０１側より光信号が入力される
場合には、第１ゲート電極１０３または第２ゲー
ト電極１０４にいずれか一方を半導体層１０５の
感受する光に対して透光性の材料で、他方を遮光
性の材料で構成するか、または遮光性とされる電
極の表面または対向位置に遮光層を設けることに
よつて、半導体層領域ＡまたはＢのいずれか一方
を光入射部領域とし他方を非光入射部領域とする
ことが出来る。
場合には、第１ゲート電極１０３または第２ゲー
ト電極１０４にいずれか一方を半導体層１０５の
感受する光に対して透光性の材料で、他方を遮光
性の材料で構成するか、または遮光性とされる電
極の表面または対向位置に遮光層を設けることに
よつて、半導体層領域ＡまたはＢのいずれか一方
を光入射部領域とし他方を非光入射部領域とする
ことが出来る。
出力電極１０８側より光信号を入力する場合に
は、第１ゲート電極１０３または第２ゲート電極
１０４のいずれか一方に対向する位置にある出力
電極領域を前記の光に対して透光性とし、残部の
出力電極領域を遮光性とすることによつて、半導
体層１０５に光入射部領域と非光入射部領域を形
成することが出来る。
は、第１ゲート電極１０３または第２ゲート電極
１０４のいずれか一方に対向する位置にある出力
電極領域を前記の光に対して透光性とし、残部の
出力電極領域を遮光性とすることによつて、半導
体層１０５に光入射部領域と非光入射部領域を形
成することが出来る。
上記の様に出力電極１０８の一部を透光性と
し、他方を遮光性とするには、例えば、出力電極
１０８自体を前記の光に対して透光性の材料で構
成し、遮光領域とされる部分に、遮光層を形成し
て覆えば良い。あるいは、透光性の領域は透光性
のある電極材料で、遮光性の領域は遮光性のある
電極材料で各々構成することも出来る。
し、他方を遮光性とするには、例えば、出力電極
１０８自体を前記の光に対して透光性の材料で構
成し、遮光領域とされる部分に、遮光層を形成し
て覆えば良い。あるいは、透光性の領域は透光性
のある電極材料で、遮光性の領域は遮光性のある
電極材料で各々構成することも出来る。
半導体層１０５の光入射部領域に対応する位置
にあり、光入射側に配置される電極または電極部
分以外の電極または電極部分は、半導体層１０５
の光入射部領域に迷光が入射されない様に遮光が
施されるのが望ましいものである。
にあり、光入射側に配置される電極または電極部
分以外の電極または電極部分は、半導体層１０５
の光入射部領域に迷光が入射されない様に遮光が
施されるのが望ましいものである。
第１図に示される構成例の場合、出力電極１０
８より取り出される出力信号を効率良く取り出す
ためには、半導体層１０５の光入射部領域として
は、領域Ａ側とするのが望ましく、また、光信号
の入力は、第１ゲート電極１０３より入力される
のが好ましい。
８より取り出される出力信号を効率良く取り出す
ためには、半導体層１０５の光入射部領域として
は、領域Ａ側とするのが望ましく、また、光信号
の入力は、第１ゲート電極１０３より入力される
のが好ましい。
光信号が基板１０１側より半導体層１０５に入
射される場合、基板１０１は半導体層１０５に感
受する光に対して透光性のある材料が選ばれて構
成される。具体的には例えば、ガラス、7059番ガ
ラス（コーニング社製）、マグネシア、ベリリ
ア、スピネル、酸化イツトリウム等があげられ
る。
射される場合、基板１０１は半導体層１０５に感
受する光に対して透光性のある材料が選ばれて構
成される。具体的には例えば、ガラス、7059番ガ
ラス（コーニング社製）、マグネシア、ベリリ
ア、スピネル、酸化イツトリウム等があげられ
る。
第１ゲート電極１０３および第２ゲート電極１
０４を構成する材料としては、透光性とする場合
には、例えばSnO2，ITO（インジウム錫酸化
物），In2O3等の透光性の導電材料が使用される。
この場合画素面積を規定する為に電極の一部を金
属等の不透光性電極材料で覆つてもよい。遮光性
とする場合には例えばAl，Cr，Mo，Pt等の遮光
性に優れた金属材料が使用される。
０４を構成する材料としては、透光性とする場合
には、例えばSnO2，ITO（インジウム錫酸化
物），In2O3等の透光性の導電材料が使用される。
この場合画素面積を規定する為に電極の一部を金
属等の不透光性電極材料で覆つてもよい。遮光性
とする場合には例えばAl，Cr，Mo，Pt等の遮光
性に優れた金属材料が使用される。
第１、第２ゲート電極の表面上部には接触して
絶縁層１０２が設けてある。本発明において絶縁
層１０２の層厚としては第１ゲート電極１０３、
第２ゲート電極１０４によるチヤンネル制御が効
果的に成されるように適宣所望に従つて決定され
るが、通常の場合は500Å〜１μ、好適には1000
Å〜5000Åとされる。
絶縁層１０２が設けてある。本発明において絶縁
層１０２の層厚としては第１ゲート電極１０３、
第２ゲート電極１０４によるチヤンネル制御が効
果的に成されるように適宣所望に従つて決定され
るが、通常の場合は500Å〜１μ、好適には1000
Å〜5000Åとされる。
絶縁層１０２を構成する材料としては、例えば
グロー放電法によるSi3N4，スパツタ法による
SiO2，CVD法によるSiO2等が好ましいものとし
て使用される。
グロー放電法によるSi3N4，スパツタ法による
SiO2，CVD法によるSiO2等が好ましいものとし
て使用される。
本発明の光電変換装置において、半導体層を構
成する光感受性の半導体材料としては、シリコン
原子を母体とし、水素原子Ｈまたはハロゲン原子
Ｘのいずれか一方を含む非晶質シリコン〔以後、
Ａ−Si（Ｈ，Ｘ）を略記する〕、ゲルマニウム原
子を母体とし、水素原子Ｈまたはハロゲン原子Ｘ
のいずれか一方を含む非晶質ゲルマニウム〔以
後、Ａ−Ge（Ｈ，Ｘ）と略記する〕、Se−Te系
の非晶質材料、CdS等の多結晶質材料が有効なも
のとして挙げることが出来る。
成する光感受性の半導体材料としては、シリコン
原子を母体とし、水素原子Ｈまたはハロゲン原子
Ｘのいずれか一方を含む非晶質シリコン〔以後、
Ａ−Si（Ｈ，Ｘ）を略記する〕、ゲルマニウム原
子を母体とし、水素原子Ｈまたはハロゲン原子Ｘ
のいずれか一方を含む非晶質ゲルマニウム〔以
後、Ａ−Ge（Ｈ，Ｘ）と略記する〕、Se−Te系
の非晶質材料、CdS等の多結晶質材料が有効なも
のとして挙げることが出来る。
殊にＡ−Si（Ｈ，Ｘ），Ａ−Ge（Ｈ，Ｘ）は、
不純物のドーピングによつてｐ型またはＮ型にそ
の伝導性を容易に制御することが出来る、無公
害、あるいは殆んど公害性がない、光感度領域が
比視感度領域に広がつている。光応答性に優れて
いる、作成する場合にグロー放電分解法あるいは
スパツターリング法を採用することが出来るため
に受光部の大面積化において一様均一性の付与が
容易に行なえる等の利点を有する為に、本発明に
おいて好適に採用される。
不純物のドーピングによつてｐ型またはＮ型にそ
の伝導性を容易に制御することが出来る、無公
害、あるいは殆んど公害性がない、光感度領域が
比視感度領域に広がつている。光応答性に優れて
いる、作成する場合にグロー放電分解法あるいは
スパツターリング法を採用することが出来るため
に受光部の大面積化において一様均一性の付与が
容易に行なえる等の利点を有する為に、本発明に
おいて好適に採用される。
Ａ−Si（Ｈ，Ｘ）系、あるいはＡ−Ge（Ｈ，
Ｘ）系の光感受性の半導体層を形成するには、例
えば、グロー放電分解法を採用する場合には、
SiH4，Si2H6，Si3H8，Si4H10等のガス状態の又は
容易にガス化し得る水素化硅素（シラン）、
SiF4，Si2F6，SiCl4，SiBr4等のハロゲン化硅
素、SiH2F2，SiH2Cl2，SiHCl3，SiH2Br2，
SiHBr2等のハロゲン置換水素化硅素、あるいは
GeH4，Ge2H6，Ge3H8，Ge4H10等のガス状態のま
たは容易にガス化し得る水素化ゲルマニウム、
等々の単独種または複数種を、必要に応じて、水
素原子導入用としてのH2、ハロゲン原子導入用
としてのフツ素、塩素、臭素、ヨウ素のハロゲン
ガス、BrF，ClF，ClF3，BrF5，BrF3，IF7，
IF5，ICl，IBr等のガス状態の又は容易にガス化
し得るハロゲン間化合物、稀釈用ガスとしての
He，Ne，Ar等の稀ガスと共にグロー放電分解堆
積室内に導入してグロー放電を生起させ、Ａ−Si
（Ｈ，Ｘ）またはＡ−Ge（Ｈ，Ｘ）を所定の支持
体に堆積させることで成される。
Ｘ）系の光感受性の半導体層を形成するには、例
えば、グロー放電分解法を採用する場合には、
SiH4，Si2H6，Si3H8，Si4H10等のガス状態の又は
容易にガス化し得る水素化硅素（シラン）、
SiF4，Si2F6，SiCl4，SiBr4等のハロゲン化硅
素、SiH2F2，SiH2Cl2，SiHCl3，SiH2Br2，
SiHBr2等のハロゲン置換水素化硅素、あるいは
GeH4，Ge2H6，Ge3H8，Ge4H10等のガス状態のま
たは容易にガス化し得る水素化ゲルマニウム、
等々の単独種または複数種を、必要に応じて、水
素原子導入用としてのH2、ハロゲン原子導入用
としてのフツ素、塩素、臭素、ヨウ素のハロゲン
ガス、BrF，ClF，ClF3，BrF5，BrF3，IF7，
IF5，ICl，IBr等のガス状態の又は容易にガス化
し得るハロゲン間化合物、稀釈用ガスとしての
He，Ne，Ar等の稀ガスと共にグロー放電分解堆
積室内に導入してグロー放電を生起させ、Ａ−Si
（Ｈ，Ｘ）またはＡ−Ge（Ｈ，Ｘ）を所定の支持
体に堆積させることで成される。
Ａ−Si（Ｈ，Ｘ）またはＡ−Ge（Ｈ，Ｘ）系
の半導体層をｐ型またはｎ型にするには、ｐ型の
場合は、周期率表第族Ａの元素、例えばＢ，
Al，Ga，In，Tl等の不純物を、ｎ型の場合は、
周期律表第族の元素、例えばＮ，Ｐ，As，
Sb，Bi等の不純物を層形成中にドーピングして
やれば良い。
の半導体層をｐ型またはｎ型にするには、ｐ型の
場合は、周期率表第族Ａの元素、例えばＢ，
Al，Ga，In，Tl等の不純物を、ｎ型の場合は、
周期律表第族の元素、例えばＮ，Ｐ，As，
Sb，Bi等の不純物を層形成中にドーピングして
やれば良い。
本発明において、Ａ−Si（Ｈ，Ｘ）またはＡ−
Ge（Ｈ，Ｘ）系の半導体層中に含有されるＨま
たはＸあるいは（Ｈ＋Ｘ）の量は通常の場合１〜
40atomic％、好適には５〜30atomic％とされる
のが望ましい。
Ge（Ｈ，Ｘ）系の半導体層中に含有されるＨま
たはＸあるいは（Ｈ＋Ｘ）の量は通常の場合１〜
40atomic％、好適には５〜30atomic％とされる
のが望ましい。
半導体層１０５の層厚としては、チヤンネル幅
の不要な拡大を避け、また光入射によつて生ずる
フオトキヤリアの生成と輸送効率を上げる為に適
宜所望に従つて決められる。本発明における半導
体層１０５の層厚としては、通常の場合0.01〜５
μ、好適には0.1〜２μ、最適には0.5〜１μとさ
れるのが望ましい。
の不要な拡大を避け、また光入射によつて生ずる
フオトキヤリアの生成と輸送効率を上げる為に適
宜所望に従つて決められる。本発明における半導
体層１０５の層厚としては、通常の場合0.01〜５
μ、好適には0.1〜２μ、最適には0.5〜１μとさ
れるのが望ましい。
半導体層１０５上の第１ゲート電極１０３、第
２ゲート電極１０４に対向する位置に接合層１０
６−１を介して設けられる出力電極１０８の両側
には、接合層１０６−２を介してドレイン電極１
０９が、接合層１０６−３を介してソース電極１
０７が設けられる。
２ゲート電極１０４に対向する位置に接合層１０
６−１を介して設けられる出力電極１０８の両側
には、接合層１０６−２を介してドレイン電極１
０９が、接合層１０６−３を介してソース電極１
０７が設けられる。
接合部１０６は、ソース電極１０７、出力電極
１０８、ドレイン電極１０９の各々と半導体１０
５が実質的にオーミツク接合する様に設けられる
もので、例えば半導体層１０５がnon−dopedの
Ａ−Si（Ｈ，Ｘ）又はｉ型のＡ−Si（Ｈ，Ｘ）で
構成される場合には、ｎ+型のＡ−Si（Ｈ，Ｘ）
が又、半導体層１０５がnon−dopedのＡ−Ge
（Ｈ，Ｘ）またはｉ型のＡ−Ge（Ｈ，Ｘ）で構成
される場合にはｎ+のＡ−Ge（Ｈ，Ｘ）で構成さ
れる。電極１０７，１０８，１０９と半導体層１
０５との間に形成されるオーミツク接合は、シヨ
ツトキー接合に代えても良いものである。
１０８、ドレイン電極１０９の各々と半導体１０
５が実質的にオーミツク接合する様に設けられる
もので、例えば半導体層１０５がnon−dopedの
Ａ−Si（Ｈ，Ｘ）又はｉ型のＡ−Si（Ｈ，Ｘ）で
構成される場合には、ｎ+型のＡ−Si（Ｈ，Ｘ）
が又、半導体層１０５がnon−dopedのＡ−Ge
（Ｈ，Ｘ）またはｉ型のＡ−Ge（Ｈ，Ｘ）で構成
される場合にはｎ+のＡ−Ge（Ｈ，Ｘ）で構成さ
れる。電極１０７，１０８，１０９と半導体層１
０５との間に形成されるオーミツク接合は、シヨ
ツトキー接合に代えても良いものである。
この場合、電極１０７，１０８，１０９と半導
体層１０５との間にシヨツトキー接合層を設ける
かあるいは電極１０７，１０８，１０９を半導体
層１０５との間にシヨツトキー接合を形成する材
料で構成される。例えばnon−doped Ａ−Si
（Ｈ，Ｘ）またはｉ型のＡ−Si（Ｈ，Ｘ）で半導
体層１０５を構成する場合には、シヨツトキー接
合を形成する材料としては、Au，Ir，Pt，Ni，
Ｗ，SUS等の金属材料が使用される。
体層１０５との間にシヨツトキー接合層を設ける
かあるいは電極１０７，１０８，１０９を半導体
層１０５との間にシヨツトキー接合を形成する材
料で構成される。例えばnon−doped Ａ−Si
（Ｈ，Ｘ）またはｉ型のＡ−Si（Ｈ，Ｘ）で半導
体層１０５を構成する場合には、シヨツトキー接
合を形成する材料としては、Au，Ir，Pt，Ni，
Ｗ，SUS等の金属材料が使用される。
半導体層１０５をnon−doped Ａ−Ge（Ｈ，
Ｘ）又はｉ型のＡ−Si（Ｈ，Ｘ）で構成した場合
にも、シヨツトキー接合を形成する材料として、
上記した材料等が好ましいものとして挙げること
が出来る。
Ｘ）又はｉ型のＡ−Si（Ｈ，Ｘ）で構成した場合
にも、シヨツトキー接合を形成する材料として、
上記した材料等が好ましいものとして挙げること
が出来る。
第２図には、本発明の第２の実施態様例の構成
を示すもので、第２図Ａは平面図、第２図Ｂは、
第２図Ａに於ける一点鎖線A′B′で切断した場合
の切断面部分図、第２図Ｃは、第２図Ａに於ける
一点鎖線X′Y′で切断した場合の切断面部分図で
ある。
を示すもので、第２図Ａは平面図、第２図Ｂは、
第２図Ａに於ける一点鎖線A′B′で切断した場合
の切断面部分図、第２図Ｃは、第２図Ａに於ける
一点鎖線X′Y′で切断した場合の切断面部分図で
ある。
第２図に示される光電変換装置は、基板２０１
とは反対側より光信号ｈνが半導体層２０５の光
入射部領域（第１チヤンネル領域Ｃ１）に入力さ
れる構造を有する。
とは反対側より光信号ｈνが半導体層２０５の光
入射部領域（第１チヤンネル領域Ｃ１）に入力さ
れる構造を有する。
第２図に示される光電変換装置は、第２チヤン
ネル領域Ｃ２を非光入射部領域とするために、該
第２チヤンネル領域Ｃ２に対応する部分の表面に
電気的な絶縁層２１０を介して遮光層２１１が設
けてある。第１チヤンネル領域Ｃ１及び第２チヤ
ンネル領域Ｃ２に迷光が入射されない様にする為
に、第１チヤンネル領域Ｃ１に対応する部分を除
いて、ソース電極２０７、ドレイン電極２０９上
にも絶縁層２１０を介して遮光層２１１が設けら
れる。
ネル領域Ｃ２を非光入射部領域とするために、該
第２チヤンネル領域Ｃ２に対応する部分の表面に
電気的な絶縁層２１０を介して遮光層２１１が設
けてある。第１チヤンネル領域Ｃ１及び第２チヤ
ンネル領域Ｃ２に迷光が入射されない様にする為
に、第１チヤンネル領域Ｃ１に対応する部分を除
いて、ソース電極２０７、ドレイン電極２０９上
にも絶縁層２１０を介して遮光層２１１が設けら
れる。
遮光層２１１を構成する材料としてはAl，
Cr，Mo等が挙げられる。絶縁層２１０の構成材
料としてはグロー放電法によるSi2N4、スパツタ
法によるSiO2，CVD法によるSiO2等が好ましい
ものとして使用される。
Cr，Mo等が挙げられる。絶縁層２１０の構成材
料としてはグロー放電法によるSi2N4、スパツタ
法によるSiO2，CVD法によるSiO2等が好ましい
ものとして使用される。
第１ゲート電極２０３および第２ゲート電極２
０４としては、光入射側の電極ではないので、望
ましくは、遮光性を付与させるのが好ましい。
０４としては、光入射側の電極ではないので、望
ましくは、遮光性を付与させるのが好ましい。
例えば、電極２０３，２０４を遮光性のある金
属電極材料で構成するか、或いは、両電極と基板
２０１との間または、基板２０１の両電極を設け
るのとは反対側の面に遮光層を設けるか、また
は、基板２０１そのものを遮光性の材料、例えば
不透明なセラミツク材料等で構成することが出来
る。
属電極材料で構成するか、或いは、両電極と基板
２０１との間または、基板２０１の両電極を設け
るのとは反対側の面に遮光層を設けるか、また
は、基板２０１そのものを遮光性の材料、例えば
不透明なセラミツク材料等で構成することが出来
る。
第３図には、本発明の第３の実施態様例の構成
が示される。
が示される。
第３図Ａは模式的平面図、第３図Ｂは、第３図
Ａに示す一点鎖線A″B″で切断した場合の切断面
部分図、第３図Ｃは、第３図Ａに示す一点鎖線
X″Y″で切断した場合の切断面部分図である。
Ａに示す一点鎖線A″B″で切断した場合の切断面
部分図、第３図Ｃは、第３図Ａに示す一点鎖線
X″Y″で切断した場合の切断面部分図である。
第３図で示される例は、第１，第２ゲート電極
と、ソース電極、ドレイン電極、出力電極の各電
極を半導体層の同一面側に形成した場合の構成の
ものが示されている。
と、ソース電極、ドレイン電極、出力電極の各電
極を半導体層の同一面側に形成した場合の構成の
ものが示されている。
第３図に示される構成例では、光は基板３０１
とは反対側より入射されるので基板３０１は透光
性の材料の他、非透光性の材料も用いることが出
来る。
とは反対側より入射されるので基板３０１は透光
性の材料の他、非透光性の材料も用いることが出
来る。
基板３０１の上部には、半導体層３０２が形成
される。半導体層３０２の上部の所定領域にはオ
ーミング接合またはシヨツトキー接合を形成する
接合層３０３が形成される。
される。半導体層３０２の上部の所定領域にはオ
ーミング接合またはシヨツトキー接合を形成する
接合層３０３が形成される。
更に、半導体層３０２及び接合層３０３の上部
には絶縁層３１０が、ソース、ドレイン及び出力
の各電極の取り出し用のコンタクトホール３０９
の部分を除いて形成される。
には絶縁層３１０が、ソース、ドレイン及び出力
の各電極の取り出し用のコンタクトホール３０９
の部分を除いて形成される。
ソース電極３０６、出力電極３０５、ドレイン
電極３０４は、コンタクトホール３０９を通り、
接合層３０３と電気的に接続されるように形成さ
れる。また同時に、第１，第２チヤンネル領域Ｃ
１，Ｃ２の上部には、絶縁層３１０を介すること
で電気的に絶縁されて、第１、第２ゲート電極３
０７，３０８が形成される。この場合、受光面と
なる第１チヤンネル領域Ｃ１上の第１ゲート電極
３０７を構成する材料としては、透光性の材料が
用いられる。
電極３０４は、コンタクトホール３０９を通り、
接合層３０３と電気的に接続されるように形成さ
れる。また同時に、第１，第２チヤンネル領域Ｃ
１，Ｃ２の上部には、絶縁層３１０を介すること
で電気的に絶縁されて、第１、第２ゲート電極３
０７，３０８が形成される。この場合、受光面と
なる第１チヤンネル領域Ｃ１上の第１ゲート電極
３０７を構成する材料としては、透光性の材料が
用いられる。
第２ゲート電極３０８、ソース電極３０６、出
力電極３０５、ドレイン電極３０４の各電極は非
透明性の材料を用いることが望ましいが、透光性
の材料を用いた場合は、第２チヤンネル領域Ｃ２
の部分を遮光する必要がある。
力電極３０５、ドレイン電極３０４の各電極は非
透明性の材料を用いることが望ましいが、透光性
の材料を用いた場合は、第２チヤンネル領域Ｃ２
の部分を遮光する必要がある。
第４図と第５図に本発明の光電変換装置を構成
する光電変換素子の光電変換特性と電気的透過回
路がそれぞれ示される。本発明の光電変換装置に
於いては、構成要素としての光電変換素子が第１
図乃至第３図の例で示した様に薄膜電界効果型ト
ランジスタ構造を有している。
する光電変換素子の光電変換特性と電気的透過回
路がそれぞれ示される。本発明の光電変換装置に
於いては、構成要素としての光電変換素子が第１
図乃至第３図の例で示した様に薄膜電界効果型ト
ランジスタ構造を有している。
ソース電極Ｓは接地され、ドレイン電極Ｄには
電圧ＶDを供給する電源（不図示）が接続され
る。透光性のゲート電極Ｇ１は第１ゲートとして
機能し、遮光性のゲート電極Ｇ２は第２ゲートと
して機能する。ゲート電極Ｇ１及びＧ２に印加さ
れるバイアス電圧は暗時における第１チヤンネル
Ｃ１のチヤンネル抵抗Ｒ１と第２チヤンネルＣ２
のチヤンネル抵抗Ｒ２との比R1／R2が10〜1000
程度となるように設定される。このバイアス条件
に於いては出力端子Voutの電圧は（1/10〜1/100
０）ＶD０となる。
電圧ＶDを供給する電源（不図示）が接続され
る。透光性のゲート電極Ｇ１は第１ゲートとして
機能し、遮光性のゲート電極Ｇ２は第２ゲートと
して機能する。ゲート電極Ｇ１及びＧ２に印加さ
れるバイアス電圧は暗時における第１チヤンネル
Ｃ１のチヤンネル抵抗Ｒ１と第２チヤンネルＣ２
のチヤンネル抵抗Ｒ２との比R1／R2が10〜1000
程度となるように設定される。このバイアス条件
に於いては出力端子Voutの電圧は（1/10〜1/100
０）ＶD０となる。
第１チヤンネルＣ１を有する第１の薄膜トラン
ジスターの半導体層に光情報が入射されると、半
導体層内に電子−正孔対が生成される。これら電
子−正孔対はチヤンネル抵抗Ｒ１を変調し、入射
光の強度に逆比例して抵抗Ｒ１を低くする。ゆえ
に、第４図に示されるように出力端子電圧Vout
は入射光の強度Ｉの対数について比例した出力と
なる。Voutの出力電圧範囲はほぼ０〜ＶDに近い
範囲で得られ、十分な変換利得がある事が確めら
れている。
ジスターの半導体層に光情報が入射されると、半
導体層内に電子−正孔対が生成される。これら電
子−正孔対はチヤンネル抵抗Ｒ１を変調し、入射
光の強度に逆比例して抵抗Ｒ１を低くする。ゆえ
に、第４図に示されるように出力端子電圧Vout
は入射光の強度Ｉの対数について比例した出力と
なる。Voutの出力電圧範囲はほぼ０〜ＶDに近い
範囲で得られ、十分な変換利得がある事が確めら
れている。
ドレイン電極、ソース電極及び出力電極の各々
と半導体層との間がオーミツク接合となる場合
は、光電変換素子を構成する第１と第２の薄膜ト
ランジスターは通常のｎチヤンネル薄膜トランジ
スターとして動作する。即ち、ゲート電極に正バ
イアスを印加して半導体層と絶縁層の界面に電子
を誘起し、チヤンネルが形成される。
と半導体層との間がオーミツク接合となる場合
は、光電変換素子を構成する第１と第２の薄膜ト
ランジスターは通常のｎチヤンネル薄膜トランジ
スターとして動作する。即ち、ゲート電極に正バ
イアスを印加して半導体層と絶縁層の界面に電子
を誘起し、チヤンネルが形成される。
このとき、ソース・ドレイン電極とチヤンネル
部はオーミツク接触となり、ゲート電圧によりソ
ース・ドレイン抵抗が変調される。さらに、この
チヤンネル部の電子濃度は光入射によつても変化
し、ゲート電圧と同様に、ソース・ドレーイン間
の抵抗を変調することができる。
部はオーミツク接触となり、ゲート電圧によりソ
ース・ドレイン抵抗が変調される。さらに、この
チヤンネル部の電子濃度は光入射によつても変化
し、ゲート電圧と同様に、ソース・ドレーイン間
の抵抗を変調することができる。
このオーミツク接合を用いた光電変換素子で
は、ソース・ドレイン（Ｓ−Ｄ）間にバイアス電
流を流して出力インピーダンスを低く設計するこ
とが可能で高速動作が行なえ、かつ耐ノイズ性の
良い光電変換素子が得られる。
は、ソース・ドレイン（Ｓ−Ｄ）間にバイアス電
流を流して出力インピーダンスを低く設計するこ
とが可能で高速動作が行なえ、かつ耐ノイズ性の
良い光電変換素子が得られる。
ドレイン電極、ソース電極及び出力電極の各々
と半導体層との間がシヨツトキー接合となる場合
は薄膜トランジスターのチヤンネル領域とソー
ス・ドレイン電極との間にシヨツトキーバリアが
形成される。このため光電変換素子のソース・ド
レイン（Ｓ−Ｄ）間のバイアス電流を低くおさえ
ることができる。一方、光入射側の（第一の）薄
膜トランジスターにおいては、光入射により、主
としてシヨツトキーバリア内での電子−正孔対が
チヤンネル抵抗の変調として寄与する。ゆえに、
このシヨツトキー接合を用いた光電変換素子では
暗時における電流が低くおさえられるため高感度
なＳ／Ｎのすじわた光電変換素子が得られる。
と半導体層との間がシヨツトキー接合となる場合
は薄膜トランジスターのチヤンネル領域とソー
ス・ドレイン電極との間にシヨツトキーバリアが
形成される。このため光電変換素子のソース・ド
レイン（Ｓ−Ｄ）間のバイアス電流を低くおさえ
ることができる。一方、光入射側の（第一の）薄
膜トランジスターにおいては、光入射により、主
としてシヨツトキーバリア内での電子−正孔対が
チヤンネル抵抗の変調として寄与する。ゆえに、
このシヨツトキー接合を用いた光電変換素子では
暗時における電流が低くおさえられるため高感度
なＳ／Ｎのすじわた光電変換素子が得られる。
次に、以上述べた構成の光電変換素子を多数個
並べてライン・イメージ・センサを形成した場合
の実施態様例に就いて記す。第６図にはその透過
回路が示される。光電変換素子構造は第１図乃至
第３図に於いて説明した通りであり、電極配線の
方法に関しては本発明の主題とは直接的な関係が
ないので図示しない。第６図に示す例では光入射
部も遮光した以外は、第１図乃至第３図に示すの
と同じ素子構成の素子を補償用素子として採用し
入射光量の変換度を更に高めている。光電変換素
子群S1−１〜Sm−ｎは前記の如く第１図乃至第
３図に説明した光電変換素子である。また、補償
用素子SD１〜SDmは前記の光電変換素子の光入
射部も遮光したもので主に光電変換特性の分布及
び温度等の外部環境変化に対して、光電変換素子
より出力される信号を補償する補償信号を作り出
す機能を持つ。各光電変換素子S1−１〜Sm−ｎ
及び補償素子SD１〜SDmの出力端子は図示如く
ｍ×（ｎ＋１）（ｍ，ｎは正整数）のマトリツクス
状の配線が施されている。各光電変換素子の出力
信号は共通第１ゲート線Ｐ１〜Pm、共通第２ゲ
ート線Ｑ１〜Qmによつて制御される。すなわ
ち、例えばＰ１，Ｑ１を接地レベルに保持すると
光電変換素子S1−１〜S1−ｎ及びSD１の出力線
は高インピーダンス状態になり、またＰ１，Ｑ１
に適当な電位を加えれば（第７図に於いてＰ１＝
Ｖ１，Ｑ１＝Ｖ２）前記の各素子の出力にはそれ
ぞれ入射光量に応じた信号電圧及び補償用信号電
圧が発生する。但しこの場合には他のＰ２〜
Pm、Ｑ２〜Qmは接地レベルに保持されている
ものとする。
並べてライン・イメージ・センサを形成した場合
の実施態様例に就いて記す。第６図にはその透過
回路が示される。光電変換素子構造は第１図乃至
第３図に於いて説明した通りであり、電極配線の
方法に関しては本発明の主題とは直接的な関係が
ないので図示しない。第６図に示す例では光入射
部も遮光した以外は、第１図乃至第３図に示すの
と同じ素子構成の素子を補償用素子として採用し
入射光量の変換度を更に高めている。光電変換素
子群S1−１〜Sm−ｎは前記の如く第１図乃至第
３図に説明した光電変換素子である。また、補償
用素子SD１〜SDmは前記の光電変換素子の光入
射部も遮光したもので主に光電変換特性の分布及
び温度等の外部環境変化に対して、光電変換素子
より出力される信号を補償する補償信号を作り出
す機能を持つ。各光電変換素子S1−１〜Sm−ｎ
及び補償素子SD１〜SDmの出力端子は図示如く
ｍ×（ｎ＋１）（ｍ，ｎは正整数）のマトリツクス
状の配線が施されている。各光電変換素子の出力
信号は共通第１ゲート線Ｐ１〜Pm、共通第２ゲ
ート線Ｑ１〜Qmによつて制御される。すなわ
ち、例えばＰ１，Ｑ１を接地レベルに保持すると
光電変換素子S1−１〜S1−ｎ及びSD１の出力線
は高インピーダンス状態になり、またＰ１，Ｑ１
に適当な電位を加えれば（第７図に於いてＰ１＝
Ｖ１，Ｑ１＝Ｖ２）前記の各素子の出力にはそれ
ぞれ入射光量に応じた信号電圧及び補償用信号電
圧が発生する。但しこの場合には他のＰ２〜
Pm、Ｑ２〜Qmは接地レベルに保持されている
ものとする。
従つて、この実施態様例に於ては第７図に示さ
れるタイミング図の如くＰ１，Ｑ１、Ｐ２，Ｑ
２，……Pm，Qmを順次排他的に駆動する事に
より共通信号線Ｄ１〜Dm，DD上には、それぞれ
S1−１〜S1−ｎ，SD１、S2−１〜S2−ｎ，SD
２，……の出力電圧が順次現れる事になる。
れるタイミング図の如くＰ１，Ｑ１、Ｐ２，Ｑ
２，……Pm，Qmを順次排他的に駆動する事に
より共通信号線Ｄ１〜Dm，DD上には、それぞれ
S1−１〜S1−ｎ，SD１、S2−１〜S2−ｎ，SD
２，……の出力電圧が順次現れる事になる。
第６図に示す実施態様例に於けるライン・イメ
ージ・センサの出力を２値化する信号処理回路の
ブロツク図を第８図に掲げる。共通信号線Ｄ１〜
Dm上に現われた信号電位は、共通信号線DD上に
現われる補償信号と設定スレツシヨルド電圧とを
比較電圧制御回路Ｔによつて計算（通常は重み付
き加算）して作つた比較電圧とを電圧比較器Ｃ１
〜Cnで比較し２値化信号Ｂ１〜Bnとして後段に
送る。
ージ・センサの出力を２値化する信号処理回路の
ブロツク図を第８図に掲げる。共通信号線Ｄ１〜
Dm上に現われた信号電位は、共通信号線DD上に
現われる補償信号と設定スレツシヨルド電圧とを
比較電圧制御回路Ｔによつて計算（通常は重み付
き加算）して作つた比較電圧とを電圧比較器Ｃ１
〜Cnで比較し２値化信号Ｂ１〜Bnとして後段に
送る。
本発明の光電変換装置は、その構成要素である
光電変換素子が非晶質半導体（以後Ａ−半導体と
表記する）材料或いは多結晶質半導体（以後poly
−半導体と表記する）材料を使用した薄膜電界効
果トランジスタ（以後TFTと略記する）構造を
有する為に、その受光部を任意の長さ、殊に長尺
化、例えば読取る原画と等倍かまたはそれ以上の
長さにして設計し製造することが容易に且つ歩留
り良く行うことが出来る。また受光画像を高密度
化することが容易に出来る為に解像力に優れた光
電変換装置となり得る。
光電変換素子が非晶質半導体（以後Ａ−半導体と
表記する）材料或いは多結晶質半導体（以後poly
−半導体と表記する）材料を使用した薄膜電界効
果トランジスタ（以後TFTと略記する）構造を
有する為に、その受光部を任意の長さ、殊に長尺
化、例えば読取る原画と等倍かまたはそれ以上の
長さにして設計し製造することが容易に且つ歩留
り良く行うことが出来る。また受光画像を高密度
化することが容易に出来る為に解像力に優れた光
電変換装置となり得る。
本発明の光電変換装置の最大の特徴は第１、第
２チヤンネルＣ１及びＣ２が実際上同一特性の
MIS構造TFTとして近接されて作製されている
為に、スレツシヨルド電圧Vth、相互コンダクタ
ンス（Gm）がほぼ同じ値で得られる（スレツシ
ヨルド電圧Vthはゲート導電体が異なる場合もあ
るので適当なバイアス値を付加してほぼ同等と見
なせる様にする）為に複数個の光電変換素子で構
成する場合、各素子間の出力特性の分布が光電変
換利得に関して無視出来る値となる。またGmの
分布は主に素子出力インピーダンス分布に、Vth
の分布は主に素子出力電圧の基準電位の分布（固
定バイアス方式を採用した場合）に影響するのみ
となる点にある。
２チヤンネルＣ１及びＣ２が実際上同一特性の
MIS構造TFTとして近接されて作製されている
為に、スレツシヨルド電圧Vth、相互コンダクタ
ンス（Gm）がほぼ同じ値で得られる（スレツシ
ヨルド電圧Vthはゲート導電体が異なる場合もあ
るので適当なバイアス値を付加してほぼ同等と見
なせる様にする）為に複数個の光電変換素子で構
成する場合、各素子間の出力特性の分布が光電変
換利得に関して無視出来る値となる。またGmの
分布は主に素子出力インピーダンス分布に、Vth
の分布は主に素子出力電圧の基準電位の分布（固
定バイアス方式を採用した場合）に影響するのみ
となる点にある。
本発明に於ける光電変換素子の第２の特徴は第
１及び第２ゲートの電圧を制御する事により出力
端子Toutを高インピーダンス状態にする事が出
来る点である。斯かる利点は本発明に於ける光電
変換素子を多数個並べた場合に出力端子相互を接
続（トライステート接続）出来る為に走査用の回
路及び配線が極端に簡略化出来る生産上の優位性
を与える。
１及び第２ゲートの電圧を制御する事により出力
端子Toutを高インピーダンス状態にする事が出
来る点である。斯かる利点は本発明に於ける光電
変換素子を多数個並べた場合に出力端子相互を接
続（トライステート接続）出来る為に走査用の回
路及び配線が極端に簡略化出来る生産上の優位性
を与える。
第１図は第１の実施態様例の構成を模式的に示
すもので、第１図Ａは平面図、第１図Ｂは第１図
ＡのAB切断面部分図、第１図Ｃは第１図ＡのXY
切断面部分図、第２図は第２の実施態様例の構成
を模式的に示すもので、第２図Ａは平面図、第２
図Ｂは第２図ＡのA′B′切断面図、第２図Ｃは第
２図ＡのX′Y′切断面図、第３図は第３の実施態
様例の構成を模式的に示すもので、第３図Ａは平
面図、第３図Ｂは第３図ＡのA″B″での切断面部
分図、第３図Ｃは第３図ＡのX″Y″での切断面部
分図、第４図はその光電変換特性を示す図、第５
図は本発明に於ける光電変換素子の透過回路図、
第６図は第４図の実施態様例の電気回路の一部を
示す回路図、第７図は動作タイミングを示すタイ
ミング図、第８図は信号処理回路を示すブロツク
図である。 １０１，２０１，３０１……基板、１０２，２
０２……絶縁層、１０３，２０３，３０７……第
１ゲート電極、１０４，２０４，３０８……第２
ゲート電極、１０５，２０５，３０２……半導体
層、１０６，２０６，３０３……接合層、１０
７，２０７，３０６……ソース電極、１０８，２
０８，３０５……出力電極、１０９，２０９，３
０４……ドレイン電極。
すもので、第１図Ａは平面図、第１図Ｂは第１図
ＡのAB切断面部分図、第１図Ｃは第１図ＡのXY
切断面部分図、第２図は第２の実施態様例の構成
を模式的に示すもので、第２図Ａは平面図、第２
図Ｂは第２図ＡのA′B′切断面図、第２図Ｃは第
２図ＡのX′Y′切断面図、第３図は第３の実施態
様例の構成を模式的に示すもので、第３図Ａは平
面図、第３図Ｂは第３図ＡのA″B″での切断面部
分図、第３図Ｃは第３図ＡのX″Y″での切断面部
分図、第４図はその光電変換特性を示す図、第５
図は本発明に於ける光電変換素子の透過回路図、
第６図は第４図の実施態様例の電気回路の一部を
示す回路図、第７図は動作タイミングを示すタイ
ミング図、第８図は信号処理回路を示すブロツク
図である。 １０１，２０１，３０１……基板、１０２，２
０２……絶縁層、１０３，２０３，３０７……第
１ゲート電極、１０４，２０４，３０８……第２
ゲート電極、１０５，２０５，３０２……半導体
層、１０６，２０６，３０３……接合層、１０
７，２０７，３０６……ソース電極、１０８，２
０８，３０５……出力電極、１０９，２０９，３
０４……ドレイン電極。
Claims (1)
- 【特許請求の範囲】 １ 光感受性の、半導体材料で構成された半導体
層と、該半導体層上に絶縁層を介して並置的に設
けられた第１のゲート電極および第２のゲート電
極と、前記半導体層上であつて、前記第１のゲー
ト電極の外側の位置に配されたドレイン電極と前
記第２のゲート電極の外側の位置に配されたソー
ス電極と、ドレイン電極とソース電極との間の領
域の半導体層上に設けられた出力信号取り出し用
の出力電極と、を有し、前記第１ゲート電極の対
向位置にある半導体層領域Ａと前記第２のゲート
電極の対向位置にある半導体層領域Ｂとのいずれ
か一方を光入射部とし、他方を非光入射部とした
光電変換素子で構成されている事を特徴とする光
電変換装置。 ２ 半導体材料が非晶質または多結晶質の半導体
材料である特許請求の範囲第１項に記載の光電変
換装置。 ３ 半導体層領域Ａが光入射部である特許請求の
範囲第１項または第２項の何れかに記載の光電変
換装置。 ４ ドレイン電極、ソース電極および出力電極の
各々と半導体層との間にオーミツク接合が形成さ
れている特許請求の範囲第１項または第２項の何
れかに記載の光電変換装置。 ５ ドレイン電極、ソース電極および出力電極の
各々と半導体層との間にシヨツトキー接合が形成
されている特許請求の範囲第１項または第２項の
何れかに記載の光電変換装置。 ６ 出力電極が、第１のゲート電極と第２のゲー
ト電極とに半導体層を介して対向している特許請
求の範囲第１項または第２項の何れかに記載の光
電変換装置。 ７ 各電極が半導体層の一方の面側に並置的に設
けられている特許請求の範囲第１項または第２項
の何れかに記載の光電変換装置。 ８ オーミツク接合がｎ+半導体層の介在によつ
て形成されている特許請求の範囲第４項に記載の
光電変換装置。 ９ ｎ+半導体層が非晶質材料で構成されている
特許請求の範囲第８項に記載の光電変換装置。 １０ 第１のゲート電極は半導体材料の感受する
光に対しての透光性が、第２のゲート電極はその
光に対しての遮光性が各々付与されている特許請
求の範囲第３項に記載の光電変換装置。 １１ 第２のゲート電極に遮光層が設けてある特
許請求の範囲第１０項に記載の光電変換装置。 １２ 第２のゲート電極が遮光性の金属材料で構
成されている特許請求の範囲第１０項に記載の光
電変換装置。 １３ 出力電極は、半導体材料の感受する光に対
しての遮光性が付与されている特許請求の範囲第
１０項に記載の光電変換装置。 １４ 光電変換素子がｍ×ｎ（ｍ，ｎはともに正
整数）個、並置的に配列されている特許請求の範
囲第１項乃至同第１３項の何れかに記載の光電変
換装置。 １５ 非晶質半導体材料がシリコン原子またはゲ
ルマニウム原子の少なくともいずれか一方を母体
とし、水素原子またはハロゲン原子の少なくとも
一方を含む特許請求の範囲第２項に記載の光電変
換装置。 １６ 光電変換素子の１つ以上を１グループとし
て、各グループ毎にグループ間の出力信号を補償
する為の補償素子が設けてある特許請求の範囲第
１４項に記載の光電変換装置。 １７ 補償素子が、半導体層領域ＡおよびＢが共
に非光入射部とされた以外は光電変換素子と実質
的に同様の構成である特許請求の範囲第１６項に
記載の光電変換装置。 １８ 出力信号が電圧信号である特許請求の範囲
第１項乃至同第１７項の何れかに記載の光電変換
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55149075A JPS5772370A (en) | 1980-10-23 | 1980-10-23 | Photoelectric converter |
| US06/311,892 US4532536A (en) | 1980-10-23 | 1981-10-15 | Photo-electric transducer |
| DE19813141975 DE3141975A1 (de) | 1980-10-23 | 1981-10-22 | "photoelektrischer umwandler" |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55149075A JPS5772370A (en) | 1980-10-23 | 1980-10-23 | Photoelectric converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5772370A JPS5772370A (en) | 1982-05-06 |
| JPS622462B2 true JPS622462B2 (ja) | 1987-01-20 |
Family
ID=15467138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55149075A Granted JPS5772370A (en) | 1980-10-23 | 1980-10-23 | Photoelectric converter |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4532536A (ja) |
| JP (1) | JPS5772370A (ja) |
| DE (1) | DE3141975A1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3221520A1 (de) * | 1982-06-08 | 1984-03-01 | Telefunken electronic GmbH, 7100 Heilbronn | Anordnung mit mehreren phototransistoren |
| JPS5917774A (ja) * | 1982-07-20 | 1984-01-30 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JPS59158551A (ja) * | 1983-02-28 | 1984-09-08 | Fuji Photo Film Co Ltd | 半導体光検出装置及びその駆動方法 |
| JPH0612811B2 (ja) * | 1983-04-04 | 1994-02-16 | セイコーエプソン株式会社 | 光電変換装置の製造方法 |
| JPS59188168A (ja) * | 1983-04-08 | 1984-10-25 | Seiko Epson Corp | 光電変換装置 |
| JPS60101940A (ja) * | 1983-11-07 | 1985-06-06 | Ricoh Co Ltd | イメ−ジセンサ |
| US4727407A (en) * | 1984-07-13 | 1988-02-23 | Fuji Xerox Co., Ltd. | Image sensor |
| GB2163289B (en) * | 1984-07-19 | 1988-06-22 | Canon Kk | Long size image sensor unit and photosensors for use in this sensor unit and a method of manufacturing the photosensors |
| JPS6191957A (ja) * | 1984-10-12 | 1986-05-10 | Matsushita Electric Ind Co Ltd | 光導電素子およびイメ−ジセンサ− |
| US4694317A (en) * | 1984-10-22 | 1987-09-15 | Fuji Photo Film Co., Ltd. | Solid state imaging device and process for fabricating the same |
| GB2169746B (en) * | 1984-11-13 | 1988-09-14 | Sharp Kk | Thin film transistor |
| JPS61158185A (ja) * | 1984-12-28 | 1986-07-17 | Hosiden Electronics Co Ltd | 薄膜トランジスタ |
| JPH0752776B2 (ja) * | 1985-01-24 | 1995-06-05 | シャープ株式会社 | 薄膜トランジスタおよびその製造法 |
| US4941029A (en) * | 1985-02-27 | 1990-07-10 | Westinghouse Electric Corp. | High resistance optical shield for visible sensors |
| EP0195339B1 (en) * | 1985-03-21 | 1992-07-29 | Abbott Laboratories | Spectrophotometer |
| GB2176935B (en) * | 1985-06-21 | 1988-11-23 | Stc Plc | Photoconductor |
| JPH0715144Y2 (ja) * | 1985-10-01 | 1995-04-10 | 株式会社リコー | コプラナ−型光センサ− |
| JPH07120765B2 (ja) * | 1985-12-20 | 1995-12-20 | キヤノン株式会社 | センサ装置、光導電型センサの駆動方法及び駆動装置 |
| US5306648A (en) * | 1986-01-24 | 1994-04-26 | Canon Kabushiki Kaisha | Method of making photoelectric conversion device |
| JPH0740711B2 (ja) * | 1986-06-20 | 1995-05-01 | キヤノン株式会社 | 光センサの駆動方法及び画像入力装置 |
| US4886977A (en) * | 1986-11-11 | 1989-12-12 | Canon Kabushiki Kaisha | Photoelectric converter provided with voltage dividing means |
| JPH0691252B2 (ja) * | 1986-11-27 | 1994-11-14 | 日本電気株式会社 | 薄膜トランジスタアレイ |
| JPS6412577A (en) * | 1987-07-06 | 1989-01-17 | Canon Kk | Thin film transistor |
| US5366921A (en) * | 1987-11-13 | 1994-11-22 | Canon Kabushiki Kaisha | Process for fabricating an electronic circuit apparatus |
| JP2938083B2 (ja) * | 1989-02-16 | 1999-08-23 | 株式会社日立製作所 | 薄膜トランジスタおよびそれを用いた光センサ |
| US5130775A (en) * | 1988-11-16 | 1992-07-14 | Yamatake-Honeywell Co., Ltd. | Amorphous photo-detecting element with spatial filter |
| US5017983A (en) * | 1989-08-03 | 1991-05-21 | Industrial Technology Research Institute | Amorphous silicon thin film transistor with a depletion gate |
| JP2875844B2 (ja) * | 1990-03-27 | 1999-03-31 | キヤノン株式会社 | 薄膜トランジスタ型光センサの駆動方法及び駆動装置 |
| JPH05252342A (ja) * | 1992-03-02 | 1993-09-28 | Nec Corp | 密着型イメージセンサ |
| US5532173A (en) * | 1994-07-14 | 1996-07-02 | The United States Of America As Represented By The Secretary Of The Air Force | FET optical receiver using backside illumination, indium materials species |
| US20080083924A1 (en) * | 2006-10-09 | 2008-04-10 | Kibong Song | Thin film transistor having chalcogenide layer and method of fabricating the thin film transistor |
| JP4978224B2 (ja) * | 2007-02-08 | 2012-07-18 | カシオ計算機株式会社 | 光電変換装置及びそれを備えた表示パネル |
| JP5029048B2 (ja) * | 2007-02-08 | 2012-09-19 | カシオ計算機株式会社 | 光電変換装置及びそれを備えた表示パネル |
| WO2013063399A1 (en) | 2011-10-28 | 2013-05-02 | Georgetown University | Method and system for generating a photo-response from mos2 schottky junctions |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1789084B2 (de) * | 1961-08-17 | 1973-05-30 | Rca Corp., New York, N.Y. (V.St.A.) | Duennschicht-verknuepfungsglied und verfahren zu seiner herstellung |
| US3493812A (en) * | 1967-04-26 | 1970-02-03 | Rca Corp | Integrated thin film translators |
| US3969751A (en) * | 1974-12-18 | 1976-07-13 | Rca Corporation | Light shield for a semiconductor device comprising blackened photoresist |
| US4342044A (en) * | 1978-03-08 | 1982-07-27 | Energy Conversion Devices, Inc. | Method for optimizing photoresponsive amorphous alloys and devices |
| JPS55115378A (en) * | 1979-02-27 | 1980-09-05 | Fujitsu Ltd | Charge injection device |
| JPS6033342B2 (ja) * | 1979-06-04 | 1985-08-02 | 株式会社日立製作所 | 固体撮像装置 |
| US4412236A (en) * | 1979-08-24 | 1983-10-25 | Hitachi, Ltd. | Color solid-state imager |
-
1980
- 1980-10-23 JP JP55149075A patent/JPS5772370A/ja active Granted
-
1981
- 1981-10-15 US US06/311,892 patent/US4532536A/en not_active Expired - Lifetime
- 1981-10-22 DE DE19813141975 patent/DE3141975A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4532536A (en) | 1985-07-30 |
| DE3141975A1 (de) | 1982-05-27 |
| JPS5772370A (en) | 1982-05-06 |
| DE3141975C2 (ja) | 1990-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS622462B2 (ja) | ||
| EP0165764B1 (en) | Depletion mode thin film semiconductor photodetectors | |
| JP4183990B2 (ja) | 薄膜フォトトランジスタ及びそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置。 | |
| US6069393A (en) | Photoelectric converter | |
| EP0298458B1 (en) | Image reading apparatus | |
| US7176495B2 (en) | Optical sensor | |
| US4889983A (en) | Image sensor and production method thereof | |
| US5162644A (en) | Contact type image sensor having photoelectric conversion elements to reduce signal variation caused by luminous intensity variation of light source | |
| KR20000070910A (ko) | 박막 트랜지스터와 이를 포함하는 전자 장치 | |
| JPS60161664A (ja) | 密着型二次元画像読取装置 | |
| CN102007607A (zh) | 光敏结构和包括这种结构的装置 | |
| US4405915A (en) | Photoelectric transducing element | |
| JPH0120592B2 (ja) | ||
| JPH022304B2 (ja) | ||
| US4714836A (en) | Photosensitive pixel with exposed blocking element | |
| JPH0237108B2 (ja) | ||
| JPH0783098B2 (ja) | 光イメ−ジ検出器の製造方法及びこの製造方法により製造される２次元マトリクス検出器 | |
| JP3135309B2 (ja) | 光電変換装置及び情報処理装置 | |
| EP0296603A2 (en) | Photoelectric converter | |
| JPH0449787B2 (ja) | ||
| JPH06177417A (ja) | ホトトランジスタ及びラインイメージセンサ | |
| US6787808B1 (en) | Optical sensor | |
| JPS6152580B2 (ja) | ||
| JPS6211792B2 (ja) | ||
| JPH06216360A (ja) | イメージセンサ |