JPS6224976Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、入力信号から前段の増幅回路によつ
て互いに逆相の２信号を得、これら２信号をそれ
ぞれの信号対応に設けられた後段の２つの増幅回
路によつて増幅し、増幅された信号を合成してス
ピーカ回路に供給するBTL回路に関する。

例えば電池と商用電源共用のラジオ受信器、カ
セツトテープ装置、あるいはこれらに類する装置
においては、電池使用時における電池の消費を少
なくするために、BTL回路の負荷であるスピー
カ回路の最大出力をスイツチ切換によつて減少さ
せる出力減少回路が設けられることがある。第１
図は出力減少回路を有するBTL回路の一例であ
り、１は入力端子、２は入力信号Viをベースに
加え、電源とコレクタ、アースとエミツタ間にそ
れぞれ抵抗値が等しいコレクタ抵抗３、エミツタ
抵抗４を挿入したトランジスタであり、これらの
トランジスタ、抵抗と該トランジスタ２のベース
と電源、アース間にそれぞれバイアス用抵抗５，
６が挿入されて前段の増幅回路を構成する。この
前段の増幅回路において、トランジスタ２のコレ
クタ電位Ｖ_C、エミツタ電位Ｖ_Eは互いに逆相とな
り、これらの電位の変動による信号はそれぞれ後
段の増幅回路７，８により増幅され、出力減少回
路を構成するスイツチ９を介してスピーカ回路１
０に加えられる。スイツチ９が接点ａ側に接続さ
れている時は、増幅回路７，８の合成出力電圧Ｖ
_Oは各増幅回路７，８の２倍となるが、接点ｂ側
（アース側）に接続される時は増幅回路７の出力
のみがスピーカ回路１０に加えられるから、出力
電圧は半分となる。

しかしこの構成によれば、スイツチ９がアース
側に接続される時は、出力電圧が半分になり、最
大出力は４分の１になると同時に、全体回路のゲ
インも半分になるので、同じ音量で聞く場合には
ボリユームを上げなければならない。また、スピ
ーカ回路にスイツチ９を挿入しているので、スイ
ツチ９として大容量のものが必要となる。

本考案の目的は、出力減少回路を構成するスイ
ツチとして小容量のものを用いることが可能で、
かつスイツチを切換えた際にゲインが変化するこ
とのない構成のBTL回路を提供することにあ
る。

この目的を達成するため、本考案のBTL回路
は、前段の増幅回路を構成するトランジスタ２
と、トランジスタ２とエミツター抵抗４との接続
部に現われる信号を増幅する後段の増幅回路との
間に、前記各抵抗とほぼ同じ抵抗値を有する抵抗
を挿入すると共に、該増幅回路の入力部とアース
との間に出力減少用スイツチを設けたことを特徴
とする。

以下本考案の一実施例を第２図、第３図により
説明する。第２図において、第１図と同一符号は
同等の機能を有するもので、この例では前段のア
ンプを構成するトランジスタ２としてNPNトラ
ンジスタを用いているが、PNPトランジスタが用
いられることもある。トランジスタ２とアース間
に挿入される抵抗（この場合はエミツタ抵抗４）
との接続部ｃと、該接続部ｃに現われる信号を増
幅する後段の増幅回路８との間には新たに抵抗１
１を挿入し、該増幅回路８の入力部ｄとアース間
に出力減少時に閉とするスイツチ１２を挿入す
る。前記トランジスタ２のコレクター抵抗３の抵
抗値R₃とエミツタ抵抗４の抵抗値R₄はほぼ等し
く、かつ本考案より付加した前記抵抗１１の抵抗
値R₁₁もこれらの抵抗値にほぼ等しい。

この構成において、スイツチ１２を閉とする
と、増幅回路８は不動作となり、増幅回路７のみ
が動作し、一方の増幅回路８の出力が接地された
ものと等価となる。一方、前段のアンプのゲイン
は、R₃／（R₄R₁₁）となるので、全体としての
ゲインに変化はない。しかし最大出力電圧は増幅
回路７により規制されるから、最大出力はスイツ
チ１２を閉とした時の1/4となる。また抵抗１１
を増幅回路７側にも挿入すれば、BTL動作時の
該抵抗による上下間の利得差も補正される。

第３図は入力電圧と出力電圧との関係を示すも
ので、実線はスイツチ１２が開であるとき、点線
はスイツチ１２が閉のときの関係をそれぞれ示し
ており、スイツチ１２が閉のときは最大電圧Ｖ_M1
がスイツチ開のときの最大電圧Ｖ_M2の1/2となる
が、最大電圧Ｖ_M1に達するまでのゲインは変化し
ない。

以上述べたように、本考案のBTL回路は、後
段の増幅回路の１つの入力側の信号をアースに落
とすことによつて出力を減少させるように構成し
たので、スイツチとして大容量のものを必要とし
ない。また出力減少時においても最大出力以下で
はゲインは変化せず、従つて音量は変化しないの
で、前述の機器において、最大出力切換の度毎に
ボリユームを調整する必要がなくなるという実用
上の長所を生む。

【図面の簡単な説明】

第１図は従来のBTL回路の一例を示す回路
図、第２図は本考案によるBTL回路の一実施例
を示す回路図、第３図はその作用説明図である。 ２……トランジスタ、３〜６，１１……抵抗、
７，８……増幅回路、１０……スピーカ回路、１
２……出力減少用スイツチ。

Claims (1)

【実用新案登録請求の範囲】
1. ベースに入力信号が加えられるトランジスタ
   と、互いにほぼ等しい抵抗値を有するエミツター
   抵抗とコレクター抵抗とを備えた前段増幅回路に
   より互いに逆相の２信号を得、各信号をそれぞれ
   各信号対応の後段の増幅回路で増幅し合成してス
   ピーカ回路に加えるBTL回路において、前記エ
   ミツター抵抗と該トランジスタの接続部と、該接
   続部の信号を増幅する後段の増幅回路との間に、
   前記エミツター抵抗と抵抗値のほぼ等しい抵抗を
   挿入し、該抵抗が挿入された増幅回路の入力部と
   アースとの間に出力減少用のスイツチを設けたこ
   とを特徴とするBTL回路。