JPS62250748A

JPS62250748A - 符号変換装置

Info

Publication number: JPS62250748A
Application number: JP61095373A
Authority: JP
Inventors: Akira Iketani; 池谷　章
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1986-04-24
Filing date: 1986-04-24
Publication date: 1987-10-31
Also published as: US4779073A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ディジタル信号の伝送・記録に用いる３値打
号を生成する符号変換装置に関する。

従来の技術通常、ディジタル信号の記録には、第１１図に示す様な
ブロック構成を用いる。すなわち、ブロックの先頭を示
す同期信号である５ＹＮＣにデータ部を付加した形式で
あり、このようなブロック全５ＹＮｃブロツクと呼ぶ。

一般的には、この５ＹＮＣブロツクを記録・再生系に合
致する特性を有する記録符号に符号変換した後に伝送・
記録する。

現在、記録符号としては種々のものが存在しており、３
値打号である３Ｂ−２Ｔ符号もその一つでちる。３Ｂ−
２Ｔ符号は、３ピツトよりなる（　’１＋　Ｂ２＊　Ｂ
ｓＸＢ１：Ｏ＊　１　、　ｉ＝１　３）の組を、それぞ
れが３値よりなる２つのシンボル（Ｔｔ、Ｔｚ）（Ｔｉ
：ｏ、１，２．ｉ＝１．２　）（７）組に変換すること
により得られる。

第１表に示す３Ｂ−２Ｔ符号を生成するための符号変換
テーブルより明らかなように、３ビット（Ｂｌｎ　Ｂ２
１　Ｂｓ）よりなる８通りのビットパターンに対し、２
シンボル（Ｔ１１Ｔ２　）よりなる９通りのシンボルパ
ターンのうちから８通りを選んで一対一に対応させる。

このようにすることで、３ビットのビットパターンに対
して、２シンボルのシンボルパターンを一意に決定でき
る。

この場合、１ビットの長さｅｔｂ　　とすると、３Ｂ−
２Ｔ変換後の１ンンボルの長さ１ｓ　は、ｔｓ＝２／３
　ｔｌ）となる。したがって、ビット周波数ｆｂ（＝１
／ｌｂ）に対してシンボル周波数ｒｓ　（＝１／１ｓ）
＝２／３ｆｂとなり、３Ｂ−２Ｔ符号の周波数帯域は２
値打号の場合の２／３に減少する。

この結果、３Ｂ−２Ｔ符号を用いた場合においては、雑
音電力が減少するとともに、シンボル長ｔｓ　　もビッ
ト長ｔｂ　　よりも大になるため、ピークシフトやジッ
タ等の時間軸変動に対しても強くなるという、２値打号
に対する利点を有している。

第　　　１　　　表発明が解決しようとする問題点以上示したように、３Ｂ−２Ｔ符号は理論的には優れた
記録符号であるが、実際には次に示すような大きな問題
点がある。

３Ｂ−２丁符号自身は直流成分を含むので、ディジタル
ＶＴＲのようにロータリートランスヲ介して情報の伝送
を行う場合においては、ａ−タリートランスの直流成分
遮断特性の影響を受け、記録及び再生波形ともに歪んで
しまう。この結果。

再生時のシンボル誤り率は著しく劣化する。なお。

３値打号の場合、シンボル系列におけるシンボルに有限
であれば直流成分を含まない。

さらに、第１表かられかるように、従来の３Ｂ−２Ｔ符
号では同一シンボルが長く続く確率が高く、再生信号か
らクロックを抽出するセルフクロック機能が得られない
。これは、高密度記録を行うだめの記録符号としては重
大な欠点である。

問題点を解決するだめの手段本発明の第一の特徴は、３ビットの２進値（Ｂ１゜Ｂ２
１　Ｂｓ）を（Ｂｌｍ　Ｂ２１　Ｂ５）に一対一に対応
づけたそれぞれが３値（＝０．１．２）ｆｔ、とる２つ
のシンボル（Ｔ１１Ｔ２）に変換して得られる３Ｂ−２
Ｔ符号であって、シンボル（Ｔ＋　ｌ　Ｔ２）を（Ｂ１
・Ｂ２・Ｂ３）に対応づけしていない（Ｔ１’　＋　Ｔ
＃）に置き換える置換手段を備えることである。

本発明の第二の特徴は、前記置換手段の出力におけるシ
ンボル０の個数Ｎｏ　　とシンボル２の個数Ｎ２ヲ一定
期間計数する計数手段と、前記Ｎ２とＮ。

の個数差を求めるＤＳＶ計算手段と、前記ＤＳｖ計算手
段の出力に基づいて前記置換手段の出力に関して反転・
不反転を制御する反転制御手段と。

反転したか否かの情報を挿入する反転情報挿入手段と、
反転情報に基づいてシンボル系列を復号する復号手段を
備えることである。

作用本発明の第一の特徴により、同一シンボルの最大連続数
は４シンボルとなり、従来の３Ｂ−２Ｔ符号が備えてい
なかったセルフクロック機能を有する。高密度記録に適
した新たな３Ｂ−２Ｔ符号が得られる。

本発明の第二の特徴により、ＤＳＶは決して発散するこ
とはなく、シたがって直流成分を含まないＤＣフリーで
ある３Ｂ−２Ｔ符号が得られる。

実施例実施例１本実施例では、前記第一の特徴全実現するためのもので
あり１例えば、第１表における＆１又は、ぢ５のシンボ
ルの組が複数個連続する場合には。

その内の偶数番目のシンボルの組全第１表＆９のシンボ
ルの組に置き換える手段を実現するための回路の一例を
示す。

第２図に、従来の３　Ｂ　−２Ｔ符号と本発明による新
たな３　Ｂ　−２Ｔ符号の３値波形を示す。第２図より
分かるように、従来変化がなかった区間に。

本発明によりレベル変化を生成できる。なお、第２図に
おける（Ｂ１．Ｂ２．Ｂ３）は３ビット入力。

（Ｔ１＋　Ｔ２）は第１表に従って変換した従来の３Ｂ
−２Ｔ符号−（Ｔ１’　＃　Ｔ２’　）は本発明の３Ｂ
−２Ｔ符号　１１　＊　＋を印は本発明によって置き換
えを行った部分を示す。以下１本実施例について詳細に
説明する。

第１図は１本実施例を実現する回路構成のブロック図で
あり、第３図は、第１図の動作に関するタイムチャート
である。以下、第１図の動作について第３図を参照しな
がら説明する０なお、第１図の回路に対する入力の３ビ
ット系列としては、第２図で用いた（Ｂ１．Ｂ２．Ｂ３
）＝（１，ｏ、１）。

（ｏ、ｏ、ｏ）、（ｏ、ｏ、ｏ）、（１，０，０）。

（１、Ｏ，Ｏ）を仮定する。

先ず第一に、（Ｂ１．　Ｂ２．　Ｂ５）＝（１、ｏ、　
１　）の場合、（８１３Ｂ２ｈ　８５）が第１表＆１の
３ピントパターンに一致すれば１、一致しなければｏ’
６出力とする＆１検出器１の出力は０であり、（Ｂ＋。

Ｂ２．Ｂ３）が第１表＆６の３ピツトパターンに一致す
れば１．一致しなければｏ’６出力とする＆５検出器２
の出力も０となる。

したがって、１組前の（Ｂｌｒ　８２ｎ　Ｂ３）に対す
る＆１検出器１の出力を保持するＤフリップフロップ（
りＦ、Ｆ、１３の出力にかかわらず、ＡＮＤゲート４の
出力は０になる。同じく、１組前の（Ｂ１゜Ｂ２．Ｂ３
）に対する＆５検出器２の出力を保持するＤフリップフ
ロップ５の出力にかかわらず、ＡＮＤゲート６の出力は
０になる。

この後、ＡＮＤゲート４の出力を保持するためのＤフリ
ップフロップ？　、ＡＮＤゲート６の出力を保持するた
めのＤフリップフロップ８．Ｄフリップフロップ３．６
及び％　（Ｂｌｒ　８２ｍ　Ｂ５）を保持するためのＤ
フリップフロップ９は、３ビット周期のクロックｆ３Ｂ
でそれぞれの入力に加わっている値全取り込み保持する
。

この結果、Ｄフリップフロップ９の出力は（１゜ｏ、１
）、Ｄ７リツプ７０　ツブ３，５．７及び８の出力はい
ずれも０になる。したがって、Ｄフリップフロップ７．
８の論理和を演算するＯＲゲート１０の出力も０になる
。

３　Ｂ　−２Ｔ変換器１１は、Ｄフリップフロップ９か
らの（Ｂｌｒ　Ｂ２１　Ｂｓ）に対して第−表に従って
（Ｔ＋　＋　Ｔ２）を生成する従来の３Ｂ　−２Ｔ変換
を行う回路である。今ｓ　　（Ｂｌｒ　Ｂ２＋　ＢＳ）
””　（１＋　Ｏ＊１）であるから、３Ｂ−２Ｔ変換器
１１の出力には（Ｔ１１Ｔ２）＝（１、２）が現れる。

スイッチ１２は、ＯＲゲート１０の出力が０のときは、
３Ｂ−２Ｔ変換器１１からの信号を選択し、ＯＲゲート
１０の出力が１のときはｓ　　（Ｔ＋　＋Ｔ２）＝（２
，２）なる第１表崖９のシンボルパターンを、常時発生
している＆９発生器１３からの信号を選択する。

（Ｂ＋、　Ｂ２．　Ｂｓ）＝（１、ｏ、　１　）に対Ｊ
ては。

先に示したように、ＯＲゲート１ｏの出力は０であるか
ら、スイッチ１２の出力には、３Ｂ−２Ｔ変換器１１か
らの信号（Ｔ１．Ｔ２）＝（１，２）が現れる。

第２に％　　（Ｂ１．Ｂｚ、Ｂ５）＝（０，０，０）に
対しては、４１検出器１の出力は１となるが％　Ｄフリ
ップフロップ３の出力は０のため％ＡＮＤゲート４の出
力も０となる。なお％＆６検出器２の出力は０であるか
ら％ＡＮＤゲート６の出力も０になる。

りａツクｆ５ＢによってＤフリップフロップが新たな値
を取り込んだ後の各フリップフロップの出力は、Ｄフリ
ップフロップ９＝（０，Ｏｊ○）。

Ｄフリップフロップ３＝１．Ｄフリップフロップ７＝Ｏ
１Ｄフリップフロップ５＝Ｏ１Ｄフリップフロップ８−
０．となる。したがって、ＯＲゲ−ト１ｏの出力も０と
なり％３Ｂ−２Ｔ変換器１１の出力は第１表に従って（
Ｔ１．Ｔ２）＝（０，０）。

スイッチ１２の出力も（０，０）となる。

第３１Ｆ−＊　　（ＢＮ＋　８２１　Ｂ５）”（ｏＩ　
ｏ＊　ｏ）に対しては、／に１検出器１＝１．Ｄフリッ
プフロップ３＝１となるから、ＡＮＤゲート４の出力は
１になる。また、ＡＮＤゲート６の出力は０になる。

したがって、クロックｆ５Ｂの後の各Ｄフリップフロラ
フの出力は１次のようになる。

ＤフリップフＯツブ９＝（０，０，０）、Ｄ７リツプフ
ロツプ３＝１．Ｄフリップフロラフ”７＝１゜Ｄフリッ
プフロップ５＝Ｏ，Ｄフリップ７０ツブ８＝ｏ。

３Ｂ−２Ｔ変換器１１の出力は、（Ｂ１８　”２１Ｂ５
）＝（ｏ、ｏ、ｏ）に対応する（　Ｔ１＋　Ｔ２）　＝
　（０＊０）であるが、ＯＲゲート１ｏの出力が１のた
め。

スイッチ１２は＆９発生器１３からの信号を選択するの
で、スイッチ１２の出力には（２，２）が現れる。一方
％Ｄフリップフロップ了の出力１は、＆１検出器１の出
力″ＩＦｒ：ｏにリセットする。

第４に＊　　（Ｂｉｎ　８２ｍ　Ｂｓ）＝（ｏ、ｏ、ｏ
）に対しては、＆１検出器１の出力は本来ならば１であ
るが、Ｄフリップフロップ７（＝１）からのリセット信
号によりｆ１検出器１の出力は０となり、ＡＮＤゲート
４の出力もＯＫなる。また、ＡＮＤゲート６の出力も０
になる。第３図における破線は、本来１になるべきとこ
ろが、リセット信号によりＯＫなる区間を表す。

この後、クロックｆ５Ｂによって各Ｄフリップフロップ
の出力は次のようになる。

Ｄ７リツプ７０７プ９＝（０，０，０）、Ｄ７リツプフ
ａツブ３＝Ｏ，Ｄフリップフロッ７’７＝Ｏ。

Ｄフリップフロップ５＝Ｏ，Ｄフリップフロップ８＝０
゜したがって、ＯＲゲート１ｏの出カニ〇、スイッチ１２
の出力には（８１ｍ　Ｂ２＋　８５）　＝（０＋　Ｏ＊
　Ｏ）に対応する３Ｂ−２Ｔ変換器１１の出力（Ｔ＋、
Ｔｚ）＝（ｏ、ｏ）が現れる。

第５に＊　　Ｃ８１ｓ　Ｂ２ｓ　Ｂ５）　”（’　＊　
Ｏｍ　Ｏ）のとき。

ＪＦＬ５検出器２の出力は１．Ｄフリップフロップ５−
〇であるから、ＡＮＤゲート６の出力＝０となる。一方
、蒸１検出器１の出力は０であるから。

ＡＮＤゲート６の出力も０となる。

この後、クロックｒｓｍによって各Ｄフリップフロップ
の出力は次のようになる。

Ｄ７リソプ７０　ｙプ９＝（１、Ｏ，Ｏ）、Ｄ−ｙリッ
プフロップ３＝Ｏ，Ｄフリップフロップ７＝０゜Ｄフリ
ップフロップ５＝１、Ｄフリップフロップ８＝１８したがって、ＯＦｔゲート１ｏの出力＝１、スイッチ１
２の出力にはｆ９発生器１３からの（２，２）が現れる
。一方％Ｄフリップフロップ８（＝１）からのリセット
信号により、ＡＳ検出器２の出力は０になるので、この
後の３ビットが（１ｊ０゜０）であっても置き換えは起
こらない。

以上示したように、第１図の回路と第３図のタイミング
チャートにより、複数組連続する第１表＆５のシンボル
の祖に対して、それらの偶数番目の組だけを置き換える
ことができる。第１表＆９のシンボルの組の場合も全く
同様に置き換えることができる。

実施例２第４図は前記本発明の第２の特徴を実現するための回路
構成の一例である。第４図の回路に対する入力は、実施
列１における第１図の出力であり。

第１１図のようにブロック化されたシンボル系列である
。

第４図におけるカウンタ１４は、入力ブロックにおける
シンボル２と０の個数差ＤＰｉ計数する。

保持回路１６は、カウンタ１４の出力をブロック単位で
保持する。反転側脚回路１６は、保持回路１５の出力Ｄ
Ｐと、一つ前のブロックの最終ピットでのＤＳｖの値を
保持している保持回路１７の出力に基づいて、これから
送出するブロックの１と０．０と１をすべて反転させる
ならばＹ＝１゜反転させないならばＹ＝Ｑｆ送出する。

なお、反転制御入力１６は第１表にしたがって動作する
。

反転制御入力１６の出力Ｙは１反転回路１８の反転制御
入力に加える。反転回路１８のもう一方の入力端子には
、１ブロック遅延回路１９の出力を加える。しだがって
１反転回路１８の出力には。

Ｙの値に応じて反転（Ｙ＝１）、不反転（Ｙ−０）を制
御したブロック化データが現れる。

反転側脚回路１６の出力Ｙをスイッチ２ｏにも同時に加
える。スイッチ２０は、　Ｙ　＝ｏのときは保持回路１
５の出力ＤＰｉ選択し、Ｙ＝１のときはＤＰを−ＤＰに
する極性反転回路２１の出力を選択する。スイッチ２０
の出力ＤＰ’（＝ｌ）　Ｐ　：　Ｙ＝ｏ、＝−ＤＰ　：
Ｙ＝１）は、加算器２２で保持回路１７の出力ＤＳＶと
の加算の後保持回路１７に取り込む。このように、第４
図の回路を用いて記録密度を上げることなく％ＤＳＶ’
ｉ有限に保つことができる。

第６図に、第４図の回路動作に関するタイミングチャー
トラ示す。第６図において、Ｂｊは第ｊ番目のフ゛ロッ
ク、　　ＤＰｊはブロック町　における２とｏの個数差
、　ＤＳＶｊ−、は、プａ　ツクＢ１−１ノ最終ヒツト
までのＤＳｖの値、Ｂｊ　　はブロック町　におけるす
べての２を０．すべてのＯｉ２に反転させた７”ｏツク
を表す。第４図と第６図により、ＤＳＶ全有限に保つブ
ロック化データを生成できる。

次に、このようにして生成したブロック化データの復号
回路について説明する。たとえば、第６図に示す復号回
路のブロック図において、シフトレジスタ２３に取り込
んだ同期パターンが、反転したものかどうかを検出する
のが一致回路２４゜２５である。つまり、再生した同期
パターンが反転されていなければ、この同期パターンの
検出信号（以下、単に検出信号）は、−数回路２４の出
力のみに現れる。逆に１反転されていれば一致回路２４
の出力のみに検出信号が現れる。

−数回路２４からの検出信号はＲ−Ｓフリップフロップ
２６のＲ入力、−数回路２５からの検出信号はＲ−Ｓフ
リップフロップ２６のＳ入力に加える。したがって、−
数回路２４の出力に検出信号が現れれば　Ｒ−８７！７
ツプフロツプ２６の出力Ｑは０になる。−数回路２６の
出力に検出信号が現れれば、Ｒ−Ｓフリップフロップ２
６の出力Ｑは１になる。

この結果、シフトレジスタ２３全通して送られて来るデ
ータ語群は、Ｒ−５７リツプフａツブ２ｅの出力Ｑに応
じて１反転（Ｑ＝１）、不反転（Ｑ＝０）の制御ヲ受け
る。この制御［−行うのが１反転回路２７である。以上
示したように、本発明の第６図の復号回路を用いれば、
ＤＳＶに関する制御を受けたブロック化データを正しく
復号できる。

本実施例は、第４図及び第６図のように非常に簡単かつ
小規模な回路により実現できる。このような簡潔な回路
で、記録密度をまったく上げる必要のないＤＣフリー符
号を実現できる本実施例の実用性は極めて高い。

なお、本実施例ではデータ語群の反転・不反転をブロッ
ク単位で行う場合を示したが、ブロックを小ブＯツクに
分割し、各小ブロックのそれぞれに反転・不反転の制＠
全行い、かつ、どの小ブロックに制御を行ったかを明示
するための同期パターンを選択することにより、より小
さな単位でｎｓｖを制御できる。

実施例３本実施例は、ｎ５ｖ２有限に保つだめのシンボル系列に
関する反転・不反転情報金、同期パターンの他にも挿入
する回路に関する。本実施例は、同期パターンにバース
トエラーがあっても、受信データから反転制御を受ける
前のシンボル系列を正しく復号するためのものである。

ブロックＢｊ　　の同期パターンにおけるシンボル誤り
により、ブロックＢｊ　に対する同期パターン検出信号
Ｓｊ　　が取り出せない場合に、ブロックＢｊに先行す
るブロックＢｊ−１の検出信号５ｊ−１，又は。

ブロックＢｊ　に後続するブロックＢｊ＋＋の検出信号
Ｓｊ＋＋　’ｌ：用いて、ブロックＢｊ　に対する同期
信号を補う同期信号補足手段とを併用する場合に有効で
ある。

第７図に、本実施例を実現するための回路構成の一例を
示す。第７図の回路は第１図の回路の出力を入力とし、
同期パターンに加えて、ブロック化データの反転・不反
転情報をブロックの余白部、例えばポストアンブルの一
部に挿入する働きをする。

第７図において、反転情報生成回路２８は２と０の個数
が等しい１ｍシンボルのシンボルパターン、たとえば、
２０２０２０２０（Ｉｍ＝ａ）を生成する。カウンタ２
９ば、ブロック毎にポストアンブルの開始点から１ｍシ
ンボルの間だけ１を出力とする。このとき、カウンタ２
９の出力が１のときのみ１反転情報生成回路２８はＩｎ
　シンボルのシンボルパターン全１＠次送出する。した
がって、工ｍンンボルのシンボルパターンヲ送出シ終ワ
った後、カウンタ２９の出力は０になる。

一方、反転情報生成回路２８からのシンボルパターンは
１反転回路３０において、第１図の反転側倒回路１６の
出力Ｙによって反転・不反転の制御を受ける。つまり１
反転回路３ｏの出力には、反転情報生成回路２８の出力
であるシンボルパターン（Ｙ＝Ｑ　）、又は、このシン
ボルパターンにおけるすべての２１Ｆｒ：ｏに、Ｏ’ｊ
ｚ２に反転させたシンボルパターン（Ｙ＝１）が現れる
。

スイッチ３１は、カウンタ２９の出力が０のときは、第
１図の反転回路１８の出力を選択し、カウンタ２９の出
力が１のときは１反転回路３ｏの出力を選択するように
定める。こうすることにより、スイッチ３１の出力には
、ポストアンブルの開始点から工ｎ　シンボルの間に１
反転情報生成回路２８の出力、又は、それらの反転パタ
ーン１ｍ人できる。

なお１反転情報生成回路２８で生成するシンボルパター
ンとして、２と０の個数の等しいものを選んだのは、こ
のシンボルパターンに付加しても、ブロック内の２と０
の個数差を不変に保つことができ、ブロックの反転・不
反転の根拠を維持できるからである。

実施例４本実施例は、受信データから反転側＠１ａヲ受ける前の
シンボル系列を正しく復号するための復号回路に関し１
次のような同期信号補足手段と併用している。

［同期信号補足手段コニブロックＢｊ　の同期パターン
におけるシンボル誤りにより、ブロックＢｊに対する同
期パターン検出信号Ｓｊ　　が取り出せない場合に、ブ
ロックＢｊ　　に先行するブロックＢｊ−。

の検出信号Ｓｊ−・、又は、７・。ッ、１７ＢｊＫ後続
するブロックＢｊ＋＋の検出信号町＋１を用いて、ブロ
ックＢｊ　に対する同期信号を補う手段。

次に、復号回路について第８図のブロック図を用いて説
明する。第８図の復号回路には、３種類の機能がある。

第１の機能は、第４図の復号回路と同様に同期パターン
を検出した場合には、その同期パターンが反転されたも
のであるか否かを検出し、この検出信号に応じてブロッ
ク化データを復号する機能である。

第２の機能は、同期パターンに誤りがあり一致回路での
検出が不可能な場合には、同期信号補足回路からの補足
同期信号で同期パターンの位置を特定し、この部分の同
期パターンが本来の同期パターンのいずれに近いかを識
別する事によって。

ブロック化データを復号する機能である。

第３の機能は、同期パターンにおける誤りシンボル数が
多い場合には、同期パターンを区別することによる復号
を中止し、別に挿入した反転情報を用いてブロック化デ
ータを復号する機能である。

ここで、同期パターンのシンボル数？Ｓｓ、１ブロック
のシンボル数ヲＮｓ　　とする。又、反転した同期パタ
ーンをＳｐ　とする。このとき、第８図におけるシフト
レジスタ３２はＳ、段、−数回路３３はシフトレジスタ
３２の出力が同期パターンＳｐに一致するときのみ１を
出力する回路、−数回路３４はシフトレジスタ３２の出
力が同期パターンＳｐ　に一致するときのみ１を出力す
る回路である。

シフトレジスタ３２．−数回路３３．３４が前記第１の
機能を実現するための主たる回路である。

シフトレジスタ３６は８８段、計数回路３６はシフトレ
ジスタ３６の出力と同期パターンＳｐの一致ンンボル数
を計数し保持する回路、比較回路３７は計数回路３６の
出力がＸ以上ならば１％Ｘ未満ならばｏ全１ブロックよ
り短い期間だけ出力する回路である。なお、このＸの値
は、　（Ｓｓ＋１）／２より小さくない最小の値であれ
ばよい。

計ｉ回路３８は、シフトレジスタ３５の出力と同期パタ
ーンＳｐの一致シンボル数全計数し保持する回路、比較
回路３９は計数回路３８の出力がＸ以上ならば１．Ｘ未
満ならば０を１ブロツクより短い期間だけ出力する回路
である。

なお、遅延回路４０．ＯＲゲート４１，４２゜及び２プ
ａツク遅延回路４３は、同期パターンの全シンボルがシ
フトレジスタ３５に存在することを示す信号を生成する
。遅延回路４ｏは、シフトレジスタ３２の出力を１ブロ
ック遅らせる。したがって、シフトレジスタ３２に第ｊ
千１番目のブロックＢｊ＋＋の同期パターンの全シンボ
ルが存在すルトキ、シフトレジスタ３６にはブロックＢ
ｊ＋＋ｌＣ先行するブロック内　の同期パターンの全シ
ンボルが存在する。このとき、ＯＲゲート４１の出力に
はブロック町十＋　＋　］３］　＋　Ｂｊ−１に対する
同期信号の論理和が現れる。つまり、ブロックＢｊ＋１
の同期・くターンに対する一致回路３４．３６の出力で
ある同期信号と、ブロックＢｊ　　の同期パターンに対
するＯＲゲート４２の出力を１プａツク遅延させた。

２プａツク遅延回路４３の中間出力である同期信号と、
ブロック内＋１の同期パターンに対するＯＲゲート４２
の出力に現れる同期信号である。

したがって、連続する３ブロツク以上の同明パターンに
誤りがある場合を除いて、シフトレジスタ３５内に同期
パターンの全シンボルが存在する時点を特定できる。更
に、同期パターンのシンボル数Ｎｓは多くても６ｏシン
ボル程度であり、ンンポル誤り率は悪くても１×１０で
あるから、３ブロツク連続して同期パターンが誤る確率
は極めて低く１本実施例の実用性を損なうことはない。

シフトレジスタ３６．計数回路３６．３Ｂ、比較回路３
７．３９．遅延回路４０．ＯＲゲート４１゜４２、及び
５．２プａツク遅延回路４３が、＠記第２の機能を実現
する主たる回路である。

比較回路３７の出力は、Ｒ−Ｓクリップフロップ４４の
Ｒ入力に直結し、比較回路３９の出力はＲ−Ｓクリップ
フロップ４４のＳ入力に直結する。

Ｒ−Ｓフリップフロップ４４は、そのＲ入力が１のとき
には出力Ｑ＝Ｏ，そのＳ入力が１のときには出力Ｑ＝１
となる。

切り替え回路４５は、比較回路３７．３９の出力が共に
０のときのみ０を出力し、それ以外は１を出力する。な
お、切り替え回路４５の出力は。

１ブロツク間保持される。

通常、ランダムエラーが同期・ζターンに集中して発生
する確率は極めて低く、同期パターンにおける誤りシン
ボル数は、ランダム誤りの場合せいぜい３シンボルであ
る。したがって、比較回路３７゜３９におけるＸの設定
値は３あるいは４で十分である。

一方、ディジタルＶＴＲの場合には、特殊再生時やドロ
ップアウト発生時にバーストエラーが生シル。このバー
ストエラーがブロックの先頭で終わっている場合、ブロ
ックの先頭のシンボルノくターン、つまり同期パターン
があるべき位置には本来の同期パターンとは著しく異な
るシンボルパターンが存在することになる。

先述したように、ランダム誤りが同期パターンに集中し
て発生する確率は極めて低いので、ブロック内の同期パ
ターンが有るべき位置に存在するシンボルパターンと、
本来の同期パターンが５シンボルも６ンンボルも異なる
場合には、バーストエラーが発生したものと見なせる。

このような場合に、このシンボルパターンがｍ期パター
ンＳｐ又はＳｐのいずれに近いかを判別することは無意
味である。したがって本実施例では。

第８図における比較回路３７．３９の出力が共に０にな
るような同期パターンに対しては、同期パターンからブ
ロック化データの反転・不反転情報を抽出する操作を行
わず、第６図の回路によって挿入したｒｍシンボルの反
転情報を取り出して復号する。このための回路が、遅延
回路４６．シフトレジスタ４フ、計数回路４８．及び比
較回路４９である。

遅延回路４８により、ＯＲゲート４１の出力が０になる
時点で、Ｉｎ　段のシフトレジスタ４７にｌｆｆ１　シ
ンボルの反転・不反転情報がすべて収まるように定める
。計数回路３６は、この時点でのシフトレジスタ４７の
内容と１反転させていないＩｎシンボルの反転・不反転
情報のためのシンボルパターンとの、一致シンボル数を
計数し保持する。

比較回路４９は、計数回路５ｏの出力がＩ　ｍ／２より
小のときはＯ，ｌｍ７２以上のときは１を１ブロック間
出力する。

スイッチ５Ｑは、切り替え回路４６の出力が１のときは
、Ｒ−３フリツプフロツプ４４の出力Ｑを選択し、切り
替え回路４５の出力が０のときは。

比較回路４９の出力を選択する。シフトレジスタ３６の
出力とスイッチ５０の出力を入力とする反転回路６１の
出力には、正しく復号されたブロック化データが得られ
る。

第９図に、第８図の回路動作に関するタイミングチャー
１４示す。第９図において、第ｊ番目のブロック’ｊｉ
Ｂｊ、ブロックＢｊ　　におけるすべての２’ｉｏ、２
を０に反転させたブロックヲＢｊ　　としている。又、
各ブロックは同期パターンＳｐ、データ語群ｎａｔａ　
、反転情報工、及びポストアンブル＊よりなる。なお、
第８図におけるシフトレジスタ３２．３５．３７の出力
は、各シフトレジスタの最終段の出力波形である。又、
第９図における星印は、バーストエラーの影響を受けた
部分を表す。

第９図より、第８図の回路を用いることによって、同明
パターンに誤りが有る場合にも正しく復号できることが
わかる。なお、第９図における破線は、外乱によって検
出できない同期侶号を表し。

一点鎖線は不明な値であることを示す。

実施例５本実施例は、前記実施例１により置換したシンボル系列
から、置換する前のシンボル系列を復号し、更に、それ
らのシンボルに対応するピント列を復号する回路に関す
る。

本発明による３Ｂ−２Ｔ符号では、第１表ｆ１又はｆ５
のシンボルの組に限って、それらの組が連続する場合に
は偶数番目のシンボルの組を、第１表ｆ９のシンボルの
組に置き換える。したがって、受信側では＆９の組はそ
の一組前のシンボルの組に置き換えることによって１元
の３ピツトを正しく復号できる。

この復号手段を実現するのが第１０図の復号回路である
。第１０図において、受信したシンボル系列を２Ｔ−３
Ｂ変換器５２とＪＫ９検出器５３へ送る０２Ｔ−３Ｂ変換器６２では、受信シンボルの組（Ｔ１．
Ｔｚ）　ｋ第１表にしたがって％３ビットのビットパタ
ーン（Ｂ１＋　８２ｓ　Ｇ）に逆変換する。

慮９検出器６３は、受信シンボルの組（Ｔ１１Ｔ２）が
第１表＆９のシンボルパターンに等しければ１゜等しく
なければｏ′ｌｔ出力し、スイッチ５４はｆ９検出器６
３の出力が０のときは２Ｔ−３Ｂ変換器６２の出力を選
択し、ム９検出器５３の出力が１のときは一組前の２Ｔ
−３Ｂ変換器出力を保持しているＤフリソプフａツブ６
５の出力を選択する。

このようにすることで、受信シンボルの組（Ｔ１゜Ｔ２
）が第１表ｆ９のシンボルパターンに等Ｌ（なければ、
２Ｔ−３Ｂ変換器出力が復号器出力となり、受信シンボ
ルの組（Ｔ＋　＋　Ｔ２）が第１表＆９のシンボルパタ
ーンに等しければ、−組曲の受信シンボルの組に対応す
る３ビットパターンを選択し復号する。すなわち、３ビ
ットパターンに一対一の対応関係がない第９番目のシン
ボルパターンを導入しても、正しく元の３ピツトを復号
できる。

なお、第１０図７７）２Ｔ−３Ｂ変換器５２に関して、
受信シンボルの組が、第１表ｆ９のシンボルパターンで
ある場合の出力は、任意の３ビットパターンでよい。な
ぜなら、この出力は逼９のシンボルパターンが２組連続
することがないため、復号器出力とはならないからであ
る。

発明の効果本発明は、従来の３Ｂ−２Ｔ符号の長所金全く損なうこ
となく、セルフクロック機能を有し、しかも直流成分を
含まないＤＣフリーの３Ｂ−２Ｔ符号を簡単な回路で実
現した。したがって１本発明は、セルフクロック機能を
備え、しかも直流成分のない符号の使用が必須であるデ
ィジタルＶＴＲに対して好適であるのに加えて、他の高
密度記録が要求される機器にも十分適用できることは言
うまでもない。

このように、従来の３Ｂ−２Ｔ符号を犬きぐ上回る性能
を有する新たな３Ｂ−２Ｔ符号全、簡単な回路で実現す
る本発明の実用的効果は非常に犬きい。

【図面の簡単な説明】

第１図は本発明における一実施例の置換回路のブロック
図、第２図は従来の３Ｂ−２Ｔ符号と本発明の３Ｂ−２
Ｔ符号の波形図、第３図は第１図の動作に関するタイミ
ングチャート、第４図はブロック化データの反転・不反
転全制御する回路のブロック図、第５図は第４図の動作
に関するタイミングチャート、第６図は第１図の回路に
よって制御されたブロック化データを復元する復号回路
のプａツク図、第７図はブロック化データの反転・不反
転情報を挿入する回路のブロック図、第８図は反転・不
反転の制御全受けたブロック化データの復号回路のプａ
ツク図、第９図は第８図の動作に関するタイミングチャ
ート、第１０図は置換したシンボル系列を置換する前の
シンボル系列に復号する回路のブロック図、第１１図は
ブロックの構成図である。１・・・・・・ｆ１検出器、２・・・・・・＆６検出器
、３，５゜７．８，９．５６・・・・・・Ｄフリップ７
０ツブ％　１１・−・−＝　３　Ｂ　−２Ｔ変換器、１
２，２０，３１．５０゜６４・・・・・・スイッチ、１
３・・・・・・＆９発生器、１４゜２９・・・・・・カ
ウンタ％１５．１７・・・・・・保持回路％１６・・・
・・・反転制御回路、１Ｂ、２７，３０．５１・・・・
・・反転回路、１９・・・・・・１ブロック遅延回路、
２１・・・・・・極性反転回路、２２・・・・・・加算
器、２３，３２゜３５．４７・・・・・・シフトレジス
タ、２４，２５，３３゜３４・・・・・・−数回路％２
８．４４・・・・・・Ｒ−Ｓフリノプフａツブ、２８・
・・・・・反転情報生成回路、３６゜３８．４８・・・
・・・計数回路、３７，３９．４９・・・・・・比較回
路、４０．４６・・・・・・遅延回路、４３・・・・・
・２ブロック遅延回路、４６・・・・・・切換回路％６
２・・・・・・２Ｔ−３Ｂ変換回路、５３・・・・・・
ｆ９検出器。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図 λ力３ビ、ソト　　ｆＯｆ　０００００００００　　ｔ
ｏｏ　　１００−−−第６図 ’Ｍ第９図

Claims

【特許請求の範囲】

３ビットの２進値（Ｂ＿１、Ｂ＿２、Ｂ＿３）を（Ｂ＿
１、Ｂ＿２、Ｂ＿３）に一対一に対応づけたそれぞれが
３値（＝０、１、２）をとる２つのシンボル（Ｔ＿１、
Ｔ＿２）に変換して得られる３Ｂ−２Ｔ符号であって、
前記シンボル（Ｔ＿１、Ｔ＿２）を前記（Ｂ＿１、Ｂ＿
２、Ｂ＿３）に対応づけしていない（Ｔ＿１′、Ｔ＿２
′）に置き換える置換手段と、前記置換手段の出力にお
けるシンボル０の個数Ｎ＿０とシンボル２の個数Ｎ＿２
を一定期間計数する計数手段と、前記Ｎ＿２とＮ＿０の
個数差を求める計算手段と、前記計算手段の出力に基づ
いて前記置換手段の出力に関して反転・不反転を制御す
る反転制御手段と、反転したか否かの情報を挿入する反
転情報挿入手段と、反転情報に基づいてシンボル系列を
復号する復号手段とを備えることを特徴とする符号変換
装置。