JPS62251676A - 多芯ケ−ブル試験用デ−タ作成装置 - Google Patents
多芯ケ−ブル試験用デ−タ作成装置Info
- Publication number
- JPS62251676A JPS62251676A JP61096267A JP9626786A JPS62251676A JP S62251676 A JPS62251676 A JP S62251676A JP 61096267 A JP61096267 A JP 61096267A JP 9626786 A JP9626786 A JP 9626786A JP S62251676 A JPS62251676 A JP S62251676A
- Authority
- JP
- Japan
- Prior art keywords
- data
- characteristic
- recording
- time
- terminal group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 84
- 238000001514 detection method Methods 0.000 claims description 68
- 238000009413 insulation Methods 0.000 claims description 44
- 238000005259 measurement Methods 0.000 claims description 25
- 238000007689 inspection Methods 0.000 abstract 3
- 230000006870 function Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P20/00—Technologies relating to chemical industry
- Y02P20/50—Improvements relating to the production of bulk chemicals
- Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Relating To Insulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多芯ケーブル試験用データ作成装置に係り、多
芯ケーブルの導通、絶縁、耐圧試験を行うケーブルテス
ターの構成に好適する多芯ケーブル試験用データ作成装
置に関する。
芯ケーブルの導通、絶縁、耐圧試験を行うケーブルテス
ターの構成に好適する多芯ケーブル試験用データ作成装
置に関する。
〔従来の技術〕
現在、絶縁被覆した複数の芯線からなる多芯ケーブルが
通信伝送網に多用されている。
通信伝送網に多用されている。
そして、この多芯ケーブルにあっては高い信頼性を確保
する観点から、各芯線の絶縁抵抗や耐圧漏れ電流を所定
の範囲内に極めて小さく抑えることが必要であるので、
予め設定した試験信号を各芯線毎に加えて絶縁抵抗や耐
圧漏れ電流を検出して絶縁特性および耐圧特性を測定し
ていた。
する観点から、各芯線の絶縁抵抗や耐圧漏れ電流を所定
の範囲内に極めて小さく抑えることが必要であるので、
予め設定した試験信号を各芯線毎に加えて絶縁抵抗や耐
圧漏れ電流を検出して絶縁特性および耐圧特性を測定し
ていた。
しかしながら、多芯ケーブルの絶縁特性や耐圧特性は、
芯線に用いる導線や絶縁被覆の種類、多芯ケーブルに接
続されるコネクタ等の接続状態によって大きな影響を受
けるし、多芯ケーブルが長くなれば各芯線の抵抗、イン
ダクタンスおよび芯線間のキャパシタンスもそれら絶縁
特性および耐圧特性に影響を及ぼし易く、従来のように
予め設定した同一試験信号を多芯ケーブルの各芯線に加
えて試験するだけでは各芯線毎の正確な検出結果が得ら
れず、不十分であった。
芯線に用いる導線や絶縁被覆の種類、多芯ケーブルに接
続されるコネクタ等の接続状態によって大きな影響を受
けるし、多芯ケーブルが長くなれば各芯線の抵抗、イン
ダクタンスおよび芯線間のキャパシタンスもそれら絶縁
特性および耐圧特性に影響を及ぼし易く、従来のように
予め設定した同一試験信号を多芯ケーブルの各芯線に加
えて試験するだけでは各芯線毎の正確な検出結果が得ら
れず、不十分であった。
さらに、多芯ケーブルは2両端における各芯線毎の端子
組を探すことが極めて煩雑であり高い習熟度も要求され
ているので、簡単で能率の良い端子組検出手法が望まれ
ている。
組を探すことが極めて煩雑であり高い習熟度も要求され
ているので、簡単で能率の良い端子組検出手法が望まれ
ている。
本発明はこのような状況の下になされたもので。
多芯ケーブルの各芯線毎の端子組データの検出が容易で
、各芯線毎の正確な特性データも簡単に得られるととも
に、この特性データに基づいて余裕度を持たせた試験用
データが自動的に得られる多芯ケーブル試験用データ作
成装置の提供を目的とする。
、各芯線毎の正確な特性データも簡単に得られるととも
に、この特性データに基づいて余裕度を持たせた試験用
データが自動的に得られる多芯ケーブル試験用データ作
成装置の提供を目的とする。
このような問題点を解決するために0本発明はクレーム
対応図である第1図に示すような構成を有している。
対応図である第1図に示すような構成を有している。
すなわち、検査信号出力手段101は複数の芯線を有す
る多芯ケーブル(サンプルケーブル)100に検査信号
を切り換え出力するものである。
る多芯ケーブル(サンプルケーブル)100に検査信号
を切り換え出力するものである。
端子組検出手段102はその多芯ケーブル100の両端
における各芯線毎の対応する端子組データを検出するも
のである。
における各芯線毎の対応する端子組データを検出するも
のである。
記録手段103はその端子組検出手段102からの各端
子組データを見出し項目として記録するとともにこれら
各端子組データ毎にデータ記録領域を有している。
子組データを見出し項目として記録するとともにこれら
各端子組データ毎にデータ記録領域を有している。
第1の時間測定手段104は、上記検査信号出力時から
各端子組データが出力されるまでの各々の時間を測定し
、記録手段103のデータ記録領域へ各端子組データ毎
に対応させてそれら各測定時間を記録するものである。
各端子組データが出力されるまでの各々の時間を測定し
、記録手段103のデータ記録領域へ各端子組データ毎
に対応させてそれら各測定時間を記録するものである。
特性検出手段105は記録手段103の各端子組データ
に基づいて各端子組毎の特性データを検出し、記録手段
103のデータ記録領域へ各端子組データ毎に対応させ
てそれら各特性データを記録するものである。
に基づいて各端子組毎の特性データを検出し、記録手段
103のデータ記録領域へ各端子組データ毎に対応させ
てそれら各特性データを記録するものである。
第2の時間測定手段106は、上記検査信号出力時から
前記各端子組の特性データが出力されるまでの各々の時
間を測定し8記録手段103のデータ記録領域へ各端子
組データに対応させてそれら測定時間を記録するもので
ある。
前記各端子組の特性データが出力されるまでの各々の時
間を測定し8記録手段103のデータ記録領域へ各端子
組データに対応させてそれら測定時間を記録するもので
ある。
余裕値設定手段111は各端子組データに対応する検出
時間、特性データ、特性データ検出時間の少なくとも1
種類について余裕値を設定するものである。
時間、特性データ、特性データ検出時間の少なくとも1
種類について余裕値を設定するものである。
試験用データ作成手段112は、記録手段103からの
各端子組データの検出時間、特性データもしくは特性デ
ータの検出時間に、余裕値設定手段111からの余裕値
を加えて試験用データを出力するものである。
各端子組データの検出時間、特性データもしくは特性デ
ータの検出時間に、余裕値設定手段111からの余裕値
を加えて試験用データを出力するものである。
そして、試験用データ記録手段113は、試験用データ
作成手段112からの試験用データを記録するものであ
る。
作成手段112からの試験用データを記録するものであ
る。
さらに、−ヒ記特性検出手段105は絶縁特性検出手段
107もしくは耐圧特性検出手段109゜または絶縁特
性検出手段107および耐圧特性検出手段109で構成
され、上記第2の時間測定手段10Gが各絶縁特性の出
力されるまでの時間測定手段108および各耐圧特性の
出力されるまでの時間測定手段110から構成されてい
る。
107もしくは耐圧特性検出手段109゜または絶縁特
性検出手段107および耐圧特性検出手段109で構成
され、上記第2の時間測定手段10Gが各絶縁特性の出
力されるまでの時間測定手段108および各耐圧特性の
出力されるまでの時間測定手段110から構成されてい
る。
このような本発明は、端子組検出手段102が多芯ケー
ブル100の各端子組データを記録手段103に見出し
項目として記録し、各端子組データが得られるまでの各
々の時間を第1の時間測定手段104が測定して記録手
11103内へ各端子組データ毎に記録し、記録手段1
03の各端子組データに基づいて特性検出手段105が
芯線毎の各特性データを検出して各端子組データ毎に記
録手段103に記録し、各特性データが得られるまでの
各々の時間を第2の時間測定手段106が測定して同様
に各端子組データ毎に記録手段103内に記録する。
ブル100の各端子組データを記録手段103に見出し
項目として記録し、各端子組データが得られるまでの各
々の時間を第1の時間測定手段104が測定して記録手
11103内へ各端子組データ毎に記録し、記録手段1
03の各端子組データに基づいて特性検出手段105が
芯線毎の各特性データを検出して各端子組データ毎に記
録手段103に記録し、各特性データが得られるまでの
各々の時間を第2の時間測定手段106が測定して同様
に各端子組データ毎に記録手段103内に記録する。
さらに、試験用データ作成手段112が記録手段103
内の各特性データや各時間データに余裕値設定手段11
1からの余裕度を加えて試験用データを作成して試験用
データ記録手段113へ記録する。
内の各特性データや各時間データに余裕値設定手段11
1からの余裕度を加えて試験用データを作成して試験用
データ記録手段113へ記録する。
以下本発明の詳細な説明する。
第2図は本発明に係る多芯ケーブル試験用データ作成装
置の一実施例を示すブロック図である。
置の一実施例を示すブロック図である。
まず8本発明の詳細な説明する前にその概略を説明する
。
。
第2図において、複数の芯線を有する多芯ケーブル1の
両端には切換回路3が接続されており。
両端には切換回路3が接続されており。
この切換回路3には導通検出回路5.絶縁特性検出回路
13.耐圧特性検出回路17が切り換え接続されている
。
13.耐圧特性検出回路17が切り換え接続されている
。
導通検出回路5にはCPUI 1および時間測定回路7
が、絶縁特性検出回路I3にはCPUI Iおよび時間
測定回路15が、耐圧特性検出回路17にはCPUII
および時間測定回路19が接続されており、それら時間
測定回路?、15.19は各々CPUI 1に接続され
ている。
が、絶縁特性検出回路I3にはCPUI Iおよび時間
測定回路15が、耐圧特性検出回路17にはCPUII
および時間測定回路19が接続されており、それら時間
測定回路?、15.19は各々CPUI 1に接続され
ている。
導通検出回路5.絶縁特性検出回路13.耐圧特性検出
回路17および時間測定回路15.19は共にCPUI
1で制御された制御回路9によって制御されるととも
に、CPUIIからデータを入力可能に制御されている
。
回路17および時間測定回路15.19は共にCPUI
1で制御された制御回路9によって制御されるととも
に、CPUIIからデータを入力可能に制御されている
。
CPUI 1には、メモリー21.出力端子23゜プリ
ンター 25a、CRTディスプレイ25b。
ンター 25a、CRTディスプレイ25b。
試験用データ作成回路27が接続され、試験用データ作
成回路27には余裕度設定回路29が接続されており、
余裕度設定回路29およびcputlにはキー入力回路
31が接続されている。
成回路27には余裕度設定回路29が接続されており、
余裕度設定回路29およびcputlにはキー入力回路
31が接続されている。
次に9本発明に係る多芯ケーブル試験用データ作成装置
の詳細を説明する。
の詳細を説明する。
多芯ケーブルlはサンプル用のものであり9例えば第3
図に示すように、端子]゛lと751を有する芯線1a
+端子T2とT52を有する芯線1b、端子T3.T5
3およびT54を有する芯線lc・・・からなっており
、各端子T1〜T54・・・は複数のスイッチ素子3A
〜3G・・・からなる切換回路3のそれらスイッチ素子
3A〜3G・・・の可動接点に接続されている。
図に示すように、端子]゛lと751を有する芯線1a
+端子T2とT52を有する芯線1b、端子T3.T5
3およびT54を有する芯線lc・・・からなっており
、各端子T1〜T54・・・は複数のスイッチ素子3A
〜3G・・・からなる切換回路3のそれらスイッチ素子
3A〜3G・・・の可動接点に接続されている。
この切換回路3のスイッチ素子3A〜3G・・・は1回
路3接点構成のリレー回路で形成されており1例えば1
92個のスイッチ素子3A〜3G・・・を有している。
路3接点構成のリレー回路で形成されており1例えば1
92個のスイッチ素子3A〜3G・・・を有している。
切換回路3における各スイッチ素子3A〜3Gの3個の
固定接点は、各々導通検出口1/85.絶縁特性検出回
路13.耐圧特性検出回路17に接続されており、制御
回路9からの制御信号によって多芯ケーブル1の各端子
T1〜T54・・・が導通検出回路5.絶縁特性検出回
路13.耐圧特性検出回路17に切り換え接続されるよ
うになっている。
固定接点は、各々導通検出口1/85.絶縁特性検出回
路13.耐圧特性検出回路17に接続されており、制御
回路9からの制御信号によって多芯ケーブル1の各端子
T1〜T54・・・が導通検出回路5.絶縁特性検出回
路13.耐圧特性検出回路17に切り換え接続されるよ
うになっている。
第2図の導通検出回路5は、上述したスイッチ素子3A
〜3G・・・に対応する192個の単位検出回路33を
有して構成されている。この単位検出回路33は、第4
図に示すように、5v程度の直流電圧を検査信号として
出力するTTL直流増幅回路からなる信号発生回路35
と、この信号発生回路35に直列接続されコンパレータ
を有する受信回路37と、信号発生回路35と受信回路
37の接続点に接続された入出力兼用端子39とを有し
て形成されており、信号発生回路35および受信回路3
7には、これらを0N10FF制御する信号s、、s2
が入力可能になっている。
〜3G・・・に対応する192個の単位検出回路33を
有して構成されている。この単位検出回路33は、第4
図に示すように、5v程度の直流電圧を検査信号として
出力するTTL直流増幅回路からなる信号発生回路35
と、この信号発生回路35に直列接続されコンパレータ
を有する受信回路37と、信号発生回路35と受信回路
37の接続点に接続された入出力兼用端子39とを有し
て形成されており、信号発生回路35および受信回路3
7には、これらを0N10FF制御する信号s、、s2
が入力可能になっている。
各単位検出回路33の入出力兼用端子39は切換回路3
の各スイッチ回路3A〜3G・・・の固定接点に接続さ
れており1図中の符号DI + D2は保護用ダイオ
ードである。
の各スイッチ回路3A〜3G・・・の固定接点に接続さ
れており1図中の符号DI + D2は保護用ダイオ
ードである。
この単位検出回路33は、制御信号SL、S2によって
信号発生回路35がONされ受信回路37がOIパFさ
れると、信号発生回路35から入出力兼用端子39を介
して5vの直流電圧が検査信号として出力され、多芯ケ
ーブル1の端子′1゛l〜T54・・・のいずれかに印
加可能になっている。
信号発生回路35がONされ受信回路37がOIパFさ
れると、信号発生回路35から入出力兼用端子39を介
して5vの直流電圧が検査信号として出力され、多芯ケ
ーブル1の端子′1゛l〜T54・・・のいずれかに印
加可能になっている。
他方、信号発生回路35がOFFに受信回路37がON
されることにより1人出力兼用端子39からの受信信号
が所定のレベル以上あれば受信回路37から信号が出力
されるようになっている。
されることにより1人出力兼用端子39からの受信信号
が所定のレベル以上あれば受信回路37から信号が出力
されるようになっている。
すなわち、単位検出回路33は検査信号の出力回路とし
て機能する一方、信号の検出回路としても機能する。
て機能する一方、信号の検出回路としても機能する。
そして、導通検出回路5は、制御回路9によって単位検
出回路33の1個を検査信号出力回路として機催させ、
残りの単位検出回路33を検査信号検出回路として機能
させるとともに、検出信号の出力回v3や検出回路とし
て機能させる単位検出回路33を順次切り換え制御され
ている。
出回路33の1個を検査信号出力回路として機催させ、
残りの単位検出回路33を検査信号検出回路として機能
させるとともに、検出信号の出力回v3や検出回路とし
て機能させる単位検出回路33を順次切り換え制御され
ている。
一方、CPU(中央処理装置)11は演算装置。
内部制御装置、内部記憶装置等を有し、内部記憶装置内
の所定のプログラムや外部からの手動コマンド入力に従
って順次処理動作するものであり。
の所定のプログラムや外部からの手動コマンド入力に従
って順次処理動作するものであり。
検査信号を出力する単位検出回路33に接続した芯線の
端子と、この検査信号の出力される単位検出回路33の
接続された端子とを端子組データとして作成するように
構成されている。
端子と、この検査信号の出力される単位検出回路33の
接続された端子とを端子組データとして作成するように
構成されている。
例えば、制御回路9によって切換回路3を介して多芯ケ
ーブル1の端子TIに接続された単位検出回路33を検
査信号出力回路として機能させる一方、残りの端子T2
〜T54に接続された単位検出回路33を検出回路とし
て機能させ、信号が導通する端子T51をCP[Jll
によって検出するとともに端子T1と端子T51とを芯
線1aの端子組データとして作成する。芯線1b、芯線
IC・・・についても同様である。
ーブル1の端子TIに接続された単位検出回路33を検
査信号出力回路として機能させる一方、残りの端子T2
〜T54に接続された単位検出回路33を検出回路とし
て機能させ、信号が導通する端子T51をCP[Jll
によって検出するとともに端子T1と端子T51とを芯
線1aの端子組データとして作成する。芯線1b、芯線
IC・・・についても同様である。
このように、導通検出回路5.制御回路9およびCPU
11によって多芯ケーブル1における芯線のいずれの端
子が端子組となるかが検出され。
11によって多芯ケーブル1における芯線のいずれの端
子が端子組となるかが検出され。
CPUJIは端子組データをメモリー21に見出し項目
としてデータ記録領域へに記録するよう構成されている
。
としてデータ記録領域へに記録するよう構成されている
。
メモリー21はcpuitによって書込みおよび読出し
制御された電子的な記録媒体であり1例えば一般的なフ
ロッピーデスクや内臓されたRAM型ICであり、第5
図に示すように、データ記録領域への各端子組データ毎
に所定のデータ記録領域B、 C,D、 E、 F、
G、 H,I、 、J・・・を有している。
制御された電子的な記録媒体であり1例えば一般的なフ
ロッピーデスクや内臓されたRAM型ICであり、第5
図に示すように、データ記録領域への各端子組データ毎
に所定のデータ記録領域B、 C,D、 E、 F、
G、 H,I、 、J・・・を有している。
時間測定回II′37は制御回路9によって制御され。
導通検出回路5内の1つの単位検出回路33から検査信
1・)が出力された後、各端子組データが得られるまで
の各々の所要時間を測定してCPUI 1へ出力するも
のであり、CPUIIはそれら各時間データをメモリー
21における各端子組データ毎にデータ記録領域Bへ記
録する機能を有している。
1・)が出力された後、各端子組データが得られるまで
の各々の所要時間を測定してCPUI 1へ出力するも
のであり、CPUIIはそれら各時間データをメモリー
21における各端子組データ毎にデータ記録領域Bへ記
録する機能を有している。
絶縁特性測定回路13は、第6図に示すように。
検査信号として500V程度の直流電圧を出力する直流
信号発生部41と、その検査信号の印加に伴って多芯ケ
ーブルlから得られる直流電流を電圧変換しかつA/D
変換して得られる絶縁抵抗値をCPUIIおよび時間測
定回路15に出力する絶縁特性データ出力部43と、メ
モリー21の端子組データに基づいて切換回路3の1つ
のスイッチ素子3A〜3G・・・における固定接点のI
I囚に直流電圧を印加し、他のスイッチ素子3A〜3G
・・・の固定接点を共通接続するとともに絶縁特性デー
タ出力部43へ接続する切換部45からなっている。
信号発生部41と、その検査信号の印加に伴って多芯ケ
ーブルlから得られる直流電流を電圧変換しかつA/D
変換して得られる絶縁抵抗値をCPUIIおよび時間測
定回路15に出力する絶縁特性データ出力部43と、メ
モリー21の端子組データに基づいて切換回路3の1つ
のスイッチ素子3A〜3G・・・における固定接点のI
I囚に直流電圧を印加し、他のスイッチ素子3A〜3G
・・・の固定接点を共通接続するとともに絶縁特性デー
タ出力部43へ接続する切換部45からなっている。
なお、メモリー21の端子組データはcpuilによっ
て切換部45へ入力されるのは言うまでもない。
て切換部45へ入力されるのは言うまでもない。
この絶縁特性測定回路13は、直流信号発生部41から
多芯ケーブル1の芯線の1本に500Vの直流電圧を印
加して残りの芯線を共通接続し。
多芯ケーブル1の芯線の1本に500Vの直流電圧を印
加して残りの芯線を共通接続し。
この共通接続された芯線に流れる漏れ電流を絶縁特性デ
ータ出力部43へ加えて絶縁抵抗値を検出し、各芯線1
a、 1 bt 1 c・・・毎に絶縁抵抗値を
CPUI lへ出力するものである。
ータ出力部43へ加えて絶縁抵抗値を検出し、各芯線1
a、 1 bt 1 c・・・毎に絶縁抵抗値を
CPUI lへ出力するものである。
時間測定回路15は、直流電圧を出力してから安定した
漏れ電流が得られるまでの各々の時間を測定してcpu
ttに出力する機能を有し、 CPu1tはそれら絶
縁゛抵抗値や測定時間を端子組データ毎にメモリー21
のデータ記録領域り、E(第5図参照)に記録する機能
を有している。
漏れ電流が得られるまでの各々の時間を測定してcpu
ttに出力する機能を有し、 CPu1tはそれら絶
縁゛抵抗値や測定時間を端子組データ毎にメモリー21
のデータ記録領域り、E(第5図参照)に記録する機能
を有している。
耐圧特性測定回路17は、第7図に示すように。
検査信号として500V程度の交流電流を出力する交流
信号発生部47と、その検査信号の印加によって多芯ケ
ーブルlから得られる交流電流をA/D変換して得られ
る漏れ電流値をCPUI 1および時間測定回路15へ
出力する耐圧特性データ出力部49と、CPUIIによ
って入力されたメモリー21内の端子組データに基づい
て切換回路3の1つのスイッチ素子3A〜3G・・・の
固定接点の1つに交流電流を印加し、他のスイッチ素子
3A〜3G・・・の固定接点を共通接続するとともに耐
圧特性データ出力部43へ出力する切換部51からなっ
ている。
信号発生部47と、その検査信号の印加によって多芯ケ
ーブルlから得られる交流電流をA/D変換して得られ
る漏れ電流値をCPUI 1および時間測定回路15へ
出力する耐圧特性データ出力部49と、CPUIIによ
って入力されたメモリー21内の端子組データに基づい
て切換回路3の1つのスイッチ素子3A〜3G・・・の
固定接点の1つに交流電流を印加し、他のスイッチ素子
3A〜3G・・・の固定接点を共通接続するとともに耐
圧特性データ出力部43へ出力する切換部51からなっ
ている。
この耐圧特性測定回路17は、交流信号発生部47から
多芯ケーブル1の芯線の1本に500Vの交流電流を流
し、共通接続された残りの芯線に流れる漏れ電流を耐圧
特性データ出力部49に加えて漏れ電流値を検出し、各
芯線1a、lb、IC・・・毎に耐圧特性として出力す
るものである。
多芯ケーブル1の芯線の1本に500Vの交流電流を流
し、共通接続された残りの芯線に流れる漏れ電流を耐圧
特性データ出力部49に加えて漏れ電流値を検出し、各
芯線1a、lb、IC・・・毎に耐圧特性として出力す
るものである。
時間測定回路19は、各芯線1a、lb、lc・・・毎
に交流電流を出力してから安定した漏れ電流が得られる
までの各々の時間を測定してCPU11に出力する機能
を有し、cputtはそれら耐圧特性値や測定時間を端
子組データ毎にメモリー21のデータ記録領域H,I(
第5図参照)に記録する機能を有している。
に交流電流を出力してから安定した漏れ電流が得られる
までの各々の時間を測定してCPU11に出力する機能
を有し、cputtはそれら耐圧特性値や測定時間を端
子組データ毎にメモリー21のデータ記録領域H,I(
第5図参照)に記録する機能を有している。
余裕度設定回路29は、メモリー21に記録された端子
組データの検出所要時間、絶縁抵抗値。
組データの検出所要時間、絶縁抵抗値。
絶縁抵抗測定時間、耐圧特性の各々について余裕度を設
定する機能を有し、試験用データ作成回路27ではメモ
リー21の各々のデータに余裕度設定回路29からの余
裕度を加え各々試験用データを作成する機能を有してい
る。この余裕度は実施に検査する多芯ケーブル1の特性
のばらつきを考慮して決定される。
定する機能を有し、試験用データ作成回路27ではメモ
リー21の各々のデータに余裕度設定回路29からの余
裕度を加え各々試験用データを作成する機能を有してい
る。この余裕度は実施に検査する多芯ケーブル1の特性
のばらつきを考慮して決定される。
CPUIIはメモリー21に記録されたデータを試験用
データ作成回路27へ出力するとともに。
データ作成回路27へ出力するとともに。
試験用データ作成回路27で作成された試験用データを
再びメモリー21のデータ記録領域C,F。
再びメモリー21のデータ記録領域C,F。
G、 J (第5図参照)に記録するよう構成されて
いる。
いる。
なお、余裕度設定回路29における設定値は。
端子組データの検出所要時間、絶縁抵抗値、絶縁抵抗測
定時間、耐圧特性の1種類以上任意であり。
定時間、耐圧特性の1種類以上任意であり。
しかもキー入力回路31で外部からも設定可能であり、
そのキー入力回路31はCPUI 1を直接制御可能に
もなっている。
そのキー入力回路31はCPUI 1を直接制御可能に
もなっている。
さらに、cputtは、メモリー21内のヰ仝出データ
や作成された試験用データを出力端子23から随時に出
力させたり、プリンター25aやCRTデスプレイ25
bに出力可能に個性されている。
や作成された試験用データを出力端子23から随時に出
力させたり、プリンター25aやCRTデスプレイ25
bに出力可能に個性されている。
なお、上述したCPUIIを中心とする構成要素の動作
は、以下のフローチャートに基づく動作説明によって更
に明らかになるであろう。
は、以下のフローチャートに基づく動作説明によって更
に明らかになるであろう。
次に、このように構成された本発明の多芯ケーブル試験
用データ作成装置の動作を、第8図のフローチャートを
用いて説明する。
用データ作成装置の動作を、第8図のフローチャートを
用いて説明する。
プログラムがスタートしてCPUIIや構成要素が動作
開始する。ステップ200にてサンプルとなる多芯ケー
ブル1を切換回路3に接続し、ステップ201にて導通
検出回路5および時間測定回路7から端子組データおよ
び所要時間を得た後。
開始する。ステップ200にてサンプルとなる多芯ケー
ブル1を切換回路3に接続し、ステップ201にて導通
検出回路5および時間測定回路7から端子組データおよ
び所要時間を得た後。
ステップ202にてそれら端子組データおよび所要時間
を第9図(1)のようにメモリー21内のデータ記録領
域A、 Bに記録する。
を第9図(1)のようにメモリー21内のデータ記録領
域A、 Bに記録する。
ステップ203では多芯ケーブル1の未測定個所の有無
を判断し、YESの場合にはステップ201に戻って同
じ動作を繰り返えす。
を判断し、YESの場合にはステップ201に戻って同
じ動作を繰り返えす。
全ての端子の検査が終了してステップ203がNoにな
った場合には、ステップ204にてメモリー21に記録
された端子組データに基づいて多芯ケーブル1の絶縁特
性検査端子を決定し、ステップ205にて絶縁特性検出
回路13および時間測定回路15から絶縁抵抗値および
検出所要時間を得て、ステップ206にてその絶縁抵抗
値および測定所要時間を第9図(2)のようにメモリー
21のデータ記録領域り、Eに記録する。
った場合には、ステップ204にてメモリー21に記録
された端子組データに基づいて多芯ケーブル1の絶縁特
性検査端子を決定し、ステップ205にて絶縁特性検出
回路13および時間測定回路15から絶縁抵抗値および
検出所要時間を得て、ステップ206にてその絶縁抵抗
値および測定所要時間を第9図(2)のようにメモリー
21のデータ記録領域り、Eに記録する。
次に、ステップ207では未測定個所の有無を判断し、
YESの場合にはステップ204に戻って同じ動作を繰
り返す。
YESの場合にはステップ204に戻って同じ動作を繰
り返す。
ステップ207がNoになった場合には、ステップ20
Bにてメモリー21に記録された端子組データに基づい
て多芯ケーブル1の耐圧特性検査端子を決定し、ステッ
プ209にて耐圧特性検出回路13および時間測定回路
19から漏れ電流値および検出所要時間を得る。ステッ
プ210では漏れ電流値および測定所要時間を第9図(
3)のようにメモリー21のデータ記録領域H,fに記
録する。
Bにてメモリー21に記録された端子組データに基づい
て多芯ケーブル1の耐圧特性検査端子を決定し、ステッ
プ209にて耐圧特性検出回路13および時間測定回路
19から漏れ電流値および検出所要時間を得る。ステッ
プ210では漏れ電流値および測定所要時間を第9図(
3)のようにメモリー21のデータ記録領域H,fに記
録する。
そして、ステップ211では未測定個所の有無を判断し
、YESの場合にはステップ208に戻って同じ動作を
繰り返す。
、YESの場合にはステップ208に戻って同じ動作を
繰り返す。
ステ、プ211がNOの場合にはステップ212でメモ
リー21内の端子組データの得られる所要時間に余裕度
を付加して試験用データを作成し。
リー21内の端子組データの得られる所要時間に余裕度
を付加して試験用データを作成し。
ステップ213ではメモリー21内の絶縁抵抗値および
測定所要時間に余裕度を付加して試験用データを作成す
る。
測定所要時間に余裕度を付加して試験用データを作成す
る。
さらに、ステップ214では漏れ電流値に余裕度を付加
して試験用データを作成し、ステップ2I5では、それ
ら試験用データを第9図(4)〜(6)のようにメモリ
ー21のデータ記録領域C9F、G、Jに試験用データ
として記録して終了する。
して試験用データを作成し、ステップ2I5では、それ
ら試験用データを第9図(4)〜(6)のようにメモリ
ー21のデータ記録領域C9F、G、Jに試験用データ
として記録して終了する。
なお、第9図は便宜上、各試験用データはその作成手順
に合わせて個別に示したが、記録状態は第5図のような
フォーマットで記録される。
に合わせて個別に示したが、記録状態は第5図のような
フォーマットで記録される。
ステップ211が終了した場合にメモリー21に記録さ
れた各種データを、ステップ216にて例えばプリンタ
25aを介して印刷出力可能であり、さらに図示はしな
いが随時に各種データをCRTディスプレイ25bに表
示可能である。
れた各種データを、ステップ216にて例えばプリンタ
25aを介して印刷出力可能であり、さらに図示はしな
いが随時に各種データをCRTディスプレイ25bに表
示可能である。
そして1本発明の多芯ケーブル試験用データ作成装置を
用いたケーブルテスターでは1例えば。
用いたケーブルテスターでは1例えば。
上述したサンプル用多芯ケーブルlと同種類の被試験ケ
ーブルにおいて、メモリー21のデータ記録領域Gにあ
る試験用時間データに従って絶縁検査信号として直流電
圧を印加し、得られた絶縁抵抗値がデータ記録領域F内
の絶縁抵抗値の範囲内にあるか否かが検査され、またメ
モリー21内のデータ記録領域1の試験用時間データに
従って交流電流を印加し、得られた値がデータ記録領域
J内の値を越えていないかが検査される。
ーブルにおいて、メモリー21のデータ記録領域Gにあ
る試験用時間データに従って絶縁検査信号として直流電
圧を印加し、得られた絶縁抵抗値がデータ記録領域F内
の絶縁抵抗値の範囲内にあるか否かが検査され、またメ
モリー21内のデータ記録領域1の試験用時間データに
従って交流電流を印加し、得られた値がデータ記録領域
J内の値を越えていないかが検査される。
以上説明したように本発明の多芯ケーブル試験用データ
作成装置は、多芯ケーブルの各芯線の導通試験および端
子組データ取得が必要最小限の短時間で行えるし、各芯
線毎の正確名導通試験、高精度の絶縁および耐圧特性デ
ータ検出が短時間で可能であるとともに、それら得られ
た特性データから余裕度を付加した各芯線毎の試験用デ
ータを簡単に得られる利点を有する。
作成装置は、多芯ケーブルの各芯線の導通試験および端
子組データ取得が必要最小限の短時間で行えるし、各芯
線毎の正確名導通試験、高精度の絶縁および耐圧特性デ
ータ検出が短時間で可能であるとともに、それら得られ
た特性データから余裕度を付加した各芯線毎の試験用デ
ータを簡単に得られる利点を有する。
従って1本発明の多芯ケーブル試験用データ作成装置を
ケーブルテスターに用いると、極めて検査能率が高くな
る。
ケーブルテスターに用いると、極めて検査能率が高くな
る。
第1図は本発明に係る多芯ケーブル試験用データ作成装
置の構成を示すクレーム対応図、第2図は本発明の多芯
ケーブル試験用データ作成装置の一実施例を示すブロッ
ク図、第3図は第2図の多芯ケーブルおよび切換回路を
示す図、第4図は第2図の導通検出回路を構成する単位
検出回路を示す回路図、第5図は第2図に示すメモリー
内の記録領域を説明する図、第6図および第7図は第2
図に示す絶縁特性検出回路および耐圧特性検出回路を説
明する図、第8図は本発明の動作手−を示すフローチャ
ート、第9図は第8図の動作に従って変化するメモリー
内の記録状態を説明する図である。 1・・・・・・多芯ケーブル 3・・・・・・切換回路 5・・・・・・導通検出回路 7・・・・・・時間測定回路 9・・・・・・制御回路 11・・・・・・CPU 13・・・・・・絶縁特性検出回路 15.19・・・時間測定回路 17・・・・・・耐圧特性検出回路 21・・・・・・メモリー 27・・・・・・試験用データ作成回路29・・・・・
・余裕度設定回路 33・・・・・・単位検出回路 41・・・・・・直流信号発生部 43・・・・・・絶縁特性データ出力部45.51・・
・切換部 47・・・・・・交流信号発生部 49・・・・・・耐圧特性データ出力部100・・・・
・多芯ケーブル 101・・・・・検査信号出力手段 102・・・・・端子組検出手段 103・・・・・記録手段 104・・・・・第1の時間測定手段 105・・・・・特性検出手段 106・・・・・第2の時間測定手段 107・・・・・絶縁特性検出手段 108.110・時間測定手段
置の構成を示すクレーム対応図、第2図は本発明の多芯
ケーブル試験用データ作成装置の一実施例を示すブロッ
ク図、第3図は第2図の多芯ケーブルおよび切換回路を
示す図、第4図は第2図の導通検出回路を構成する単位
検出回路を示す回路図、第5図は第2図に示すメモリー
内の記録領域を説明する図、第6図および第7図は第2
図に示す絶縁特性検出回路および耐圧特性検出回路を説
明する図、第8図は本発明の動作手−を示すフローチャ
ート、第9図は第8図の動作に従って変化するメモリー
内の記録状態を説明する図である。 1・・・・・・多芯ケーブル 3・・・・・・切換回路 5・・・・・・導通検出回路 7・・・・・・時間測定回路 9・・・・・・制御回路 11・・・・・・CPU 13・・・・・・絶縁特性検出回路 15.19・・・時間測定回路 17・・・・・・耐圧特性検出回路 21・・・・・・メモリー 27・・・・・・試験用データ作成回路29・・・・・
・余裕度設定回路 33・・・・・・単位検出回路 41・・・・・・直流信号発生部 43・・・・・・絶縁特性データ出力部45.51・・
・切換部 47・・・・・・交流信号発生部 49・・・・・・耐圧特性データ出力部100・・・・
・多芯ケーブル 101・・・・・検査信号出力手段 102・・・・・端子組検出手段 103・・・・・記録手段 104・・・・・第1の時間測定手段 105・・・・・特性検出手段 106・・・・・第2の時間測定手段 107・・・・・絶縁特性検出手段 108.110・時間測定手段
Claims (4)
- (1)複数の芯線を有する多芯ケーブルに検査信号を切
り換え出力する検査信号出力手段と、前記多芯ケーブル
の両端における前記各芯線毎の端子組データを検出する
端子組検出手段と、この端子組検出手段からの前記各端
子組データを見出し項目として記録しかつこれら各端子
組データ毎にデータ記録領域を有する記録手段と、前記
検査信号出力手段からの検査信号出力時から前記各端子
組データが前記検査信号出力手段から出力されるまでの
各々の時間を測定し、前記記録手段の前記データ記録領
域へ前記各端子組データに対応させてそれら測定時間を
記録する第1の時間測定手段と、 前記記録手段の各端子組データに基づいて前記各端子組
毎の特性データを検出し、前記記録手段の前記データ記
録領域へ前記各端子組データに対応させて前記各特性デ
ータを記録する特性検出手段と、 前記検査信号出力手段からの検査信号出力時から前記各
特性データが前記特性検出手段から出力されるまでの各
々の時間を測定し、前記記録手段の前記データ記録領域
へ前記各端子組データに対応させてそれら測定時間を記
録する第2の時間測定手段と、 前記各端子組データの検出時間、前記各特性データ、前
記各特性データの検出時間の少なくとも1種類について
余裕値を設定する余裕値設定手段と、 前記記録手段からの各端子組データの検出時間、前記各
特性データもしくは各特性データの検出時間に、前記余
裕値設定手段からの余裕値を加えて試験用データを出力
する試験用データ作成手段と、を具備してなることを特
徴とする多芯ケーブル試験用データ作成装置。 - (2)前記特性検出手段が絶縁特性検出手段であり、前
記第2の時間測定手段が各絶縁特性の出力されるまでの
時間測定手段である特許請求の範囲第1項記載の多芯ケ
ーブル試験用データ作成装置。 - (3)前記特性検出手段が耐圧特性検出手段であり、前
記第2の時間測定手段が各耐圧特性の出力されるまでの
時間測定手段である特許請求の範囲第1項記載の多芯ケ
ーブル試験用データ作成装置。 - (4)前記特性検出手段が絶縁特性検出手段および耐圧
特性検出手段からなり、 前記第2の時間測定手段が各絶縁特性の出力されるまで
の時間測定手段および各耐圧特性の出力されるまでの時
間測定手段である特許請求の範囲第1項記載の多芯ケー
ブル試験用データ作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096267A JPS62251676A (ja) | 1986-04-25 | 1986-04-25 | 多芯ケ−ブル試験用デ−タ作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096267A JPS62251676A (ja) | 1986-04-25 | 1986-04-25 | 多芯ケ−ブル試験用デ−タ作成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62251676A true JPS62251676A (ja) | 1987-11-02 |
| JPH0556825B2 JPH0556825B2 (ja) | 1993-08-20 |
Family
ID=14160379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61096267A Granted JPS62251676A (ja) | 1986-04-25 | 1986-04-25 | 多芯ケ−ブル試験用デ−タ作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62251676A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05307063A (ja) * | 1992-04-28 | 1993-11-19 | Nippon Avionics Co Ltd | ケーブル耐圧試験器およびその試験方法 |
-
1986
- 1986-04-25 JP JP61096267A patent/JPS62251676A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05307063A (ja) * | 1992-04-28 | 1993-11-19 | Nippon Avionics Co Ltd | ケーブル耐圧試験器およびその試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0556825B2 (ja) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6954076B2 (en) | Aircraft multi-function wire and insulation tester | |
| RU2675197C1 (ru) | Устройство и способ для определения параметра трансформатора | |
| KR950029776A (ko) | 랜 케이블 테스트장치 및 방법 | |
| CN105738797A (zh) | 主板测试组件及测试方法 | |
| US4864274A (en) | Remote reading thermostat | |
| US4173736A (en) | Capacitance detecting system and method for testing wire connections | |
| US4812752A (en) | Open finder | |
| CN217561648U (zh) | 一种测试装置及系统 | |
| CN100409016C (zh) | 印刷电路板的电容器测试方法及装置 | |
| JPS62251676A (ja) | 多芯ケ−ブル試験用デ−タ作成装置 | |
| JP2503990B2 (ja) | デジタル保護継電器の監視方法 | |
| CN208421123U (zh) | 一种高密度电气接插件装配短路测试装置 | |
| US7360139B2 (en) | Semiconductor component, arrangement and method for characterizing a tester for semiconductor components | |
| CN112379252B (zh) | 一二次融合柱上开关测试系统 | |
| CN210051880U (zh) | 一种跨接电缆检测仪 | |
| CN114187957A (zh) | 一种存储器测试系统及其使用方法 | |
| CN114143228B (zh) | 一种镜像检修平台背板总线自诊断装置及方法 | |
| CN119921858B (zh) | 一种osfp光模块的检测装置、系统及方法 | |
| JP3276888B2 (ja) | 機器の電気的物理量試験装置 | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| CN214278364U (zh) | 测试系统 | |
| CN112083249B (zh) | 满足稳态和暂态测试的智能检测装置及其检测方法 | |
| CN118707422A (zh) | 一种高频电流局放在线监测装置的自动化校验平台及方法 | |
| KR20020064116A (ko) | 아이씨 테스트 시스템 | |
| CN119471320A (zh) | 板卡自动化测试装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |