JPS622531A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS622531A JPS622531A JP60141396A JP14139685A JPS622531A JP S622531 A JPS622531 A JP S622531A JP 60141396 A JP60141396 A JP 60141396A JP 14139685 A JP14139685 A JP 14139685A JP S622531 A JPS622531 A JP S622531A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- impurity
- gate electrode
- poly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
Description
【発明の詳細な説明】
本発明半導体装置の製造方法を以下の項目に従って説明
する。DETAILED DESCRIPTION OF THE INVENTION A method of manufacturing a semiconductor device according to the present invention will be explained according to the following items.
A、産業上の利用分野
33発明の概要
C1従来技術[第4図]
00発明が解決しようとする問題点[第4図]E1問題
点を解決するための手段
F、実施例[第1図乃至第3図]
a、製造方法〔第1図乃至第3図〕
b0作用
00発明の効果
(A、産業上の利用分野)
本発明は新規な半導体装置の製造方法、特に、透明基板
上の半導体層にその半導体層表面に形成された不純物含
有層内の導電性不純物をエネルギービームにより加熱す
ることによって選択的にドープする半導体装置の製造方
法に関するものである。A. Industrial application field 33 Summary of the invention C1 Prior art [Figure 4] 00 Problems to be solved by the invention [Figure 4] E1 Means for solving the problems F. Examples [Figure 1] [FIGS. 1 to 3] a. Manufacturing method [FIGS. 1 to 3] b0 Effects of the invention (A. Field of industrial application) The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor layer is selectively doped with conductive impurities in an impurity-containing layer formed on the surface of the semiconductor layer by heating with an energy beam.
(B、発明の概要)
本発明半導体装置の製造方法は、透明基板上に形成され
た半導体層にその表面に形成された不純物含有層内の導
電性不純物をレーザビーム等のエネルギービームによる
加熱によってドーピングする半導体装置の製造方法にお
いて、上記半導体層への不純物のドーピングと、半導体
層を不純物をドーピングしない領域を含めて熱処理する
こととを一つの工程で同時に行うようにするために、透
明基板の表面上に半導体層及びマスク層を形成し、更に
不純物含有層を半導体層及びマスク層上に形成し、その
後、上記透明基板の裏側から上記半導体層にレーザビー
ム等のエネルギービームを照射することにより半導体層
を不純物をドーピングする領域及びドーピングをしない
領域を含め加熱するものである。(B. Summary of the Invention) A method for manufacturing a semiconductor device of the present invention is to remove conductive impurities in an impurity-containing layer formed on the surface of a semiconductor layer formed on a transparent substrate by heating with an energy beam such as a laser beam. In a method for manufacturing a semiconductor device to be doped, in order to simultaneously perform doping of the semiconductor layer with an impurity and heat treatment of the semiconductor layer including the region not doped with the impurity in one step, a transparent substrate is By forming a semiconductor layer and a mask layer on the surface, further forming an impurity-containing layer on the semiconductor layer and the mask layer, and then irradiating the semiconductor layer with an energy beam such as a laser beam from the back side of the transparent substrate. The semiconductor layer is heated, including regions to which impurities are doped and regions not to be doped.
(C,従来技術)[第4図]
MOSトランジスタ等のデバイスにおいて寄生容量を減
少させるためのセルフアライメントゲートの形成にはイ
オン注入による不純物ドーピング法が一般に用いられて
いる。(C, Prior Art) [Figure 4] An impurity doping method using ion implantation is generally used to form a self-alignment gate for reducing parasitic capacitance in devices such as MOS transistors.
しかし、製造プロセスを簡単にするうえでは導電性不純
物を含有したPSGll[あるいはBSG膜等の不純物
含有層を半導体基板上に形成し、該不純物含有層内のリ
ンPあるいはホウ素B等の導電性不純物をシリコン半導
体基板表面に拡散させるドーピング法が望ましいといえ
る。ところで、リンPあるいはホウ素B等をシリコン半
導体基板中へ拡散させるには800℃以上の温度で加熱
することが必要である。従って、このような不純物ドー
ピング法は低融点のガラス基板上に半導体素子を形成す
るデバイス(多結晶5iTFT、SOIデバイス、アモ
ルファスS i TFT等)の製造のためのドーピング
には用いることは難しかった。However, in order to simplify the manufacturing process, it is necessary to form an impurity-containing layer such as PSGll [or BSG film containing conductive impurities] on the semiconductor substrate, and conductive impurities such as phosphorus P or boron B in the impurity-containing layer. It can be said that a doping method in which the oxide is diffused into the surface of the silicon semiconductor substrate is desirable. By the way, in order to diffuse phosphorus P, boron B, etc. into a silicon semiconductor substrate, it is necessary to heat the substrate at a temperature of 800° C. or higher. Therefore, it is difficult to use such an impurity doping method for doping for manufacturing a device (polycrystalline 5i TFT, SOI device, amorphous Si TFT, etc.) in which a semiconductor element is formed on a low melting point glass substrate.
しかし、レーザビームで局部加熱することによりデバイ
スに対してもその不純物ドーピング法を適用する技術が
開発され、例えば、特開昭52−36468号公報等に
より紹介されている。第4図(A)乃至(D)はその不
純物ドーピング法を用いたMOS)ランジスタの製造方
法を工程順に示す断面図である。However, a technique has been developed in which the impurity doping method is applied to devices by locally heating the device with a laser beam, and is introduced, for example, in Japanese Patent Application Laid-Open No. 52-36468. FIGS. 4A to 4D are cross-sectional views showing a method for manufacturing a MOS transistor using the impurity doping method in the order of steps.
(A)ガラス基板aの表面に多結晶シリコン膜すを形成
し、該多結晶シリコン膜すを単結晶化した後、該シリコ
ン膜す表面上にゲート絶縁Mcとアルミニウムからなる
ゲート電極dとを形成する。第4図(A)はゲート絶縁
膜C及びゲート電極dを形成した後の状態を示す。(A) After forming a polycrystalline silicon film on the surface of a glass substrate a and converting the polycrystalline silicon film into a single crystal, a gate insulating Mc and a gate electrode d made of aluminum are formed on the surface of the silicon film. Form. FIG. 4(A) shows the state after forming the gate insulating film C and the gate electrode d.
(B)次に、ガラス基板aの表面上に例えばPSGII
(Nチャンネルの場合)eをコーティングする。第4図
(B)はP S G Meのコーテイング後の状態を示
す。(B) Next, for example, PSGII is placed on the surface of the glass substrate a.
(For N channel) Coat e. FIG. 4(B) shows the state after coating with PSG Me.
(C)次に、第4図(C)に示すように基板8表面にレ
ーザビームを照射してP S G Ill eを加熱す
ることによりP S G He内の導電性不純物たるリ
ンPをシリコン膜す内に拡散させる。すると。(C) Next, as shown in FIG. 4(C), by irradiating the surface of the substrate 8 with a laser beam and heating the PSG Ille, the phosphorus P, which is a conductive impurity in the PSG He, is converted into silicon. Diffuse into the membrane. Then.
ゲート電極dがマスクとなり、シリコン膜すのゲート電
極d下の部分を除く領域の表面部にリンPが拡散され、
ソース領域f、ドレイン領域gが形成される。Using the gate electrode d as a mask, phosphorus P is diffused into the surface area of the silicon film excluding the area under the gate electrode d.
A source region f and a drain region g are formed.
(D)その後、PSG膜eにコンタクトホールh、hを
形成し、しかる後、アルミニウムからなるソース電極l
及びドレイン電極jを形成する。(D) After that, contact holes h and h are formed in the PSG film e, and then a source electrode l made of aluminum is formed.
and form a drain electrode j.
第4図(D)はソース電極I及びドレイン電極Jを形成
した後の状態を示す。FIG. 4(D) shows the state after the source electrode I and drain electrode J are formed.
このようなMOSトランジスタの製造方法によれば、ガ
ラス基板8表面のPSG膜e、半導体層bttきわめて
局部的にしかも高温に加熱することができるので、低融
点基板であるガラス基板aを溶融させることなく半導体
層すを拡散に必要な温度にして不純物拡散を行ないソー
ス領域f及びドレイン領域gを形成することができる。According to such a method of manufacturing a MOS transistor, the PSG film e and the semiconductor layer btt on the surface of the glass substrate 8 can be heated extremely locally and at a high temperature, so that the glass substrate a, which is a low melting point substrate, can be melted. The source region f and the drain region g can be formed by diffusing impurities by raising the temperature of the semiconductor layer to a temperature necessary for diffusion.
従って、PSG膜あるいはBSG膜等の不純物含有層を
形成し、該不純物含有層から半導体層に導電性不純物を
拡散させて必要な半導体領域を形成するというドーピン
グ法を多結晶S i TFT等低融点材料を基板とする
デバイスの製造に適用することができる。Therefore, a doping method in which an impurity-containing layer such as a PSG film or a BSG film is formed and a conductive impurity is diffused from the impurity-containing layer into a semiconductor layer to form a necessary semiconductor region is used for low-melting-point materials such as polycrystalline Si TFTs. It can be applied to manufacturing devices using the material as a substrate.
(D、発明が解決しようとする問題点)[第4図]
ところで、第4図に示した従来のドーピング法による低
融点材料を基板とするデバイスの製造方法によれば、レ
ーザビームをガラス基板aに対してその表面側から照射
するので多結晶シリコン膜すのチャンネル(即ち、ゲー
ト電極dの下側の領域〕へ向うレーザビームがゲート電
極dによって遮られ、拡散時にそのチャンネルの部分が
加熱されない、従って、ガラス基板a上に多結晶シリコ
ン膜すを形成した後ゲート電極d、ゲート絶縁膜Cを形
成する前にその多結晶シリコン膜すを単結晶化するため
の前述の工程[工程(A)参照]を必要とする。しかし
、製造工程数を少なくシ。(D. Problem to be Solved by the Invention) [Figure 4] By the way, according to the conventional doping method shown in Figure 4 for manufacturing a device using a low melting point material as a substrate, the laser beam is Since the laser beam is irradiated from the surface side of the polycrystalline silicon film, the laser beam directed toward the channel of the polycrystalline silicon film (i.e., the region below the gate electrode d) is blocked by the gate electrode d, and the channel portion is heated during diffusion. Therefore, after forming a polycrystalline silicon film on a glass substrate a and before forming a gate electrode d and a gate insulating film C, the above-mentioned step [step ( (See A).However, the number of manufacturing steps can be reduced.
MOS)ランジスタ等のデバイスの製造コストの低減を
図ることが要請されているのに単にガラス基板a上に形
成した多結晶シリコンl!J bの単結晶化を図るため
だけに特別の工程を設けることは好ましいことではない
。Although there is a need to reduce the manufacturing cost of devices such as MOS) transistors, polycrystalline silicon l! formed on a glass substrate a! It is not preferable to provide a special process just to achieve single crystallization of Jb.
本発明はこのような問題点を解決すべく為されたもので
、透明基板上の半導体層への不純物のドーピングと、半
導体層を不純物をドーピングしない領域を含めて熱処理
することとを一つの工程で同時に行うことができ、従っ
て、製造工程が少なくて済む新規な半導体装置の製造方
法を提供することを目的とする。The present invention has been made to solve these problems, and it combines doping of an impurity into a semiconductor layer on a transparent substrate and heat treatment of the semiconductor layer including areas not doped with impurities in one process. It is an object of the present invention to provide a novel method for manufacturing a semiconductor device that can be performed at the same time and requires fewer manufacturing steps.
(E、問題点を解決するための手段)
本発明半導体装置の製造方法は、上記問題点を解決する
ため、透明基板の表面上に半導体層及びマスク層を形成
し、更に不純物含有層を半導体層及びマスク層上に形成
した後、上記透明基板の裏側から上記半導体層にレーザ
ビーム等のエネルギービームを照射することにより半導
体層を不純物をドーピングする領域及びドーピングをし
ない領域を含め加熱するものである。(E. Means for Solving the Problems) In order to solve the above problems, the method for manufacturing a semiconductor device of the present invention includes forming a semiconductor layer and a mask layer on the surface of a transparent substrate, and further forming an impurity-containing layer on the semiconductor layer. After forming the semiconductor layer on the layer and the mask layer, the semiconductor layer is heated by irradiating the semiconductor layer with an energy beam such as a laser beam from the back side of the transparent substrate, including the regions to be doped with impurities and the regions not to be doped. be.
従って、本発明半導体装置の製造方法によれば、不純物
ドーピング時に半導体層がエネルギービームにより透明
基板の裏側から照射されるので、半導体層はマスク層と
対応する領域もマスク層と対応しない領域と同様に加熱
され、熱処理される。従って、半導体層に対する不純物
ドーピングと熱処理とを同一工程で同時に行うことがで
きる。依って、透明基板上の半導体層を結晶化のための
熱処理をするためだけに特別の工程を設ける必要がなく
、透明基板上に形成するMOSトランジスタ等のデバイ
スの製造工数の低減を図ることができる。Therefore, according to the method for manufacturing a semiconductor device of the present invention, since the semiconductor layer is irradiated with an energy beam from the back side of the transparent substrate during impurity doping, the semiconductor layer has areas corresponding to the mask layer as well as areas not corresponding to the mask layer. is heated and heat treated. Therefore, impurity doping and heat treatment for the semiconductor layer can be performed simultaneously in the same process. Therefore, there is no need to provide a special process just to heat-treat the semiconductor layer on the transparent substrate for crystallization, and it is possible to reduce the number of manufacturing steps for devices such as MOS transistors formed on the transparent substrate. can.
(F、実施例)[81図乃至第3図]
以下に、本発明半導体装置の製造方法を添附図面に示し
た実施例に従って詳細に説明する。(F. Embodiment) [Figures 81 to 3] A method for manufacturing a semiconductor device of the present invention will be described in detail below according to an embodiment shown in the accompanying drawings.
(a、製造方法)[第1図乃至第3図]第1図(A)乃
至(C)は本発明半導体装置の製造方法をMOS)ラン
ジスタの製造に適用した一つの実施例を工程順に示すも
のである。(a. Manufacturing method) [Figures 1 to 3] Figures 1 (A) to (C) show in order of steps one embodiment in which the method for manufacturing a semiconductor device of the present invention is applied to the manufacture of a MOS transistor. It is something.
(A)ガラス基板1の表面に多結晶シリコン膜2を形成
し、次いで、該多結晶シリコン膜2上にゲート絶縁膜を
成すシリコン酸化膜3を形成する0次いで、シリコン酸
化膜3上にアルミニウムからなるゲート電極4を形成し
、シリコン酸化膜3のゲート電極5下以外の部分を除去
する。その後、多結晶シリコンJII 2及びゲート電
極4上にPSG膜5を形成する。尚、上記ガラス基板1
上には多結晶ではなく、アモルファスのシリコン膜を形
成するようにしても良い、第1図(A)はPSGjI5
の形成後の状態を示す。(A) A polycrystalline silicon film 2 is formed on the surface of a glass substrate 1, and then a silicon oxide film 3 forming a gate insulating film is formed on the polycrystalline silicon film 2. Next, an aluminum film is formed on the silicon oxide film 3. A gate electrode 4 is formed, and a portion of the silicon oxide film 3 other than under the gate electrode 5 is removed. Thereafter, a PSG film 5 is formed on the polycrystalline silicon JII 2 and the gate electrode 4. In addition, the above glass substrate 1
An amorphous silicon film may be formed instead of a polycrystalline silicon film on top of the PSGjI5.
The state after formation is shown.
(B)ガラス基板lの裏面にレーザビームを照射するこ
とによりPSG膜5と多結晶シリコン膜2との界面を加
熱する。それにはレーザビームの波長をシリコンの光吸
収係数が大きい(103cm’以上)700nm以下に
する。これにより、ガラス基板1をその溶融温度(80
0℃)以下(例えば700℃)に保ちつつP S G
FIN 5から多結晶シリコン膜2内へ導電性(N型)
不純物たるリンPが拡散され、N中型のソース領域6及
びドレイン領域7が形成される。しかし、チャンネルの
部分への不純物ドーピングはゲート電極4により遮るこ
とができる、そして、ソース領域6及びドレイン領域7
を形成する際多結晶シリコンsI2は全体的に、即ち、
ゲート電極4下であるなしに関係なくレーザビームによ
って加熱され、結晶化される。(B) The interface between the PSG film 5 and the polycrystalline silicon film 2 is heated by irradiating the back surface of the glass substrate l with a laser beam. To do this, the wavelength of the laser beam is set to 700 nm or less, where the light absorption coefficient of silicon is large (103 cm' or more). As a result, the glass substrate 1 is heated to its melting temperature (80
0℃) or lower (e.g. 700℃)
Conductive from FIN 5 to polycrystalline silicon film 2 (N type)
Phosphorus P, which is an impurity, is diffused to form N medium-sized source region 6 and drain region 7. However, impurity doping into the channel portion can be blocked by the gate electrode 4, and the source region 6 and drain region 7.
When forming the polycrystalline silicon sI2, the whole is, i.e.
Regardless of whether it is under the gate electrode 4 or not, it is heated by the laser beam and crystallized.
尚、ここで、レーザビームを利用した加熱によって不純
物ドーピングでき、活性化することができることを裏付
ける試験結果が得られているので、その試験結果につい
て説明する。第2図は試験対象を示す断面図で、同図に
おいて11はガラス基板、12はガラス基板11上に形
成された7−t−Jtz77スシリ°コアFI4 (a
−5i mH,膜厚1000人)で、プラズマCVDに
より形成されている。13はシリコン1llZ上に形成
されたPSG膜(II!、1厚3000A、N型不純物
であるリンPの濃度1 ato+wic%)である、そ
して、このガラス基itt上のアモルファスシリコン[
12,PSGlfi13に対してXeCLエキシマレー
ザ(波長308nm、照射時間35nsec、レーザエ
ネルギーL 80mJ/cm2)を照射した場合の上記
アモルファスシリコン膜12の導電率の変化を第3図に
示す、その試験の結果、導電率が104Ωc「’から0
.5c+s−’まで上昇し、アモルファスシリコン膜1
2がレーザビームによる不純物ドーピングによってPS
G膜13から拡散された導電性不純物により導電性を付
与されることが判明した。Here, test results have been obtained that support the fact that impurity doping and activation can be achieved by heating using a laser beam, so the test results will be explained. FIG. 2 is a sectional view showing the test object, in which 11 is a glass substrate, 12 is a 7-t-Jtz77 Sushiri° core FI4 (a
-5i mH, film thickness: 1000 mH), and is formed by plasma CVD. 13 is a PSG film (II!, thickness 3000A, concentration of phosphorus P as an N-type impurity 1 ato+wic%) formed on silicon 1llZ, and amorphous silicon [II!] on this glass substrate itt.
12. When PSGlfi 13 is irradiated with XeCL excimer laser (wavelength 308 nm, irradiation time 35 nsec, laser energy L 80 mJ/cm2), the change in electrical conductivity of the amorphous silicon film 12 is shown in FIG. 3, and the test results are shown. , the conductivity is 104Ωc' to 0
.. 5c+s-', the amorphous silicon film 1
2 is made into PS by impurity doping with a laser beam.
It has been found that conductivity is imparted by the conductive impurities diffused from the G film 13.
しかして、このレーザビームによる加熱によって行う不
純物ドーピングでゲート電極4をマスクとしたセルフア
ライメントによりソース領域6及びドレイン領域7を形
成することができるのであり、そして、多結晶のシリコ
ン112はチャンネルの部分を含めて全体的にレーザビ
ームにより加熱されて結晶化される。第1図(B)はソ
ース領域6及びドレイン領域7の形成及びシリコン膜2
の結晶化が終了したときの状態を示す。Thus, the source region 6 and the drain region 7 can be formed by self-alignment using the gate electrode 4 as a mask by impurity doping performed by heating with this laser beam, and the polycrystalline silicon 112 forms the channel portion. The entire structure, including the parts, is heated by a laser beam and crystallized. FIG. 1(B) shows the formation of the source region 6 and drain region 7 and the formation of the silicon film 2.
This shows the state when crystallization of is completed.
(C)その後、P S G Ill 5に対する選択的
エツチングによりコンタクトホール8.8を形成し、そ
の後、例えばアルミニウムからなるソース電極9、ドレ
イン電極10を形成する。第11m(C)はソース電極
9、ドレイン電極10の形成後の状態を示す。(C) After that, a contact hole 8.8 is formed by selective etching with respect to the PSG Ill 5, and then a source electrode 9 and a drain electrode 10 made of, for example, aluminum are formed. 11th m (C) shows the state after the source electrode 9 and drain electrode 10 are formed.
尚、上記実施例においては不純物含有層としてPSG膜
が形成されているが、PチャノルMOSトランジスタを
製造する場合には、不純物含有層として例えばBSG膜
等P型不純物を含んだシリコン酸化膜等絶縁膜を形成し
なければならない。In the above embodiment, a PSG film is formed as the impurity-containing layer, but in the case of manufacturing a P-channel MOS transistor, an insulating film such as a silicon oxide film containing P-type impurities such as a BSG film may be used as the impurity-containing layer. A film must be formed.
そして、PSG膜あるいはBSG膜のリンPあるいはホ
ウ素Bの不純物濃度は0.01 A/10atomic
%が好ましい、また、加熱用エネルギービームとしてX
e CLエキシマレーザビームが用いられているが、
それに代えて例えばアルゴンレーザビーム(濃度480
n層)を用いても良いし、また電子ビームを用いても良
く、透明基板を透過するビームであれば各種エネルギー
ビームを使用でき、上記実施例に限定されるものではな
い。The impurity concentration of phosphorus P or boron B in the PSG film or BSG film is 0.01 A/10 atomic.
% is preferable, and as a heating energy beam
e CL excimer laser beam is used,
Instead, for example, an argon laser beam (concentration 480
n layer) may be used, or an electron beam may be used, and various energy beams may be used as long as the beam passes through a transparent substrate, and the present invention is not limited to the above embodiments.
(b、作用)
上述したMOS)ランジスタの製造方法によれば、レー
ザビームの照射によりPSG膜5から多結晶シリコン膜
2の表面部へ導電性不純物がゲート電極4をマスクとし
て拡散される。従って、その導電性不純物のゲート電極
4をマスクとする拡散によってセルアライメントでソー
ス領域6,7を形成することができる。そして、レーザ
ビームの照射をガラス基板1の裏側から行うので、多結
晶シリコン膜2はゲート電極4によって遮られることな
くソース領域6、ドレイン領域7及びチャンネル領域が
全体的にレーザビームの照射を受けて加熱され、延いて
は結晶化され、単結晶シリコン[2となる。依って、結
晶化のためだけの熱処理工程を特別に設ける必要がなく
、1つの熱処理工程でソース領域6、ドレイン領域7を
形成するための導電性不純物のドーピング及び活性化と
、多結晶シリコン膜2のチャンネル部を含む結晶化とを
同時に行うことができ、延いてはガラス基板上に形成す
るMOS)ランジスタの製造工程数を低減することがで
きる。(b. Effect) According to the method for manufacturing a MOS transistor described above, conductive impurities are diffused from the PSG film 5 to the surface portion of the polycrystalline silicon film 2 by laser beam irradiation using the gate electrode 4 as a mask. Therefore, the source regions 6 and 7 can be formed in cell alignment by diffusion of the conductive impurity using the gate electrode 4 as a mask. Since the laser beam irradiation is performed from the back side of the glass substrate 1, the source region 6, drain region 7, and channel region of the polycrystalline silicon film 2 are not blocked by the gate electrode 4 and are entirely irradiated with the laser beam. The silicon is heated and then crystallized to form single-crystal silicon [2]. Therefore, there is no need to provide a special heat treatment process just for crystallization, and the doping and activation of conductive impurities for forming the source region 6 and drain region 7 and the formation of the polycrystalline silicon film can be performed in one heat treatment process. Crystallization including two channel portions can be performed simultaneously, and the number of manufacturing steps for a MOS transistor formed on a glass substrate can be reduced.
(G、発明の効果)
以上に述べたところから明らかなように、本発明半導体
装置の製造方法は、透明基板の表面上に半導体層を形成
する工程と、上記半導体層上に選択的にマスク層を形成
する工程と、上記マスク層及び半導体層の表面を覆う不
純物含有層を形成する工程と、上記透明基板の裏面側か
ら上記半導体層にエネルギービームを照射することによ
り上記半導体層を熱処理すると共に上記不純物含有層か
らそれに含有された不純物を上記半導体層内へ拡散させ
る工程と、からなることを特徴とする。(G. Effects of the Invention) As is clear from the above description, the method for manufacturing a semiconductor device of the present invention includes the steps of forming a semiconductor layer on the surface of a transparent substrate, and selectively masking the semiconductor layer. forming a layer, forming an impurity-containing layer covering the surfaces of the mask layer and the semiconductor layer, and heat-treating the semiconductor layer by irradiating the semiconductor layer with an energy beam from the back side of the transparent substrate. and a step of diffusing impurities contained in the impurity-containing layer into the semiconductor layer.
従って、本発明半導体装置の製造方法によれば、不純物
ドーピング時に半導体層がエネルギービームにより透明
基板の裏側から照射されるので、半導体層はマスク層と
対応する領域もマスク層と対応しない領域と同様に加熱
され、熱処理される。従って、半導体層に対する不純物
と熱処理とを同一工程で同時に行うことができる。依っ
て、透明基板上の半導体層を結晶化等のための熱処理を
するためだけに特別の工程を設ける必要がなく、透明基
板上に形成するMOS)ランジスタ等のデバイスの製造
工数の低減を因ることができる。Therefore, according to the method for manufacturing a semiconductor device of the present invention, since the semiconductor layer is irradiated with an energy beam from the back side of the transparent substrate during impurity doping, the semiconductor layer has areas corresponding to the mask layer as well as areas not corresponding to the mask layer. is heated and heat treated. Therefore, impurities and heat treatment on the semiconductor layer can be performed simultaneously in the same process. Therefore, there is no need to provide a special process just to heat-treat the semiconductor layer on the transparent substrate for crystallization, etc., which reduces the number of manufacturing steps for devices such as MOS transistors formed on the transparent substrate. can be done.
第1図(A)乃至CC>は本発明半導体装置の製造方法
の実施の一例を工程順に示す断面図、第2図はエネルギ
ービームによる不純物ドーピングの試験対象を示す断面
図、第3図は試験結果を示す図、第4図(A)乃至(D
)は従来例の−を工程順に示す断面図である。
符号の説明
1争・拳透明基板、 2や・O半導体層、3.4・@
Φマスク層。
5・−拳不純物含有層
第1図
勤井屯千nCm41(A) to CC> are cross-sectional views showing an example of the implementation of the method for manufacturing a semiconductor device of the present invention in the order of steps, FIG. 2 is a cross-sectional view showing a test target for impurity doping using an energy beam, and FIG. 3 is a test Figures showing the results, Figures 4 (A) to (D
) is a sectional view showing - in the conventional example in the order of steps. Code explanation 1. Fist transparent substrate, 2.O semiconductor layer, 3.4.@
Φ mask layer. 5.-Fist impurity-containing layer Figure 1 Kinjingun 1,000 nCm4
Claims (1)
成する工程と、 上記透明基板の裏面側から上記半導体層にエネルギービ
ームを照射することにより上記半導体層を熱処理すると
共に上記不純物含有層からそれに含有された不純物を上
記半導体層内へ拡散させる工程と、 からなることを特徴とする半導体装置の製造方法(1) A step of forming a semiconductor layer on the surface of a transparent substrate, a step of selectively forming a mask layer on the semiconductor layer, and a step of forming an impurity-containing layer on the surface of the mask layer and the semiconductor layer. and a step of heat-treating the semiconductor layer by irradiating the semiconductor layer with an energy beam from the back side of the transparent substrate and diffusing impurities contained therein from the impurity-containing layer into the semiconductor layer. A method for manufacturing a semiconductor device characterized by
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141396A JPH0691032B2 (en) | 1985-06-27 | 1985-06-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141396A JPH0691032B2 (en) | 1985-06-27 | 1985-06-27 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS622531A true JPS622531A (en) | 1987-01-08 |
| JPH0691032B2 JPH0691032B2 (en) | 1994-11-14 |
Family
ID=15291018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60141396A Expired - Lifetime JPH0691032B2 (en) | 1985-06-27 | 1985-06-27 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691032B2 (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187620A (en) * | 1987-01-30 | 1988-08-03 | Sony Corp | Manufacture of semiconductor device |
| JPH02177443A (en) * | 1988-12-28 | 1990-07-10 | Sony Corp | Manufacture of thin film transistor |
| JPH0391932A (en) * | 1989-09-04 | 1991-04-17 | Canon Inc | Manufacture of semiconductor device |
| US5372574A (en) * | 1991-11-14 | 1994-12-13 | Hino; Takumi | Artificial limb joint and joint device |
| US6323069B1 (en) * | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JP2003151903A (en) * | 2001-11-09 | 2003-05-23 | Sharp Corp | Semiconductor thin film manufacturing apparatus, method for manufacturing the same, and display device |
| RU2476955C2 (en) * | 2011-05-06 | 2013-02-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" | Method for formation of semiconductor device alloyed areas |
| JP2013041938A (en) * | 2011-08-12 | 2013-02-28 | V Technology Co Ltd | Laser doping method and laser doping apparatus |
| JP2014154581A (en) * | 2013-02-05 | 2014-08-25 | Ricoh Co Ltd | Heating method, piezoelectric film and method of manufacturing piezoelectric element, droplet discharge head, droplet discharge device, light irradiation device |
| US9620667B1 (en) * | 2013-12-10 | 2017-04-11 | AppliCote Associates LLC | Thermal doping of materials |
-
1985
- 1985-06-27 JP JP60141396A patent/JPH0691032B2/en not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187620A (en) * | 1987-01-30 | 1988-08-03 | Sony Corp | Manufacture of semiconductor device |
| JPH02177443A (en) * | 1988-12-28 | 1990-07-10 | Sony Corp | Manufacture of thin film transistor |
| JPH0391932A (en) * | 1989-09-04 | 1991-04-17 | Canon Inc | Manufacture of semiconductor device |
| US5372574A (en) * | 1991-11-14 | 1994-12-13 | Hino; Takumi | Artificial limb joint and joint device |
| US6323069B1 (en) * | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6569724B2 (en) | 1992-03-25 | 2003-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and method for forming the same |
| US6887746B2 (en) | 1992-03-25 | 2005-05-03 | Semiconductor Energy Lab | Insulated gate field effect transistor and method for forming the same |
| US7381598B2 (en) | 1993-08-12 | 2008-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6437366B1 (en) | 1993-08-12 | 2002-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JP2003151903A (en) * | 2001-11-09 | 2003-05-23 | Sharp Corp | Semiconductor thin film manufacturing apparatus, method for manufacturing the same, and display device |
| RU2476955C2 (en) * | 2011-05-06 | 2013-02-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" | Method for formation of semiconductor device alloyed areas |
| JP2013041938A (en) * | 2011-08-12 | 2013-02-28 | V Technology Co Ltd | Laser doping method and laser doping apparatus |
| JP2014154581A (en) * | 2013-02-05 | 2014-08-25 | Ricoh Co Ltd | Heating method, piezoelectric film and method of manufacturing piezoelectric element, droplet discharge head, droplet discharge device, light irradiation device |
| US9620667B1 (en) * | 2013-12-10 | 2017-04-11 | AppliCote Associates LLC | Thermal doping of materials |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691032B2 (en) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60245173A (en) | Insulated gate type semiconductor device | |
| KR950007162A (en) | Insulated gate semiconductor device and manufacturing method thereof | |
| JPH11251259A5 (en) | Methods for manufacturing a transistor, a method for manufacturing an active matrix substrate, and a method for manufacturing a display device | |
| KR970018635A (en) | A method of forming a polycrystalline silicon layer, a thin film transistor comprising the polycrystalline silicon layer, a method of manufacturing the same, and a liquid crystal display device comprising the thin film transistor. | |
| JPH0691032B2 (en) | Method for manufacturing semiconductor device | |
| JP3840697B2 (en) | Manufacturing method of semiconductor device, manufacturing method of active matrix substrate, and manufacturing method of liquid crystal display device | |
| JP2009048199A (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| JPH0797565B2 (en) | Method for manufacturing semiconductor device | |
| JP2004055838A (en) | Method for manufacturing thin film transistor | |
| JPH0936376A (en) | Method of manufacturing thin film semiconductor device | |
| JP2000082678A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0466379B2 (en) | ||
| JP3154139B2 (en) | Method of manufacturing complementary MOS semiconductor device | |
| JP3465772B2 (en) | Method for manufacturing semiconductor device | |
| JPH04250617A (en) | Doping method for impurity in semiconductor and manufacture of semiconductor device | |
| JP2785801B2 (en) | Polycrystalline silicon thin film transistor and method of manufacturing the same | |
| JP3084089B2 (en) | Semiconductor device substrate and method of manufacturing the same | |
| JPS61295625A (en) | Manufacture of semiconductor device | |
| JPH0837307A (en) | Method of manufacturing semiconductor device and liquid crystal display | |
| JPH10154813A (en) | Method of manufacturing thin film transistor and liquid crystal display device | |
| JPH03283626A (en) | Manufacture of transistor | |
| KR960035846A (en) | Junction Formation Method Using Silicide | |
| JPH04356931A (en) | Manufacture of thin film transistor | |
| JPH04315441A (en) | Manufacture of thin-film transistor | |
| JPH10177954A (en) | Method for manufacturing polycrystalline silicon thin film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |