JPS622531A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS622531A JPS622531A JP60141396A JP14139685A JPS622531A JP S622531 A JPS622531 A JP S622531A JP 60141396 A JP60141396 A JP 60141396A JP 14139685 A JP14139685 A JP 14139685A JP S622531 A JPS622531 A JP S622531A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- impurity
- gate electrode
- poly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明半導体装置の製造方法を以下の項目に従って説明
する。
する。
Ａ、産業上の利用分野
３３発明の概要
Ｃ１従来技術［第４図］
００発明が解決しようとする問題点［第４図］Ｅ１問題
点を解決するための手段 Ｆ、実施例［第１図乃至第３図］ ａ、製造方法〔第１図乃至第３図〕 ｂ０作用 ００発明の効果 （Ａ、産業上の利用分野） 本発明は新規な半導体装置の製造方法、特に、透明基板
上の半導体層にその半導体層表面に形成された不純物含
有層内の導電性不純物をエネルギービームにより加熱す
ることによって選択的にドープする半導体装置の製造方
法に関するものである。
点を解決するための手段 Ｆ、実施例［第１図乃至第３図］ ａ、製造方法〔第１図乃至第３図〕 ｂ０作用 ００発明の効果 （Ａ、産業上の利用分野） 本発明は新規な半導体装置の製造方法、特に、透明基板
上の半導体層にその半導体層表面に形成された不純物含
有層内の導電性不純物をエネルギービームにより加熱す
ることによって選択的にドープする半導体装置の製造方
法に関するものである。
（Ｂ、発明の概要）
本発明半導体装置の製造方法は、透明基板上に形成され
た半導体層にその表面に形成された不純物含有層内の導
電性不純物をレーザビーム等のエネルギービームによる
加熱によってドーピングする半導体装置の製造方法にお
いて、上記半導体層への不純物のドーピングと、半導体
層を不純物をドーピングしない領域を含めて熱処理する
こととを一つの工程で同時に行うようにするために、透
明基板の表面上に半導体層及びマスク層を形成し、更に
不純物含有層を半導体層及びマスク層上に形成し、その
後、上記透明基板の裏側から上記半導体層にレーザビー
ム等のエネルギービームを照射することにより半導体層
を不純物をドーピングする領域及びドーピングをしない
領域を含め加熱するものである。
た半導体層にその表面に形成された不純物含有層内の導
電性不純物をレーザビーム等のエネルギービームによる
加熱によってドーピングする半導体装置の製造方法にお
いて、上記半導体層への不純物のドーピングと、半導体
層を不純物をドーピングしない領域を含めて熱処理する
こととを一つの工程で同時に行うようにするために、透
明基板の表面上に半導体層及びマスク層を形成し、更に
不純物含有層を半導体層及びマスク層上に形成し、その
後、上記透明基板の裏側から上記半導体層にレーザビー
ム等のエネルギービームを照射することにより半導体層
を不純物をドーピングする領域及びドーピングをしない
領域を含め加熱するものである。
（Ｃ，従来技術）［第４図］
ＭＯＳトランジスタ等のデバイスにおいて寄生容量を減
少させるためのセルフアライメントゲートの形成にはイ
オン注入による不純物ドーピング法が一般に用いられて
いる。
少させるためのセルフアライメントゲートの形成にはイ
オン注入による不純物ドーピング法が一般に用いられて
いる。
しかし、製造プロセスを簡単にするうえでは導電性不純
物を含有したＰＳＧｌｌ［あるいはＢＳＧ膜等の不純物
含有層を半導体基板上に形成し、該不純物含有層内のリ
ンＰあるいはホウ素Ｂ等の導電性不純物をシリコン半導
体基板表面に拡散させるドーピング法が望ましいといえ
る。ところで、リンＰあるいはホウ素Ｂ等をシリコン半
導体基板中へ拡散させるには８００℃以上の温度で加熱
することが必要である。従って、このような不純物ドー
ピング法は低融点のガラス基板上に半導体素子を形成す
るデバイス（多結晶５ｉＴＦＴ、ＳＯＩデバイス、アモ
ルファスＳ ｉ ＴＦＴ等）の製造のためのドーピング
には用いることは難しかった。
物を含有したＰＳＧｌｌ［あるいはＢＳＧ膜等の不純物
含有層を半導体基板上に形成し、該不純物含有層内のリ
ンＰあるいはホウ素Ｂ等の導電性不純物をシリコン半導
体基板表面に拡散させるドーピング法が望ましいといえ
る。ところで、リンＰあるいはホウ素Ｂ等をシリコン半
導体基板中へ拡散させるには８００℃以上の温度で加熱
することが必要である。従って、このような不純物ドー
ピング法は低融点のガラス基板上に半導体素子を形成す
るデバイス（多結晶５ｉＴＦＴ、ＳＯＩデバイス、アモ
ルファスＳ ｉ ＴＦＴ等）の製造のためのドーピング
には用いることは難しかった。
しかし、レーザビームで局部加熱することによりデバイ
スに対してもその不純物ドーピング法を適用する技術が
開発され、例えば、特開昭５２−３６４６８号公報等に
より紹介されている。第４図（Ａ）乃至（Ｄ）はその不
純物ドーピング法を用いたＭＯＳ）ランジスタの製造方
法を工程順に示す断面図である。
スに対してもその不純物ドーピング法を適用する技術が
開発され、例えば、特開昭５２−３６４６８号公報等に
より紹介されている。第４図（Ａ）乃至（Ｄ）はその不
純物ドーピング法を用いたＭＯＳ）ランジスタの製造方
法を工程順に示す断面図である。
（Ａ）ガラス基板ａの表面に多結晶シリコン膜すを形成
し、該多結晶シリコン膜すを単結晶化した後、該シリコ
ン膜す表面上にゲート絶縁Ｍｃとアルミニウムからなる
ゲート電極ｄとを形成する。第４図（Ａ）はゲート絶縁
膜Ｃ及びゲート電極ｄを形成した後の状態を示す。
し、該多結晶シリコン膜すを単結晶化した後、該シリコ
ン膜す表面上にゲート絶縁Ｍｃとアルミニウムからなる
ゲート電極ｄとを形成する。第４図（Ａ）はゲート絶縁
膜Ｃ及びゲート電極ｄを形成した後の状態を示す。
（Ｂ）次に、ガラス基板ａの表面上に例えばＰＳＧＩＩ
（Ｎチャンネルの場合）ｅをコーティングする。第４図
（Ｂ）はＰ Ｓ Ｇ Ｍｅのコーテイング後の状態を示
す。
（Ｎチャンネルの場合）ｅをコーティングする。第４図
（Ｂ）はＰ Ｓ Ｇ Ｍｅのコーテイング後の状態を示
す。
（Ｃ）次に、第４図（Ｃ）に示すように基板８表面にレ
ーザビームを照射してＰ Ｓ Ｇ Ｉｌｌ ｅを加熱す
ることによりＰ Ｓ Ｇ Ｈｅ内の導電性不純物たるリ
ンＰをシリコン膜す内に拡散させる。すると。
ーザビームを照射してＰ Ｓ Ｇ Ｉｌｌ ｅを加熱す
ることによりＰ Ｓ Ｇ Ｈｅ内の導電性不純物たるリ
ンＰをシリコン膜す内に拡散させる。すると。
ゲート電極ｄがマスクとなり、シリコン膜すのゲート電
極ｄ下の部分を除く領域の表面部にリンＰが拡散され、
ソース領域ｆ、ドレイン領域ｇが形成される。
極ｄ下の部分を除く領域の表面部にリンＰが拡散され、
ソース領域ｆ、ドレイン領域ｇが形成される。
（Ｄ）その後、ＰＳＧ膜ｅにコンタクトホールｈ、ｈを
形成し、しかる後、アルミニウムからなるソース電極ｌ
及びドレイン電極ｊを形成する。
形成し、しかる後、アルミニウムからなるソース電極ｌ
及びドレイン電極ｊを形成する。
第４図（Ｄ）はソース電極Ｉ及びドレイン電極Ｊを形成
した後の状態を示す。
した後の状態を示す。
このようなＭＯＳトランジスタの製造方法によれば、ガ
ラス基板８表面のＰＳＧ膜ｅ、半導体層ｂｔｔきわめて
局部的にしかも高温に加熱することができるので、低融
点基板であるガラス基板ａを溶融させることなく半導体
層すを拡散に必要な温度にして不純物拡散を行ないソー
ス領域ｆ及びドレイン領域ｇを形成することができる。
ラス基板８表面のＰＳＧ膜ｅ、半導体層ｂｔｔきわめて
局部的にしかも高温に加熱することができるので、低融
点基板であるガラス基板ａを溶融させることなく半導体
層すを拡散に必要な温度にして不純物拡散を行ないソー
ス領域ｆ及びドレイン領域ｇを形成することができる。
従って、ＰＳＧ膜あるいはＢＳＧ膜等の不純物含有層を
形成し、該不純物含有層から半導体層に導電性不純物を
拡散させて必要な半導体領域を形成するというドーピン
グ法を多結晶Ｓ ｉ ＴＦＴ等低融点材料を基板とする
デバイスの製造に適用することができる。
形成し、該不純物含有層から半導体層に導電性不純物を
拡散させて必要な半導体領域を形成するというドーピン
グ法を多結晶Ｓ ｉ ＴＦＴ等低融点材料を基板とする
デバイスの製造に適用することができる。
（Ｄ、発明が解決しようとする問題点）［第４図］
ところで、第４図に示した従来のドーピング法による低
融点材料を基板とするデバイスの製造方法によれば、レ
ーザビームをガラス基板ａに対してその表面側から照射
するので多結晶シリコン膜すのチャンネル（即ち、ゲー
ト電極ｄの下側の領域〕へ向うレーザビームがゲート電
極ｄによって遮られ、拡散時にそのチャンネルの部分が
加熱されない、従って、ガラス基板ａ上に多結晶シリコ
ン膜すを形成した後ゲート電極ｄ、ゲート絶縁膜Ｃを形
成する前にその多結晶シリコン膜すを単結晶化するため
の前述の工程［工程（Ａ）参照］を必要とする。しかし
、製造工程数を少なくシ。
融点材料を基板とするデバイスの製造方法によれば、レ
ーザビームをガラス基板ａに対してその表面側から照射
するので多結晶シリコン膜すのチャンネル（即ち、ゲー
ト電極ｄの下側の領域〕へ向うレーザビームがゲート電
極ｄによって遮られ、拡散時にそのチャンネルの部分が
加熱されない、従って、ガラス基板ａ上に多結晶シリコ
ン膜すを形成した後ゲート電極ｄ、ゲート絶縁膜Ｃを形
成する前にその多結晶シリコン膜すを単結晶化するため
の前述の工程［工程（Ａ）参照］を必要とする。しかし
、製造工程数を少なくシ。
ＭＯＳ）ランジスタ等のデバイスの製造コストの低減を
図ることが要請されているのに単にガラス基板ａ上に形
成した多結晶シリコンｌ！Ｊ ｂの単結晶化を図るため
だけに特別の工程を設けることは好ましいことではない
。
図ることが要請されているのに単にガラス基板ａ上に形
成した多結晶シリコンｌ！Ｊ ｂの単結晶化を図るため
だけに特別の工程を設けることは好ましいことではない
。
本発明はこのような問題点を解決すべく為されたもので
、透明基板上の半導体層への不純物のドーピングと、半
導体層を不純物をドーピングしない領域を含めて熱処理
することとを一つの工程で同時に行うことができ、従っ
て、製造工程が少なくて済む新規な半導体装置の製造方
法を提供することを目的とする。
、透明基板上の半導体層への不純物のドーピングと、半
導体層を不純物をドーピングしない領域を含めて熱処理
することとを一つの工程で同時に行うことができ、従っ
て、製造工程が少なくて済む新規な半導体装置の製造方
法を提供することを目的とする。
（Ｅ、問題点を解決するための手段）
本発明半導体装置の製造方法は、上記問題点を解決する
ため、透明基板の表面上に半導体層及びマスク層を形成
し、更に不純物含有層を半導体層及びマスク層上に形成
した後、上記透明基板の裏側から上記半導体層にレーザ
ビーム等のエネルギービームを照射することにより半導
体層を不純物をドーピングする領域及びドーピングをし
ない領域を含め加熱するものである。
ため、透明基板の表面上に半導体層及びマスク層を形成
し、更に不純物含有層を半導体層及びマスク層上に形成
した後、上記透明基板の裏側から上記半導体層にレーザ
ビーム等のエネルギービームを照射することにより半導
体層を不純物をドーピングする領域及びドーピングをし
ない領域を含め加熱するものである。
従って、本発明半導体装置の製造方法によれば、不純物
ドーピング時に半導体層がエネルギービームにより透明
基板の裏側から照射されるので、半導体層はマスク層と
対応する領域もマスク層と対応しない領域と同様に加熱
され、熱処理される。従って、半導体層に対する不純物
ドーピングと熱処理とを同一工程で同時に行うことがで
きる。依って、透明基板上の半導体層を結晶化のための
熱処理をするためだけに特別の工程を設ける必要がなく
、透明基板上に形成するＭＯＳトランジスタ等のデバイ
スの製造工数の低減を図ることができる。
ドーピング時に半導体層がエネルギービームにより透明
基板の裏側から照射されるので、半導体層はマスク層と
対応する領域もマスク層と対応しない領域と同様に加熱
され、熱処理される。従って、半導体層に対する不純物
ドーピングと熱処理とを同一工程で同時に行うことがで
きる。依って、透明基板上の半導体層を結晶化のための
熱処理をするためだけに特別の工程を設ける必要がなく
、透明基板上に形成するＭＯＳトランジスタ等のデバイ
スの製造工数の低減を図ることができる。
（Ｆ、実施例）［８１図乃至第３図］
以下に、本発明半導体装置の製造方法を添附図面に示し
た実施例に従って詳細に説明する。
た実施例に従って詳細に説明する。
（ａ、製造方法）［第１図乃至第３図］第１図（Ａ）乃
至（Ｃ）は本発明半導体装置の製造方法をＭＯＳ）ラン
ジスタの製造に適用した一つの実施例を工程順に示すも
のである。
至（Ｃ）は本発明半導体装置の製造方法をＭＯＳ）ラン
ジスタの製造に適用した一つの実施例を工程順に示すも
のである。
（Ａ）ガラス基板１の表面に多結晶シリコン膜２を形成
し、次いで、該多結晶シリコン膜２上にゲート絶縁膜を
成すシリコン酸化膜３を形成する０次いで、シリコン酸
化膜３上にアルミニウムからなるゲート電極４を形成し
、シリコン酸化膜３のゲート電極５下以外の部分を除去
する。その後、多結晶シリコンＪＩＩ ２及びゲート電
極４上にＰＳＧ膜５を形成する。尚、上記ガラス基板１
上には多結晶ではなく、アモルファスのシリコン膜を形
成するようにしても良い、第１図（Ａ）はＰＳＧｊＩ５
の形成後の状態を示す。
し、次いで、該多結晶シリコン膜２上にゲート絶縁膜を
成すシリコン酸化膜３を形成する０次いで、シリコン酸
化膜３上にアルミニウムからなるゲート電極４を形成し
、シリコン酸化膜３のゲート電極５下以外の部分を除去
する。その後、多結晶シリコンＪＩＩ ２及びゲート電
極４上にＰＳＧ膜５を形成する。尚、上記ガラス基板１
上には多結晶ではなく、アモルファスのシリコン膜を形
成するようにしても良い、第１図（Ａ）はＰＳＧｊＩ５
の形成後の状態を示す。
（Ｂ）ガラス基板ｌの裏面にレーザビームを照射するこ
とによりＰＳＧ膜５と多結晶シリコン膜２との界面を加
熱する。それにはレーザビームの波長をシリコンの光吸
収係数が大きい（１０３ｃｍ’以上）７００ｎｍ以下に
する。これにより、ガラス基板１をその溶融温度（８０
０℃）以下（例えば７００℃）に保ちつつＰ Ｓ Ｇ
ＦＩＮ ５から多結晶シリコン膜２内へ導電性（Ｎ型）
不純物たるリンＰが拡散され、Ｎ中型のソース領域６及
びドレイン領域７が形成される。しかし、チャンネルの
部分への不純物ドーピングはゲート電極４により遮るこ
とができる、そして、ソース領域６及びドレイン領域７
を形成する際多結晶シリコンｓＩ２は全体的に、即ち、
ゲート電極４下であるなしに関係なくレーザビームによ
って加熱され、結晶化される。
とによりＰＳＧ膜５と多結晶シリコン膜２との界面を加
熱する。それにはレーザビームの波長をシリコンの光吸
収係数が大きい（１０３ｃｍ’以上）７００ｎｍ以下に
する。これにより、ガラス基板１をその溶融温度（８０
０℃）以下（例えば７００℃）に保ちつつＰ Ｓ Ｇ
ＦＩＮ ５から多結晶シリコン膜２内へ導電性（Ｎ型）
不純物たるリンＰが拡散され、Ｎ中型のソース領域６及
びドレイン領域７が形成される。しかし、チャンネルの
部分への不純物ドーピングはゲート電極４により遮るこ
とができる、そして、ソース領域６及びドレイン領域７
を形成する際多結晶シリコンｓＩ２は全体的に、即ち、
ゲート電極４下であるなしに関係なくレーザビームによ
って加熱され、結晶化される。
尚、ここで、レーザビームを利用した加熱によって不純
物ドーピングでき、活性化することができることを裏付
ける試験結果が得られているので、その試験結果につい
て説明する。第２図は試験対象を示す断面図で、同図に
おいて１１はガラス基板、１２はガラス基板１１上に形
成された７−ｔ−Ｊｔｚ７７スシリ°コアＦＩ４ （ａ
−５ｉ ｍＨ，膜厚１０００人）で、プラズマＣＶＤに
より形成されている。１３はシリコン１ｌｌＺ上に形成
されたＰＳＧ膜（ＩＩ！、１厚３０００Ａ、Ｎ型不純物
であるリンＰの濃度１ ａｔｏ＋ｗｉｃ％）である、そ
して、このガラス基ｉｔｔ上のアモルファスシリコン［
１２，ＰＳＧｌｆｉ１３に対してＸｅＣＬエキシマレー
ザ（波長３０８ｎｍ、照射時間３５ｎｓｅｃ、レーザエ
ネルギーＬ ８０ｍＪ／ｃｍ２）を照射した場合の上記
アモルファスシリコン膜１２の導電率の変化を第３図に
示す、その試験の結果、導電率が１０４Ωｃ「’から０
．５ｃ＋ｓ−’まで上昇し、アモルファスシリコン膜１
２がレーザビームによる不純物ドーピングによってＰＳ
Ｇ膜１３から拡散された導電性不純物により導電性を付
与されることが判明した。
物ドーピングでき、活性化することができることを裏付
ける試験結果が得られているので、その試験結果につい
て説明する。第２図は試験対象を示す断面図で、同図に
おいて１１はガラス基板、１２はガラス基板１１上に形
成された７−ｔ−Ｊｔｚ７７スシリ°コアＦＩ４ （ａ
−５ｉ ｍＨ，膜厚１０００人）で、プラズマＣＶＤに
より形成されている。１３はシリコン１ｌｌＺ上に形成
されたＰＳＧ膜（ＩＩ！、１厚３０００Ａ、Ｎ型不純物
であるリンＰの濃度１ ａｔｏ＋ｗｉｃ％）である、そ
して、このガラス基ｉｔｔ上のアモルファスシリコン［
１２，ＰＳＧｌｆｉ１３に対してＸｅＣＬエキシマレー
ザ（波長３０８ｎｍ、照射時間３５ｎｓｅｃ、レーザエ
ネルギーＬ ８０ｍＪ／ｃｍ２）を照射した場合の上記
アモルファスシリコン膜１２の導電率の変化を第３図に
示す、その試験の結果、導電率が１０４Ωｃ「’から０
．５ｃ＋ｓ−’まで上昇し、アモルファスシリコン膜１
２がレーザビームによる不純物ドーピングによってＰＳ
Ｇ膜１３から拡散された導電性不純物により導電性を付
与されることが判明した。
しかして、このレーザビームによる加熱によって行う不
純物ドーピングでゲート電極４をマスクとしたセルフア
ライメントによりソース領域６及びドレイン領域７を形
成することができるのであり、そして、多結晶のシリコ
ン１１２はチャンネルの部分を含めて全体的にレーザビ
ームにより加熱されて結晶化される。第１図（Ｂ）はソ
ース領域６及びドレイン領域７の形成及びシリコン膜２
の結晶化が終了したときの状態を示す。
純物ドーピングでゲート電極４をマスクとしたセルフア
ライメントによりソース領域６及びドレイン領域７を形
成することができるのであり、そして、多結晶のシリコ
ン１１２はチャンネルの部分を含めて全体的にレーザビ
ームにより加熱されて結晶化される。第１図（Ｂ）はソ
ース領域６及びドレイン領域７の形成及びシリコン膜２
の結晶化が終了したときの状態を示す。
（Ｃ）その後、Ｐ Ｓ Ｇ Ｉｌｌ ５に対する選択的
エツチングによりコンタクトホール８．８を形成し、そ
の後、例えばアルミニウムからなるソース電極９、ドレ
イン電極１０を形成する。第１１ｍ（Ｃ）はソース電極
９、ドレイン電極１０の形成後の状態を示す。
エツチングによりコンタクトホール８．８を形成し、そ
の後、例えばアルミニウムからなるソース電極９、ドレ
イン電極１０を形成する。第１１ｍ（Ｃ）はソース電極
９、ドレイン電極１０の形成後の状態を示す。
尚、上記実施例においては不純物含有層としてＰＳＧ膜
が形成されているが、ＰチャノルＭＯＳトランジスタを
製造する場合には、不純物含有層として例えばＢＳＧ膜
等Ｐ型不純物を含んだシリコン酸化膜等絶縁膜を形成し
なければならない。
が形成されているが、ＰチャノルＭＯＳトランジスタを
製造する場合には、不純物含有層として例えばＢＳＧ膜
等Ｐ型不純物を含んだシリコン酸化膜等絶縁膜を形成し
なければならない。
そして、ＰＳＧ膜あるいはＢＳＧ膜のリンＰあるいはホ
ウ素Ｂの不純物濃度は０．０１ Ａ／１０ａｔｏｍｉｃ
％が好ましい、また、加熱用エネルギービームとしてＸ
ｅ ＣＬエキシマレーザビームが用いられているが、
それに代えて例えばアルゴンレーザビーム（濃度４８０
ｎ層）を用いても良いし、また電子ビームを用いても良
く、透明基板を透過するビームであれば各種エネルギー
ビームを使用でき、上記実施例に限定されるものではな
い。
ウ素Ｂの不純物濃度は０．０１ Ａ／１０ａｔｏｍｉｃ
％が好ましい、また、加熱用エネルギービームとしてＸ
ｅ ＣＬエキシマレーザビームが用いられているが、
それに代えて例えばアルゴンレーザビーム（濃度４８０
ｎ層）を用いても良いし、また電子ビームを用いても良
く、透明基板を透過するビームであれば各種エネルギー
ビームを使用でき、上記実施例に限定されるものではな
い。
（ｂ、作用）
上述したＭＯＳ）ランジスタの製造方法によれば、レー
ザビームの照射によりＰＳＧ膜５から多結晶シリコン膜
２の表面部へ導電性不純物がゲート電極４をマスクとし
て拡散される。従って、その導電性不純物のゲート電極
４をマスクとする拡散によってセルアライメントでソー
ス領域６，７を形成することができる。そして、レーザ
ビームの照射をガラス基板１の裏側から行うので、多結
晶シリコン膜２はゲート電極４によって遮られることな
くソース領域６、ドレイン領域７及びチャンネル領域が
全体的にレーザビームの照射を受けて加熱され、延いて
は結晶化され、単結晶シリコン［２となる。依って、結
晶化のためだけの熱処理工程を特別に設ける必要がなく
、１つの熱処理工程でソース領域６、ドレイン領域７を
形成するための導電性不純物のドーピング及び活性化と
、多結晶シリコン膜２のチャンネル部を含む結晶化とを
同時に行うことができ、延いてはガラス基板上に形成す
るＭＯＳ）ランジスタの製造工程数を低減することがで
きる。
ザビームの照射によりＰＳＧ膜５から多結晶シリコン膜
２の表面部へ導電性不純物がゲート電極４をマスクとし
て拡散される。従って、その導電性不純物のゲート電極
４をマスクとする拡散によってセルアライメントでソー
ス領域６，７を形成することができる。そして、レーザ
ビームの照射をガラス基板１の裏側から行うので、多結
晶シリコン膜２はゲート電極４によって遮られることな
くソース領域６、ドレイン領域７及びチャンネル領域が
全体的にレーザビームの照射を受けて加熱され、延いて
は結晶化され、単結晶シリコン［２となる。依って、結
晶化のためだけの熱処理工程を特別に設ける必要がなく
、１つの熱処理工程でソース領域６、ドレイン領域７を
形成するための導電性不純物のドーピング及び活性化と
、多結晶シリコン膜２のチャンネル部を含む結晶化とを
同時に行うことができ、延いてはガラス基板上に形成す
るＭＯＳ）ランジスタの製造工程数を低減することがで
きる。
（Ｇ、発明の効果）
以上に述べたところから明らかなように、本発明半導体
装置の製造方法は、透明基板の表面上に半導体層を形成
する工程と、上記半導体層上に選択的にマスク層を形成
する工程と、上記マスク層及び半導体層の表面を覆う不
純物含有層を形成する工程と、上記透明基板の裏面側か
ら上記半導体層にエネルギービームを照射することによ
り上記半導体層を熱処理すると共に上記不純物含有層か
らそれに含有された不純物を上記半導体層内へ拡散させ
る工程と、からなることを特徴とする。
装置の製造方法は、透明基板の表面上に半導体層を形成
する工程と、上記半導体層上に選択的にマスク層を形成
する工程と、上記マスク層及び半導体層の表面を覆う不
純物含有層を形成する工程と、上記透明基板の裏面側か
ら上記半導体層にエネルギービームを照射することによ
り上記半導体層を熱処理すると共に上記不純物含有層か
らそれに含有された不純物を上記半導体層内へ拡散させ
る工程と、からなることを特徴とする。
従って、本発明半導体装置の製造方法によれば、不純物
ドーピング時に半導体層がエネルギービームにより透明
基板の裏側から照射されるので、半導体層はマスク層と
対応する領域もマスク層と対応しない領域と同様に加熱
され、熱処理される。従って、半導体層に対する不純物
と熱処理とを同一工程で同時に行うことができる。依っ
て、透明基板上の半導体層を結晶化等のための熱処理を
するためだけに特別の工程を設ける必要がなく、透明基
板上に形成するＭＯＳ）ランジスタ等のデバイスの製造
工数の低減を因ることができる。
ドーピング時に半導体層がエネルギービームにより透明
基板の裏側から照射されるので、半導体層はマスク層と
対応する領域もマスク層と対応しない領域と同様に加熱
され、熱処理される。従って、半導体層に対する不純物
と熱処理とを同一工程で同時に行うことができる。依っ
て、透明基板上の半導体層を結晶化等のための熱処理を
するためだけに特別の工程を設ける必要がなく、透明基
板上に形成するＭＯＳ）ランジスタ等のデバイスの製造
工数の低減を因ることができる。
第１図（Ａ）乃至ＣＣ＞は本発明半導体装置の製造方法
の実施の一例を工程順に示す断面図、第２図はエネルギ
ービームによる不純物ドーピングの試験対象を示す断面
図、第３図は試験結果を示す図、第４図（Ａ）乃至（Ｄ
）は従来例の−を工程順に示す断面図である。 符号の説明 １争・拳透明基板、 ２や・Ｏ半導体層、３．４・＠
Φマスク層。 ５・−拳不純物含有層 第１図 勤井屯千ｎＣｍ４
の実施の一例を工程順に示す断面図、第２図はエネルギ
ービームによる不純物ドーピングの試験対象を示す断面
図、第３図は試験結果を示す図、第４図（Ａ）乃至（Ｄ
）は従来例の−を工程順に示す断面図である。 符号の説明 １争・拳透明基板、 ２や・Ｏ半導体層、３．４・＠
Φマスク層。 ５・−拳不純物含有層 第１図 勤井屯千ｎＣｍ４
Claims (1)
- （１）透明基板の表面上に半導体層を形成する工程と、 上記半導体層上に選択的にマスク層を形成する工程と、 上記マスク層及び半導体層の表面上に不純物含有層を形
成する工程と、 上記透明基板の裏面側から上記半導体層にエネルギービ
ームを照射することにより上記半導体層を熱処理すると
共に上記不純物含有層からそれに含有された不純物を上
記半導体層内へ拡散させる工程と、 からなることを特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141396A JPH0691032B2 (ja) | 1985-06-27 | 1985-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141396A JPH0691032B2 (ja) | 1985-06-27 | 1985-06-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS622531A true JPS622531A (ja) | 1987-01-08 |
| JPH0691032B2 JPH0691032B2 (ja) | 1994-11-14 |
Family
ID=15291018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60141396A Expired - Lifetime JPH0691032B2 (ja) | 1985-06-27 | 1985-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691032B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187620A (ja) * | 1987-01-30 | 1988-08-03 | Sony Corp | 半導体装置の製造方法 |
| JPH02177443A (ja) * | 1988-12-28 | 1990-07-10 | Sony Corp | 薄膜トランジスタの製造方法 |
| JPH0391932A (ja) * | 1989-09-04 | 1991-04-17 | Canon Inc | 半導体装置の製造方法 |
| US5372574A (en) * | 1991-11-14 | 1994-12-13 | Hino; Takumi | Artificial limb joint and joint device |
| US6323069B1 (en) * | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JP2003151903A (ja) * | 2001-11-09 | 2003-05-23 | Sharp Corp | 半導体薄膜の製造装置およびその製造方法ならびに表示装置 |
| RU2476955C2 (ru) * | 2011-05-06 | 2013-02-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" | Способ формирования легированных областей полупроводникового прибора |
| JP2013041938A (ja) * | 2011-08-12 | 2013-02-28 | V Technology Co Ltd | レーザードーピング方法及びレーザードーピング装置 |
| JP2014154581A (ja) * | 2013-02-05 | 2014-08-25 | Ricoh Co Ltd | 加熱方法、圧電膜及び圧電素子の製造方法、液滴吐出ヘッド、液滴吐出装置、光照射装置 |
| US9620667B1 (en) * | 2013-12-10 | 2017-04-11 | AppliCote Associates LLC | Thermal doping of materials |
-
1985
- 1985-06-27 JP JP60141396A patent/JPH0691032B2/ja not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187620A (ja) * | 1987-01-30 | 1988-08-03 | Sony Corp | 半導体装置の製造方法 |
| JPH02177443A (ja) * | 1988-12-28 | 1990-07-10 | Sony Corp | 薄膜トランジスタの製造方法 |
| JPH0391932A (ja) * | 1989-09-04 | 1991-04-17 | Canon Inc | 半導体装置の製造方法 |
| US5372574A (en) * | 1991-11-14 | 1994-12-13 | Hino; Takumi | Artificial limb joint and joint device |
| US6323069B1 (en) * | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6569724B2 (en) | 1992-03-25 | 2003-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and method for forming the same |
| US6887746B2 (en) | 1992-03-25 | 2005-05-03 | Semiconductor Energy Lab | Insulated gate field effect transistor and method for forming the same |
| US7381598B2 (en) | 1993-08-12 | 2008-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6437366B1 (en) | 1993-08-12 | 2002-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JP2003151903A (ja) * | 2001-11-09 | 2003-05-23 | Sharp Corp | 半導体薄膜の製造装置およびその製造方法ならびに表示装置 |
| RU2476955C2 (ru) * | 2011-05-06 | 2013-02-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" | Способ формирования легированных областей полупроводникового прибора |
| JP2013041938A (ja) * | 2011-08-12 | 2013-02-28 | V Technology Co Ltd | レーザードーピング方法及びレーザードーピング装置 |
| JP2014154581A (ja) * | 2013-02-05 | 2014-08-25 | Ricoh Co Ltd | 加熱方法、圧電膜及び圧電素子の製造方法、液滴吐出ヘッド、液滴吐出装置、光照射装置 |
| US9620667B1 (en) * | 2013-12-10 | 2017-04-11 | AppliCote Associates LLC | Thermal doping of materials |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691032B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60245173A (ja) | 絶縁ゲイト型半導体装置 | |
| KR950007162A (ko) | 절연게이트형 반도체장치 및 그 제조방법 | |
| JPH11251259A5 (ja) | トランジスタの製造方法、アクティブマトリクス基板の製造方法、および表示装置の製造方法 | |
| KR970018635A (ko) | 다결정 실리콘층의 형성방법, 이 다결정 실리콘층을 포함하는 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를 포함하는 액정표시장치. | |
| JPH0691032B2 (ja) | 半導体装置の製造方法 | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| JP2009048199A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JP2004055838A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
| JP2000082678A (ja) | 半導体装置及びその製造方法 | |
| JPH0466379B2 (ja) | ||
| JP3154139B2 (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JP3465772B2 (ja) | 半導体装置の製造方法 | |
| JPH04250617A (ja) | 半導体における不純物のドーピング方法および半導体装置の製造方法 | |
| JP2785801B2 (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPS61295625A (ja) | 半導体装置の製造方法 | |
| JPH0837307A (ja) | 半導体装置の製造方法および液晶ディスプレイ | |
| JPH10154813A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| JPH03283626A (ja) | トランジスタの製造方法 | |
| KR960035846A (ko) | 실리사이드를 이용한 접합 형성방법 | |
| JPH04356931A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04315441A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10177954A (ja) | 多結晶シリコン薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |