JPS62254455A - ピンレスパッケージの実装方法 - Google Patents
ピンレスパッケージの実装方法Info
- Publication number
- JPS62254455A JPS62254455A JP9853386A JP9853386A JPS62254455A JP S62254455 A JPS62254455 A JP S62254455A JP 9853386 A JP9853386 A JP 9853386A JP 9853386 A JP9853386 A JP 9853386A JP S62254455 A JPS62254455 A JP S62254455A
- Authority
- JP
- Japan
- Prior art keywords
- package
- circuit
- bonding agent
- particles
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術的分野）
本発明は電子回路用素子を搭載する回路基板の高度なも
のを用意して、その上に異方導電性接着剤等で回路素子
を搭載するのに自動化できる高密度回路素子形態をとる
ピンレスパッケージに関する。
のを用意して、その上に異方導電性接着剤等で回路素子
を搭載するのに自動化できる高密度回路素子形態をとる
ピンレスパッケージに関する。
（従来の技術と問題点）
従来、電子機器のプリント配線板等の回路基板に各種部
品を実装するのは、主としてはんだ付は接続によってい
た。今日電子部品の軽薄短小化。
品を実装するのは、主としてはんだ付は接続によってい
た。今日電子部品の軽薄短小化。
実装コストの低減や信頼性の向上を自損して、はんだ付
けもリフロー的手段による平面実装の時代に入ろうとし
ている。このため基板に装着される部品素子はチップ化
され、自動装着に適したものへ、またはんだもこれに適
した高性能なものへと改良されてきている。
けもリフロー的手段による平面実装の時代に入ろうとし
ている。このため基板に装着される部品素子はチップ化
され、自動装着に適したものへ、またはんだもこれに適
した高性能なものへと改良されてきている。
しかしながら、はんだ付は接続に頼る限りパッケージ本
体等の部品の熱損傷は避けられず、モールド及びリード
フレームではんだ付は時の熱吸収により半導体保護の働
きもしている。そのためパッケージ本来の大きざの２０
〜１５０倍になって小型化できない理由の１つとなって
いる。またＬＳＩ等ピンのピッチが狭小なものは、ピン
数が多いためリフロー後の接続不良あるいは過剰はんだ
のブリッジによるピン間のショート等、種々の問題が生
じている。
体等の部品の熱損傷は避けられず、モールド及びリード
フレームではんだ付は時の熱吸収により半導体保護の働
きもしている。そのためパッケージ本来の大きざの２０
〜１５０倍になって小型化できない理由の１つとなって
いる。またＬＳＩ等ピンのピッチが狭小なものは、ピン
数が多いためリフロー後の接続不良あるいは過剰はんだ
のブリッジによるピン間のショート等、種々の問題が生
じている。
（発明の目的）
本発明の目的は、上記の問題点に鑑みモールドと母体よ
り大きいリードフレームを除き、機能性を持つ受動素子
、キャビネット、コンデンサー。
り大きいリードフレームを除き、機能性を持つ受動素子
、キャビネット、コンデンサー。
コイルチップそのもの、ダイオード、トランジスタ、Ｉ
Ｃの裸に近いチップ状ではんだ付は等を不要ならしめて
プリント回路板上に異方導電性接着剤等にて接合できる
ピンレスパッケージを提供することにある。
Ｃの裸に近いチップ状ではんだ付は等を不要ならしめて
プリント回路板上に異方導電性接着剤等にて接合できる
ピンレスパッケージを提供することにある。
（発明の構成）
本発明はすなわち、電子回路用素子として実装に供する
パッケージにおいて回路基板と電気的接続を行う取り出
し端子を上記パッケージ本体の実装面上に設けてなるピ
ンレスパッケージと、このピンレスパッケージの回路基
板への実装方法である。
パッケージにおいて回路基板と電気的接続を行う取り出
し端子を上記パッケージ本体の実装面上に設けてなるピ
ンレスパッケージと、このピンレスパッケージの回路基
板への実装方法である。
図面により本発明を説明すると、第２図は従来のパッケ
ージ例を示し、パッケージ（１）には内蔵する回路に相
当するピッチ（２）が多数取り付けられており、プリン
ト配線基板（３）には上記ピッチ（２）に対応する接続
部の回路パターン（４）がはんだメッキあるいはクリー
ムハンダで印刷されており、パッケージ（１）を仮に接
着してはんだ付等の方法で（２）（４）が接続される。
ージ例を示し、パッケージ（１）には内蔵する回路に相
当するピッチ（２）が多数取り付けられており、プリン
ト配線基板（３）には上記ピッチ（２）に対応する接続
部の回路パターン（４）がはんだメッキあるいはクリー
ムハンダで印刷されており、パッケージ（１）を仮に接
着してはんだ付等の方法で（２）（４）が接続される。
第１図（イ） （ロ） （ハ）は本発明パッケージを例
示し、第１図（ニ）は本発明パッケージが実装されるプ
リント配線基板を示す。
示し、第１図（ニ）は本発明パッケージが実装されるプ
リント配線基板を示す。
角型フラットパッケージ（５）、ＦＰタイプ円型フラッ
トパッケージ（６）には、それぞれプリント配線基板（
１）の回路接続部パターン（８’）（９’）に対応する
接続部パターン（８）（９）が設けられている。第１図
（イ） （ロ）の回路接続部パターンは、いずれもパッ
ケージ本体に印刷されているが、第１図（ハ）のごとく
パッケージに外縁部（１０）を設け、これに回路接続部
パターン（９）を印刷してもよい。
トパッケージ（６）には、それぞれプリント配線基板（
１）の回路接続部パターン（８’）（９’）に対応する
接続部パターン（８）（９）が設けられている。第１図
（イ） （ロ）の回路接続部パターンは、いずれもパッ
ケージ本体に印刷されているが、第１図（ハ）のごとく
パッケージに外縁部（１０）を設け、これに回路接続部
パターン（９）を印刷してもよい。
パッケージを搭載するプリント配線基板はセラミックガ
ラス、ガラスエポキシ、ガラストリアジン、ガラスジア
リルフタレート、ポリフェニレンオキシド、ポリエステ
ルフィルム等用途に合わせて挿々の材質が選ばれる。そ
してプリント配線基板、パッケージの回路接続部分く取
り出し端子）の材質は従来と同種のものが利用できる。
ラス、ガラスエポキシ、ガラストリアジン、ガラスジア
リルフタレート、ポリフェニレンオキシド、ポリエステ
ルフィルム等用途に合わせて挿々の材質が選ばれる。そ
してプリント配線基板、パッケージの回路接続部分く取
り出し端子）の材質は従来と同種のものが利用できる。
すなわちガラスエポキシ、ガラストリアジン、ガラスジ
アリルフタレート等の基板に銅箔等の金属箔あるいはポ
リフェニレンオキシド、ポリエステル、ポリカーボネー
トフィルムに導電性インキで印刷したもの、あるいはセ
ラミック板またはガラス板にグレーズ皮膜を形成したも
の等いずれも用いられる。
アリルフタレート等の基板に銅箔等の金属箔あるいはポ
リフェニレンオキシド、ポリエステル、ポリカーボネー
トフィルムに導電性インキで印刷したもの、あるいはセ
ラミック板またはガラス板にグレーズ皮膜を形成したも
の等いずれも用いられる。
これらパッケージとプリント配線基板との電気的接続は
、両者の間に接着剤を介在させ位置合わせして圧着する
。
、両者の間に接着剤を介在させ位置合わせして圧着する
。
すなわち従来は回路接続部パターンに導電性接着剤を塗
布して圧着する方法が通常知られているが、電極端子の
ピッチ間隔が狭いため塗布が困難である。本発明におい
ては回路接続部全面（端子以外の部分を含めて）に異方
導電性接着剤を塗布して圧着することができる。
布して圧着する方法が通常知られているが、電極端子の
ピッチ間隔が狭いため塗布が困難である。本発明におい
ては回路接続部全面（端子以外の部分を含めて）に異方
導電性接着剤を塗布して圧着することができる。
異方導電性接着剤中の導電性粒子としては砥粒状の粒子
、すなわち多数の突起、突稜の如き表面形状を有する例
えば多面体状、金米糖状の粒子が対向回路面にアンカー
効果をもたらすので好ましい。
、すなわち多数の突起、突稜の如き表面形状を有する例
えば多面体状、金米糖状の粒子が対向回路面にアンカー
効果をもたらすので好ましい。
このような砥粒状の導電性粒子としてはカルボニル法で
つくられるニッケル、コバルト、鉄等の砥粒状金属粒子
、又はアトマイ法あるいはスタンプ法によるこれらの金
属の合金の砥粒状金属合金粒子、又は砥粒状超硬材料粒
子、あるいはこれらの表面又は砥粒状の金属酸化物粒子
の表面をニツケル、銅、銀、金、白金、ロジウム、ルテ
ニウム。
つくられるニッケル、コバルト、鉄等の砥粒状金属粒子
、又はアトマイ法あるいはスタンプ法によるこれらの金
属の合金の砥粒状金属合金粒子、又は砥粒状超硬材料粒
子、あるいはこれらの表面又は砥粒状の金属酸化物粒子
の表面をニツケル、銅、銀、金、白金、ロジウム、ルテ
ニウム。
オスミウム、パラジウム等の高導電性金属でメッキした
砥粒状導電性粒子が挙げられる。上記砥粒状の導電性超
硬材料粒子としては周期律表第１ＶＢ族、第ＶＢ族、第
ＶＩＢ族の炭化物、ホウ化物、ケイ化物、及びランタン
のホウ化物の粒子が挙げられる。その粒径は通常的０．
３〜５０μｍである。具体的にはチタン、ニオブ、タン
タル、クロム、モリブデン、及びタングステンの炭化物
、ホウ化物。
砥粒状導電性粒子が挙げられる。上記砥粒状の導電性超
硬材料粒子としては周期律表第１ＶＢ族、第ＶＢ族、第
ＶＩＢ族の炭化物、ホウ化物、ケイ化物、及びランタン
のホウ化物の粒子が挙げられる。その粒径は通常的０．
３〜５０μｍである。具体的にはチタン、ニオブ、タン
タル、クロム、モリブデン、及びタングステンの炭化物
、ホウ化物。
ケイ化物、ホウ化ランタレ等の粒子とコロイド員金属粉
を主成分としたペーストを塗布して圧着する。この際、
絶縁性接着剤を介在させてもよい。
を主成分としたペーストを塗布して圧着する。この際、
絶縁性接着剤を介在させてもよい。
接着方法としてはこのような導電性超硬材料粒子を回路
基板の回路あるいはこれに対向するピンレスパッケージ
の取り出し端子に混入したメッキを行い、絶縁性接着剤
を介して圧着することもできる。又は回路上あるいは端
子上に導電性超硬材料を混入したペーストの塗布膜を形
成し、絶縁性接着剤を介して圧着することもできる。
基板の回路あるいはこれに対向するピンレスパッケージ
の取り出し端子に混入したメッキを行い、絶縁性接着剤
を介して圧着することもできる。又は回路上あるいは端
子上に導電性超硬材料を混入したペーストの塗布膜を形
成し、絶縁性接着剤を介して圧着することもできる。
これらの粒子は砥粒状でかつ硬度が大であるため、圧着
時に絶縁性接着剤層を破り、パッケージの取り出し端子
及び回路基板の回路に喰込んで電気的導通が行われる。
時に絶縁性接着剤層を破り、パッケージの取り出し端子
及び回路基板の回路に喰込んで電気的導通が行われる。
この場合は回路接続部分以外の表面部分も絶縁性接着剤
により接着してもよい。パッケージの製造工程及びそれ
を回路基板上に搭載する工程に取り入れるためには従来
のボンディング、はんだ付けの工程と同程度の時間で処
理できなければならない。そこで通常絶縁性接着剤とし
ては、シアノアクリレート系の°“瞬間接着剤″や（メ
タ）アクリレート系の“嫌気性接着剤パ“カプセル硬化
型接着剤”等速硬性接着剤が好ましい。場合により特性
上、工程上支障がなければエポキシ樹脂系接着剤、シリ
コン樹脂系接着剤も使用し得る。
により接着してもよい。パッケージの製造工程及びそれ
を回路基板上に搭載する工程に取り入れるためには従来
のボンディング、はんだ付けの工程と同程度の時間で処
理できなければならない。そこで通常絶縁性接着剤とし
ては、シアノアクリレート系の°“瞬間接着剤″や（メ
タ）アクリレート系の“嫌気性接着剤パ“カプセル硬化
型接着剤”等速硬性接着剤が好ましい。場合により特性
上、工程上支障がなければエポキシ樹脂系接着剤、シリ
コン樹脂系接着剤も使用し得る。
回路接続部分いわゆる端子はＤＩＰで４０ピン、超ＬＳ
Ｉのチップキャリアではそれ以上が一般的であり、その
接触面積が大きい程、接続抵抗が小さくなるが、あまり
大きくすると端子数の増加に伴い端子間ピッチが狭くな
り端子間の絶縁性確保が困難になる。逆に接触面積を小
さくするとパッケージと基板との端子同士の位置合わせ
に高精度が要求されることになって、超ＬＳＩのチップ
キャリアパッケージではピン数も増し、ピッチ３０μｍ
のものを必要とするので実際の要求に応じて適切な端子
サイズを選択する。
Ｉのチップキャリアではそれ以上が一般的であり、その
接触面積が大きい程、接続抵抗が小さくなるが、あまり
大きくすると端子数の増加に伴い端子間ピッチが狭くな
り端子間の絶縁性確保が困難になる。逆に接触面積を小
さくするとパッケージと基板との端子同士の位置合わせ
に高精度が要求されることになって、超ＬＳＩのチップ
キャリアパッケージではピン数も増し、ピッチ３０μｍ
のものを必要とするので実際の要求に応じて適切な端子
サイズを選択する。
パッケージ端子の高さは接着接続の結果に大きく影響す
るので注意が必要である。パッケージ本体と基板本体（
端子以外の部分にレジストがある場合はこれを含む）の
クリアランスは圧着接続後、約１履以内になっているこ
とが望ましい。本来接着の強さは接着層の厚みが小ざい
程大きく、接着剤の消費最も少量で済み、接着後の外観
も端正となる。このように端子の高さは接着状態に基づ
いて定めなければならないが、基本的にはこれらの端子
はパッケージ本体、基板本体と同一平面上にあることが
好ましい。但し、パッケージの端子は表面内にある程度
陥没した構造でも差支えなく、これは端子表面を保護す
るためにフィルムでシールしたり、あるいはテープキャ
リアタイプのパッケージとして取扱うような場合は便利
な構造である。上記の絶縁性接着剤を使用する場合は、
パッケージや基板表面の材質にもよるが、接着剤の種類
を適切に選定することにより、接着剤自身の界面張力の
作用で接着面の隅々にまで接着剤が行きわたるようにな
る。、逆に、この接着剤の界面張力を利用して両者の対
向する端子を位置合わせ後や、加圧時に接着剤の滴下を
行うことも可能である。
るので注意が必要である。パッケージ本体と基板本体（
端子以外の部分にレジストがある場合はこれを含む）の
クリアランスは圧着接続後、約１履以内になっているこ
とが望ましい。本来接着の強さは接着層の厚みが小ざい
程大きく、接着剤の消費最も少量で済み、接着後の外観
も端正となる。このように端子の高さは接着状態に基づ
いて定めなければならないが、基本的にはこれらの端子
はパッケージ本体、基板本体と同一平面上にあることが
好ましい。但し、パッケージの端子は表面内にある程度
陥没した構造でも差支えなく、これは端子表面を保護す
るためにフィルムでシールしたり、あるいはテープキャ
リアタイプのパッケージとして取扱うような場合は便利
な構造である。上記の絶縁性接着剤を使用する場合は、
パッケージや基板表面の材質にもよるが、接着剤の種類
を適切に選定することにより、接着剤自身の界面張力の
作用で接着面の隅々にまで接着剤が行きわたるようにな
る。、逆に、この接着剤の界面張力を利用して両者の対
向する端子を位置合わせ後や、加圧時に接着剤の滴下を
行うことも可能である。
この方法は接着剤のポットライフが短い場合に有利であ
る。
る。
実施例１
第１図（イ）の如きフラットパッケージ（回路幅０．３
＃１１１１．ピッチ０．６５８ ＞とプリント配線基板
として厚さ１８μｍの銅箔を張ったガラスエポキシ積層
板にパッケージと同様の回路幅ピッチ幅の総数１００本
の回路を形成するようにエツチングしたものとを製作し
た。第１図（ニ）の（８′）の部分に下記ペーストを厚
さ約１０μで塗布した（組成は重母部）。
＃１１１１．ピッチ０．６５８ ＞とプリント配線基板
として厚さ１８μｍの銅箔を張ったガラスエポキシ積層
板にパッケージと同様の回路幅ピッチ幅の総数１００本
の回路を形成するようにエツチングしたものとを製作し
た。第１図（ニ）の（８′）の部分に下記ペーストを厚
さ約１０μで塗布した（組成は重母部）。
接着剤（Ａ剤） （商品名ボンドコニ−ワン。
コニシ社製＞ ｉｏｏ部
ＷＳｉ２（粒径１〜６μ９日本新金属社製）２０部
ＴｉＣ（粒径８〜１７μ、昭和電工社製）８部
また上記パッケージの接続部分には、上記接着剤のプラ
イマー成分（Ｂ剤）をうずく塗り、配線板上に乗せて位
置合わせを行い、上から約１ＯＮｇの圧力を約２秒間か
けた。
イマー成分（Ｂ剤）をうずく塗り、配線板上に乗せて位
置合わせを行い、上から約１ＯＮｇの圧力を約２秒間か
けた。
このようにして合計５０点の回路接続間の抵抗値を測定
した。
した。
抵抗測定値（Ω）
７０℃９５％ＲＨ
初期値 ２０００時間処理後
平均 ０．２５６ ０．２７５最大
０．３０３ ０．３６１最小 ０．２３７
０．２４２また各端子間の絶縁抵抗値を測定
した。
０．３０３ ０．３６１最小 ０．２３７
０．２４２また各端子間の絶縁抵抗値を測定
した。
端子間絶縁抵抗値（Ω）
１０℃９５％ＲＨ
初期値 ２０００時間処理後
平均 ６Ｘ１０１２８×１０１１
最大 ２４Ｘ１０１２９×１０１２最小 １．８
Ｘ１０１２３ ＸＩＯ”得られたデータは、パッケージ
の接続が十分信頼できることを示している。
Ｘ１０１２３ ＸＩＯ”得られたデータは、パッケージ
の接続が十分信頼できることを示している。
（発明の効果）
本発明のパッケージは、本体実装面に回路基板と電気的
接続を行う取り出し端子を設けてなり、異方導電性接着
剤を用いるか接合時に十分な導電性を得られるように加
工し、両者の接続を短時間で硬化する絶縁性接−着剤を
用いて強固に接続し得られることを特徴とする。それ故
、従来品のごとくパッケージ本体外部にピンを付設して
はんだ付けによる接続を行う必要はない。したがって接
続部分の端子間ピッチを極めて微細なものとすることが
でき、またピンの付設による余分な基板面積が省略でき
る。またはんだ付けによる熱ショックを考えないでよい
のでＩＣ素子の選定幅が大で繁雑な工程を要せず、これ
による基板の損傷を避は得られる。ざらにはだかに近い
状態で基板に搭載できるので薄型、小形化、及び工程の
自動化に適合させることができる。
接続を行う取り出し端子を設けてなり、異方導電性接着
剤を用いるか接合時に十分な導電性を得られるように加
工し、両者の接続を短時間で硬化する絶縁性接−着剤を
用いて強固に接続し得られることを特徴とする。それ故
、従来品のごとくパッケージ本体外部にピンを付設して
はんだ付けによる接続を行う必要はない。したがって接
続部分の端子間ピッチを極めて微細なものとすることが
でき、またピンの付設による余分な基板面積が省略でき
る。またはんだ付けによる熱ショックを考えないでよい
のでＩＣ素子の選定幅が大で繁雑な工程を要せず、これ
による基板の損傷を避は得られる。ざらにはだかに近い
状態で基板に搭載できるので薄型、小形化、及び工程の
自動化に適合させることができる。
第１図（イ） （ロ） （ハ）は本発明ピンレスパッケ
ージの種々の態様を示す斜視図、第１図（ニ）は（イ）
（ロ）のピンレスパッケージの回路接続部パターンに
対応する回路接続部パターンを設けたプリント配線基板
の斜視図である。第２図（イ）（ロ）は従来品パッケー
ジ及びプリント配線基板の斜視図である。 （１）・・・従来品パッケージ、（２）・・・ピッチ。 （５）（６）・・・ピンレスパッケージ、（７）・・・
プリント配線基板、（８）（９）・・・ピンレスパッケ
ージの回路接続部、（８’ ＞（９’ ）・・・配線基
板の回路接続部 （Ａン （ロン
（／％］（ニ）
ージの種々の態様を示す斜視図、第１図（ニ）は（イ）
（ロ）のピンレスパッケージの回路接続部パターンに
対応する回路接続部パターンを設けたプリント配線基板
の斜視図である。第２図（イ）（ロ）は従来品パッケー
ジ及びプリント配線基板の斜視図である。 （１）・・・従来品パッケージ、（２）・・・ピッチ。 （５）（６）・・・ピンレスパッケージ、（７）・・・
プリント配線基板、（８）（９）・・・ピンレスパッケ
ージの回路接続部、（８’ ＞（９’ ）・・・配線基
板の回路接続部 （Ａン （ロン
（／％］（ニ）
Claims (4)
- （１）電子回路用素子として実装に供するパッケージに
おいて、回路基板と電気的接続を行う取り出し端子を上
記パッケージ本体の実装面上に設けてなるピンレスパッ
ケージ。 - （２）回路基板と電気的接続を行う取り出し端子を本体
実装面上に設けたピンレスパッケージを異方導電性接着
剤を介して上記回路基板と圧着することを特徴とするピ
ンレスパッケージの実装方法。 - （３）異方導電性接着剤中の導電性粒子として超硬材料
粒子を使用する特許請求の範囲第２項記載の実装方法。 - （４）回路基板と電気的接続を行う取り出し端子を本体
実装面上に設けたピンレスパッケージを上記回路基板と
電気的接続を行うに際し、上記回路基板の回路あるいは
上記ピンレスパッケージの取り出し端子に導電性超硬材
料粒子を混入したメッキを行うか、又は回路上あるいは
端子上に導電性超硬材料粒子を含有するペーストの塗布
膜を形成し、絶縁性接着剤を介して圧着することを特徴
とするピンレスパッケージの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61098533A JP2572570B2 (ja) | 1986-04-28 | 1986-04-28 | ピンレスパッケージの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61098533A JP2572570B2 (ja) | 1986-04-28 | 1986-04-28 | ピンレスパッケージの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62254455A true JPS62254455A (ja) | 1987-11-06 |
| JP2572570B2 JP2572570B2 (ja) | 1997-01-16 |
Family
ID=14222313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61098533A Expired - Lifetime JP2572570B2 (ja) | 1986-04-28 | 1986-04-28 | ピンレスパッケージの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572570B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6411518B1 (en) | 2000-02-01 | 2002-06-25 | Mitsubishi Denki Kabushiki Kaisha | High-density mounted device employing an adhesive sheet |
| WO2017149426A1 (en) * | 2016-02-29 | 2017-09-08 | Thin Film Electronics Asa | Electronic device and method of making the same using surface mount technology and an anisotropic conductive adhesive useful in the method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140790A (ja) * | 1983-12-27 | 1985-07-25 | ソニ−ケミカル株式会社 | 連結シ−ト |
| JPS60180189A (ja) * | 1984-10-29 | 1985-09-13 | セイコーエプソン株式会社 | 電気素子の接続構造 |
| JPS60193353A (ja) * | 1984-03-15 | 1985-10-01 | Hitachi Chem Co Ltd | 電子部品の接続方法 |
-
1986
- 1986-04-28 JP JP61098533A patent/JP2572570B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140790A (ja) * | 1983-12-27 | 1985-07-25 | ソニ−ケミカル株式会社 | 連結シ−ト |
| JPS60193353A (ja) * | 1984-03-15 | 1985-10-01 | Hitachi Chem Co Ltd | 電子部品の接続方法 |
| JPS60180189A (ja) * | 1984-10-29 | 1985-09-13 | セイコーエプソン株式会社 | 電気素子の接続構造 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6411518B1 (en) | 2000-02-01 | 2002-06-25 | Mitsubishi Denki Kabushiki Kaisha | High-density mounted device employing an adhesive sheet |
| WO2017149426A1 (en) * | 2016-02-29 | 2017-09-08 | Thin Film Electronics Asa | Electronic device and method of making the same using surface mount technology and an anisotropic conductive adhesive useful in the method |
| CN109076706A (zh) * | 2016-02-29 | 2018-12-21 | 薄膜电子有限公司 | 使用表面安装技术和该方法中有用的各向异性导电胶的电子装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2572570B2 (ja) | 1997-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331679B1 (en) | Multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| US5400221A (en) | Printed circuit board mounted with electric elements thereon | |
| CN102437140A (zh) | 具有烧结的金属连接的功率半导体模块及制造方法 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JP3378171B2 (ja) | 半導体パッケージの製造方法 | |
| US7459771B2 (en) | Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process | |
| JPS62254455A (ja) | ピンレスパッケージの実装方法 | |
| JP2651608B2 (ja) | 電子部品搭載用基板 | |
| JP3420469B2 (ja) | 配線基板 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP2522739B2 (ja) | セラミックス配線基板 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPS63185035A (ja) | 半導体装置 | |
| JPH0736429B2 (ja) | セラミックス配線基板の製造方法 | |
| JPH04119653A (ja) | 集積回路素子 | |
| JPH04329659A (ja) | 混成集積回路装置およびその製造方法 | |
| JPS59218795A (ja) | チツプキヤリアの実装方法 | |
| JPH0629443A (ja) | 混成集積回路の製造方法 | |
| JPS6276744A (ja) | 集積回路用容器 | |
| JPH1064954A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH0311694A (ja) | 半導体ｉｃの接続方法 | |
| US20020190244A1 (en) | Electrically conductive adhesive agent |