JPS62257553A - デイスク制御装置 - Google Patents
デイスク制御装置Info
- Publication number
- JPS62257553A JPS62257553A JP61100748A JP10074886A JPS62257553A JP S62257553 A JPS62257553 A JP S62257553A JP 61100748 A JP61100748 A JP 61100748A JP 10074886 A JP10074886 A JP 10074886A JP S62257553 A JPS62257553 A JP S62257553A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- cache
- area
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、予め指定されたディスク領域の写しが静的
に置かれるＲＡＭディスク領域がυｊ当てられたキャッ
シュ（ディスクキャッシュ）を備えたディスク制御装置
に関する。
に置かれるＲＡＭディスク領域がυｊ当てられたキャッ
シュ（ディスクキャッシュ）を備えたディスク制御装置
に関する。
（従来の技術）
近年、ディスク装置を小制御するディスク制御装置には
、ディスク装置で実現されるディスク領域の一部の写し
が動的に置かれるキャッシュ（ディスクキャッシュ）が
設けられている場合が多い。
、ディスク装置で実現されるディスク領域の一部の写し
が動的に置かれるキャッシュ（ディスクキャッシュ）が
設けられている場合が多い。
ディスク制御装置にキャッシュを設ける理由は、例えば
ディスクリート時にキャッシュにヒツトした場合はキャ
ッシュから目的データが読出せるので、ディスク装置を
直接アクセスする必要がなくなり、ディスクアクセスの
高速化が図れることによる。しかし、キャッシュにヒツ
トしない場合には、ディスク装置をアクセスしなければ
ならず、この際は処理が遅くなる。
ディスクリート時にキャッシュにヒツトした場合はキャ
ッシュから目的データが読出せるので、ディスク装置を
直接アクセスする必要がなくなり、ディスクアクセスの
高速化が図れることによる。しかし、キャッシュにヒツ
トしない場合には、ディスク装置をアクセスしなければ
ならず、この際は処理が遅くなる。
そこで、この問題を解決するために、第１１因に示すシ
ステムが開発されている。第１１図において、１１−θ
〜１１−３は磁気ディスク装置である。磁気ディスク＠
１１１−０は、同ディスク装置１１１−０の内容の写し
が静的に置かれるＲＡＭディスク装置１２に接続され、
磁気ディスク装置１１−１〜１１−３は図示せぬキャッ
シュ（ディスクキャッシュ）を内蔵したｔａ気ディスク
制御Ｉ装置（以下、ディスクキャッシュ副部装置と称す
る）１３に接続されている。
ステムが開発されている。第１１図において、１１−θ
〜１１−３は磁気ディスク装置である。磁気ディスク＠
１１１−０は、同ディスク装置１１１−０の内容の写し
が静的に置かれるＲＡＭディスク装置１２に接続され、
磁気ディスク装置１１−１〜１１−３は図示せぬキャッ
シュ（ディスクキャッシュ）を内蔵したｔａ気ディスク
制御Ｉ装置（以下、ディスクキャッシュ副部装置と称す
る）１３に接続されている。
ＲＡＭディスク装置１２はＲＡＭ構成の半導体メモリ装
置であるが、ホストシステム１４からは磁気ディスク装
Ｈ１ｔ−０に見える。ホストシステム１４は、磁気ディ
スク装置１１−１へ１１−３のいずれかのディスク領域
をアクセスする場合には、ディスクキャッシュυｌｌ１
ｌ装置１３に要求を出す。これに対して磁気ディスク装
置１１−０のディスク領域をアクセスする場合には、ホ
ストシステム１４はＲＡＭデンスク装置１２に対して要
求を出す。この要求が例えばリード（ＲＡＭディスクリ
ート）であれば、ＲＡＭディスク装置１２は同装置１２
内に冒かれている磁気ディスクｉｉｉ ｉ２２１１−０
の写しを直ちにホストシステム１４に転送する。したが
って、磁気ディスク装置１１−０に対するリード動作は
、常に高速に行なえる゛。
置であるが、ホストシステム１４からは磁気ディスク装
Ｈ１ｔ−０に見える。ホストシステム１４は、磁気ディ
スク装置１１−１へ１１−３のいずれかのディスク領域
をアクセスする場合には、ディスクキャッシュυｌｌ１
ｌ装置１３に要求を出す。これに対して磁気ディスク装
置１１−０のディスク領域をアクセスする場合には、ホ
ストシステム１４はＲＡＭデンスク装置１２に対して要
求を出す。この要求が例えばリード（ＲＡＭディスクリ
ート）であれば、ＲＡＭディスク装置１２は同装置１２
内に冒かれている磁気ディスクｉｉｉ ｉ２２１１−０
の写しを直ちにホストシステム１４に転送する。したが
って、磁気ディスク装置１１−０に対するリード動作は
、常に高速に行なえる゛。
しかし、上記した第１１図に示すシステムでは、ディス
クキャッシュ制ｍ＋装置１３とは別に同装置１３から独
立したＲＡＭディスク装置１２が必要となるため、小型
化が困難となると共に高価格となる問題があった。また
固定ディスク装置のように？！！数のディスクをドライ
ブできる＠置の場合にも、ディスク単位でＲＡＭディス
ク装置１２と制御装置１３のいずれかに選択的に接続で
きないため、ＲＡＭディスク装置１２のバックアップ用
の磁気ディスク装置とディスクキャッシュ制′ａ装＠１
３により制御される磁気ディスク装置の２種が少なくと
も必要であった。
クキャッシュ制ｍ＋装置１３とは別に同装置１３から独
立したＲＡＭディスク装置１２が必要となるため、小型
化が困難となると共に高価格となる問題があった。また
固定ディスク装置のように？！！数のディスクをドライ
ブできる＠置の場合にも、ディスク単位でＲＡＭディス
ク装置１２と制御装置１３のいずれかに選択的に接続で
きないため、ＲＡＭディスク装置１２のバックアップ用
の磁気ディスク装置とディスクキャッシュ制′ａ装＠１
３により制御される磁気ディスク装置の２種が少なくと
も必要であった。
（発明が解決しようとする問題点）
上記したように従来は、ＲＡＭディスクとディスクキャ
ッシュとの両者が混在するシステムを実現するためには
、ＲＡＭディスク＠置装キャッシュ内蔵のディスク制ｎ
ＨＭ （ディスクキャッシュ制御装置）から独立して設
ける必要があった。
ッシュとの両者が混在するシステムを実現するためには
、ＲＡＭディスク＠置装キャッシュ内蔵のディスク制ｎ
ＨＭ （ディスクキャッシュ制御装置）から独立して設
ける必要があった。
この発明は上記事情に鑑みてなされたものでその目的は
、ディスクキャッシュとＲＡＭディスクとの両機能を持
つディスク制ａ装置を提供することにある。
、ディスクキャッシュとＲＡＭディスクとの両機能を持
つディスク制ａ装置を提供することにある。
［発明の構成］
（問題点を解決するための手段と作用）この発明は、キ
ャッシュメモリの領域を、ディスク装置により実現され
る第１ディスク領域のうちの第２ディスク領域の一部の
写しが動的にＲかれるキャッシュメモリ本来のキャッシ
ュ領域と、第３ディスク領域の写しが静的に置かれるＲ
ＡＭディスク領域とに分けると共に、ホストシステムか
らのアクセス要求をもとに同要求の示すアクセス対象領
域が上記第２および第３ディスク領域のいずれにあるか
を判別するディスク領域判別手段と、このディスク領域
判別手段の判別結果をもとにホストシステムからのアク
セス要求の示すデータ転送を行なうデータ転送制御手段
とを設けることにより、アクセス対象領域が第２ディス
ク領域にある場合にはキャッシュ領域を対象とするキャ
ッシュ動作が行なわれ、アクセス対象領域が第３ディス
ク領域にある場合にはＲＡＭディスク領域がアクセスさ
れるようにしたものである。
ャッシュメモリの領域を、ディスク装置により実現され
る第１ディスク領域のうちの第２ディスク領域の一部の
写しが動的にＲかれるキャッシュメモリ本来のキャッシ
ュ領域と、第３ディスク領域の写しが静的に置かれるＲ
ＡＭディスク領域とに分けると共に、ホストシステムか
らのアクセス要求をもとに同要求の示すアクセス対象領
域が上記第２および第３ディスク領域のいずれにあるか
を判別するディスク領域判別手段と、このディスク領域
判別手段の判別結果をもとにホストシステムからのアク
セス要求の示すデータ転送を行なうデータ転送制御手段
とを設けることにより、アクセス対象領域が第２ディス
ク領域にある場合にはキャッシュ領域を対象とするキャ
ッシュ動作が行なわれ、アクセス対象領域が第３ディス
ク領域にある場合にはＲＡＭディスク領域がアクセスさ
れるようにしたものである。
（実施例）
第１図はこの発明を適用するディスクキャッシュシステ
ムの一実施例を示すブロック構成図である。同図におい
て、２Ｇ−０（Ｄ ｌ５ＫＯ）〜２Ｏ−３（ＤＩＳＫ３
）は磁気ディスク装２．３０はキャッシュメモリ３１を
内蔵し磁気ディスク装置 ２０−０〜２〇−３を制御す
る磁気ディスク制御！ｌ装置（以下、ディスクキャッシ
ュ制御装置と称する）、６０はディスクキャッシュＩＩ
ＩＩ＋ ６０装置３０に対して磁気ディスク装ｇ ２０
−０〜２０−３で実現されるディスク領域へのアクセス
を要求するホストシステム（ＨＯ５Ｔ）である。
ムの一実施例を示すブロック構成図である。同図におい
て、２Ｇ−０（Ｄ ｌ５ＫＯ）〜２Ｏ−３（ＤＩＳＫ３
）は磁気ディスク装２．３０はキャッシュメモリ３１を
内蔵し磁気ディスク装置 ２０−０〜２〇−３を制御す
る磁気ディスク制御！ｌ装置（以下、ディスクキャッシ
ュ制御装置と称する）、６０はディスクキャッシュＩＩ
ＩＩ＋ ６０装置３０に対して磁気ディスク装ｇ ２０
−０〜２０−３で実現されるディスク領域へのアクセス
を要求するホストシステム（ＨＯ５Ｔ）である。
キャッシュメモリ３１の容量（サイズ）は例えば２５６
ＭＢ（メガバイト）である。キャッシュメモリ３１の２
５６ＭＢ領域のうちの２４０ＭＢの領域は、磁気ディス
ク装ｒＩ！４２０−０により実現されるディスクａ［Ａ
、Ｂのうちのディスクｗ４ｍＡの写しが静的に置かれる
（即ち常駐される）ＲＡＭディスク１ｔｉｉ３１ａに割
当てられる。キャッシュメモリ３１の残りの１６ＭＢの
領域は、磁気ディスク装置２０−Ｏにより実現されるデ
ィスク領域Ａ、Ｂのうちのディスク領域Ｂ１および磁気
ディスク装置２０−１〜２０−３により実現されるディ
スク領域Ｃ〜Ｅの一部の写しが動的に置かれるキャッシ
ュメモリ本来のキャッシュ須１ｉＨ１ｂに割当てられる
。ディスク領１７ｉＡ〜Ｅは、ホストシステム６０から
ディスクキャッシュｉｌｌ ｔｉｎ装置３０に与えられ
るアクセス要求で示されるディスクアドレスで表現可能
なアドレス空間内で、例えば連続している。
ＭＢ（メガバイト）である。キャッシュメモリ３１の２
５６ＭＢ領域のうちの２４０ＭＢの領域は、磁気ディス
ク装ｒＩ！４２０−０により実現されるディスクａ［Ａ
、Ｂのうちのディスクｗ４ｍＡの写しが静的に置かれる
（即ち常駐される）ＲＡＭディスク１ｔｉｉ３１ａに割
当てられる。キャッシュメモリ３１の残りの１６ＭＢの
領域は、磁気ディスク装置２０−Ｏにより実現されるデ
ィスク領域Ａ、Ｂのうちのディスク領域Ｂ１および磁気
ディスク装置２０−１〜２０−３により実現されるディ
スク領域Ｃ〜Ｅの一部の写しが動的に置かれるキャッシ
ュメモリ本来のキャッシュ須１ｉＨ１ｂに割当てられる
。ディスク領１７ｉＡ〜Ｅは、ホストシステム６０から
ディスクキャッシュｉｌｌ ｔｉｎ装置３０に与えられ
るアクセス要求で示されるディスクアドレスで表現可能
なアドレス空間内で、例えば連続している。
ディスクキャッシュ制ｉｌｌ Ｈｆｆｆｉ ３０は、ホ
ストシステム６０からのアクセス要求があると、その要
求で示されているディスクアドレスをチェックし、ディ
スクｍ Ｗｔ Ａがアクセス対象となるＲＡＭディスク
モードであるか、ディスク領ｍＢ”Ｅのいずれかがアク
セス対象となるキャッシュモードあるかを判別する礪能
を有している。まだディスクキャッシュ制御装置３０は
、ＲＡＭディスクモードではキャッシュメモリ３１内の
ＲＡＭディスクｌ［３１ａをアクセスし、キャッシュモ
ードではキャッシュ動作を行なうようになっている。
ストシステム６０からのアクセス要求があると、その要
求で示されているディスクアドレスをチェックし、ディ
スクｍ Ｗｔ Ａがアクセス対象となるＲＡＭディスク
モードであるか、ディスク領ｍＢ”Ｅのいずれかがアク
セス対象となるキャッシュモードあるかを判別する礪能
を有している。まだディスクキャッシュ制御装置３０は
、ＲＡＭディスクモードではキャッシュメモリ３１内の
ＲＡＭディスクｌ［３１ａをアクセスし、キャッシュモ
ードではキャッシュ動作を行なうようになっている。
第２図は第１図のディスクキャッシュ制！２１１＠置３
０のブロック構成を示すもので、３２は磁気ディスク装
［２０−０〜２０−３を制御するハードディスクコント
ロール回路（以下ＨＯＣと称する）である。
０のブロック構成を示すもので、３２は磁気ディスク装
［２０−０〜２０−３を制御するハードディスクコント
ロール回路（以下ＨＯＣと称する）である。
ＨＤＣ３２はデータライン３３およびコントロールライ
ン３４から成る第１のバス３５、ドライバ／レシーバ（
以下Ｄ／Ｒと称する）３６を介してホストシステム６０
と接続されている。ＨＤＣ３２は第２のバス３７にも接
続されている。バス３７にはディスクキャッシュ制！Ｉ
Ｏ装置３０全体を制御するマイクロプロセッサ３８、マ
イクロプロセッサ３８の制御用プログラム（マイクロプ
ログラム）を記憶するプログラムメモリ３９、マイクロ
プロセッサ３８の作業用［を成すワークメモリ４０、お
よび磁気ディスク装置２０−０〜２０−３とホストシス
テム６０との間の転送速度の差を吸収するためのバッフ
ァメモリ（ＢＦＭ）４１が接続されている。
ン３４から成る第１のバス３５、ドライバ／レシーバ（
以下Ｄ／Ｒと称する）３６を介してホストシステム６０
と接続されている。ＨＤＣ３２は第２のバス３７にも接
続されている。バス３７にはディスクキャッシュ制！Ｉ
Ｏ装置３０全体を制御するマイクロプロセッサ３８、マ
イクロプロセッサ３８の制御用プログラム（マイクロプ
ログラム）を記憶するプログラムメモリ３９、マイクロ
プロセッサ３８の作業用［を成すワークメモリ４０、お
よび磁気ディスク装置２０−０〜２０−３とホストシス
テム６０との間の転送速度の差を吸収するためのバッフ
ァメモリ（ＢＦＭ）４１が接続されている。
４２は第３のバスである。バス４２はＤ／Ｒ（ドライバ
／レシーバ）４３を介して第２のバス３７に接続されて
いる。バス４２にはアドレススタックメモリ４４が接続
されている。アドレススタックメモリ４４は、キャッシ
ュモード（或はＲＡＭディスクモード）等における動作
を指定するキャッシュ動作指定情報を格納するＦＩＦＯ
（ファースト・イン・ファースト・アウト）メモリであ
る。
／レシーバ）４３を介して第２のバス３７に接続されて
いる。バス４２にはアドレススタックメモリ４４が接続
されている。アドレススタックメモリ４４は、キャッシ
ュモード（或はＲＡＭディスクモード）等における動作
を指定するキャッシュ動作指定情報を格納するＦＩＦＯ
（ファースト・イン・ファースト・アウト）メモリであ
る。
第３図はキャッシュ動作指定情報の構成を主として示す
。このキャッシュ１ｌＪｆ’ｌｌ−指定情報は、キャッ
シュメモリ３１のアドレスを示す２バイトの転送開始キ
ャッシュアドレスＡＤ（第Ｏおよび第１バイト）と、デ
ータ転送形態を指定する１バイトのデータ転送方向制御
コードＣ（第２バイト）と、転送語数（セクタ数）を示
す１バイトの転送語数λ（第３バイト）とから成る。デ
ータ転送方向制御コードＣは、Ｃ＝Ｏ乃至ｃ＝７の８種
類用意されており、その内容は第３図に示す通りである
。
。このキャッシュ１ｌＪｆ’ｌｌ−指定情報は、キャッ
シュメモリ３１のアドレスを示す２バイトの転送開始キ
ャッシュアドレスＡＤ（第Ｏおよび第１バイト）と、デ
ータ転送形態を指定する１バイトのデータ転送方向制御
コードＣ（第２バイト）と、転送語数（セクタ数）を示
す１バイトの転送語数λ（第３バイト）とから成る。デ
ータ転送方向制御コードＣは、Ｃ＝Ｏ乃至ｃ＝７の８種
類用意されており、その内容は第３図に示す通りである
。
再び第２図を参照すると、４５はアドレススタックメモ
リ４４のアドレスを指定するカウンタ構成のアドレスレ
ジスタ（ＲＤＭＡ）である。アドレスレジスタ４５の入
力はバス３７に接続されている。４６はアドレススタッ
クメモリ４４にスタックされたキャッシュ動作指定情報
（以下、アドレススタック情報と称する）をもとにキャ
ッシュメモリ（ＣＡＣＨＥ）３１の制御を含むデータ転
送制御等を行なうキャッシュコントロール回路である。
リ４４のアドレスを指定するカウンタ構成のアドレスレ
ジスタ（ＲＤＭＡ）である。アドレスレジスタ４５の入
力はバス３７に接続されている。４６はアドレススタッ
クメモリ４４にスタックされたキャッシュ動作指定情報
（以下、アドレススタック情報と称する）をもとにキャ
ッシュメモリ（ＣＡＣＨＥ）３１の制御を含むデータ転
送制御等を行なうキャッシュコントロール回路である。
キャッシュコントロール回路４６は、キャッシュメモリ
３１のアドレスを指定するカウンタ構成のキャッシュア
ドレスレジスタ（ＲＣ〜ＬＡ ） ５Ｌデ一タ転送詔敗
をカウントするカウンタ構成のキャッシュレングスレジ
スタ（ＲＣＬ）５２、およびデータ転送方向制御コード
Ｃを保持するキャッシュコントロールレジスタ５３ （
ＲＣＦ ）を有している。レジスタ５１〜５３（の入力
）は、バス４２に接続されている。このバス４２には、
キャッシュメモリ３１のディレクトリメモリとディレク
トリメモリサーチ回路（いずれも図示せず）を内蔵する
ディレクトリメモリ／サーチ回路４１が接続されている
。
３１のアドレスを指定するカウンタ構成のキャッシュア
ドレスレジスタ（ＲＣ〜ＬＡ ） ５Ｌデ一タ転送詔敗
をカウントするカウンタ構成のキャッシュレングスレジ
スタ（ＲＣＬ）５２、およびデータ転送方向制御コード
Ｃを保持するキャッシュコントロールレジスタ５３ （
ＲＣＦ ）を有している。レジスタ５１〜５３（の入力
）は、バス４２に接続されている。このバス４２には、
キャッシュメモリ３１のディレクトリメモリとディレク
トリメモリサーチ回路（いずれも図示せず）を内蔵する
ディレクトリメモリ／サーチ回路４１が接続されている
。
次にこの発明の一実施例の動作を説明する。
■電源投入時
まず、電源投入時のディスクキャッシュ制御装置３０の
動作を、第４図のフローチャートを参照して説明する。
動作を、第４図のフローチャートを参照して説明する。
この実施例では、電源投入時には、キャッシュメモリ３
１におけるＲＡＭディスク領域３１ａとキャッシュ領域
３１ｂの容品設定（領域割当て）が行なわれる（ステッ
プＳ１）。この設定は、ホストシステム６０からのコマ
ンドの指定により行なわれる。次に、磁気ディスク装Ｍ
（ＤＩＳＫＯ）２０−０のディスクＩＭＡ （バックア
ップディスク領域）のデータをキャッシュメモリ（ＣＡ
ＣＨＥ）３１のＲＡＭディスク領ｔ１３１ａにコピーす
る動作が行なわれる（ステップ８２ ＞。
１におけるＲＡＭディスク領域３１ａとキャッシュ領域
３１ｂの容品設定（領域割当て）が行なわれる（ステッ
プＳ１）。この設定は、ホストシステム６０からのコマ
ンドの指定により行なわれる。次に、磁気ディスク装Ｍ
（ＤＩＳＫＯ）２０−０のディスクＩＭＡ （バックア
ップディスク領域）のデータをキャッシュメモリ（ＣＡ
ＣＨＥ）３１のＲＡＭディスク領ｔ１３１ａにコピーす
る動作が行なわれる（ステップ８２ ＞。
上記コピー動作の詳細は、次の通りである。まず、ＲＡ
Ｍディスク領域３１ａの先頭アドレスを示す転送開始キ
ャッシュアドレスＡＤ、バッフ７メモリ４１からキャッ
シュメモリ３１へのデータ転送を指定するＣ＝１のデー
タ転送方向制御コードＣ１およびＲＡ Ｍディスク領［
３１ａのレングスを示す転送語数りから成るアドレスス
タック情報がマイクロプロセッサ３８により生成され、
スタックメモリ４４に書込まれる。次に、磁気ディスク
装置２０−Ｏのディスク領ｍＡからのディスクリートが
、マイクロプロセッサ３８からＨＤＣ３２に対して指示
される。また、アドレスレジスタ４５にアドレススタッ
クメモリ４４の先頭アドレスがセットされ、キャッシュ
コントロール回路４６が起動される。これにより、アド
レスレジスタ４５の指定するアドレススタックメモリ４
４のアドレスから始まる４バイトのアドレススタック情
報が１バイト単位で読出され、転送キャッシュアドレス
ＡＤはキャッシュアドレスレジスタ５１に、転３％Ｉ数
℃はキャッシュレングスレジスタ５２に、データ転送方
向制御コードＣはコントロールレジスタ５３にそれぞれ
ロードされる。
Ｍディスク領域３１ａの先頭アドレスを示す転送開始キ
ャッシュアドレスＡＤ、バッフ７メモリ４１からキャッ
シュメモリ３１へのデータ転送を指定するＣ＝１のデー
タ転送方向制御コードＣ１およびＲＡ Ｍディスク領［
３１ａのレングスを示す転送語数りから成るアドレスス
タック情報がマイクロプロセッサ３８により生成され、
スタックメモリ４４に書込まれる。次に、磁気ディスク
装置２０−Ｏのディスク領ｍＡからのディスクリートが
、マイクロプロセッサ３８からＨＤＣ３２に対して指示
される。また、アドレスレジスタ４５にアドレススタッ
クメモリ４４の先頭アドレスがセットされ、キャッシュ
コントロール回路４６が起動される。これにより、アド
レスレジスタ４５の指定するアドレススタックメモリ４
４のアドレスから始まる４バイトのアドレススタック情
報が１バイト単位で読出され、転送キャッシュアドレス
ＡＤはキャッシュアドレスレジスタ５１に、転３％Ｉ数
℃はキャッシュレングスレジスタ５２に、データ転送方
向制御コードＣはコントロールレジスタ５３にそれぞれ
ロードされる。
このロード動作をスタックロードと呼ぶ。
ＨＤＣ３２は、マイクロプロセッサ３８からのディスク
リート指示により、磁気ディスク装置１２０−０のディ
スク領域Ａのデータを読取り、バス３７経出でバッファ
メモリ４１に一時格納する。ＨＤＣ３２はＤＭＡ回路（
図示せず）を内蔵している。このＤＭＡ回路は、バッフ
ァメモリ４１に例えば１セクタ分以上のディスクリート
データが格納されると、キャッシュコントロール回路４
６（或はホストシステム６０）に転送要求を発する。そ
して、この要求に対する肯定応答があると、ＨＤＣ３２
内のＤＭＡ回路はバッファメモリ４１内の格納データを
その格納類に読出し、バス３５のデータライン３３に送
出する。この読出し動作は、バッファメモリ４１へのデ
ィスクリートデータ格納動作と時分割で行なわれる。
リート指示により、磁気ディスク装置１２０−０のディ
スク領域Ａのデータを読取り、バス３７経出でバッファ
メモリ４１に一時格納する。ＨＤＣ３２はＤＭＡ回路（
図示せず）を内蔵している。このＤＭＡ回路は、バッフ
ァメモリ４１に例えば１セクタ分以上のディスクリート
データが格納されると、キャッシュコントロール回路４
６（或はホストシステム６０）に転送要求を発する。そ
して、この要求に対する肯定応答があると、ＨＤＣ３２
内のＤＭＡ回路はバッファメモリ４１内の格納データを
その格納類に読出し、バス３５のデータライン３３に送
出する。この読出し動作は、バッファメモリ４１へのデ
ィスクリートデータ格納動作と時分割で行なわれる。
さて、キャッシュコントロール回路４６は。
ＨＤＣ３２内のＤＭＡ回路に対する内定応答により同Ｄ
ＭＡ回路のデータ転送動作が開始されると、この動作に
同期してアドレススタック情報に従う制御動作を行なう
。即ち、この例のようにデータ転送方向制御コードＣが
１であれば、キャッシュコントロール回路４６は、ＨＤ
Ｃ３２（内のＤＭＡ回路）からデータライン３３上に送
出されたバッファメモリ４１からの読出しデータを、キ
ャッシュアドレスレジスタ５１で指定されるキャッシュ
メモリ３１のアドレスから始まるディスク領域Ａに順次
内込む。この自込み動作が、キャッシュレングスレジス
タ５２の内容をディクリメントしながら指定語数カ行な
われることにより、コピー動作は終了する。
ＭＡ回路のデータ転送動作が開始されると、この動作に
同期してアドレススタック情報に従う制御動作を行なう
。即ち、この例のようにデータ転送方向制御コードＣが
１であれば、キャッシュコントロール回路４６は、ＨＤ
Ｃ３２（内のＤＭＡ回路）からデータライン３３上に送
出されたバッファメモリ４１からの読出しデータを、キ
ャッシュアドレスレジスタ５１で指定されるキャッシュ
メモリ３１のアドレスから始まるディスク領域Ａに順次
内込む。この自込み動作が、キャッシュレングスレジス
タ５２の内容をディクリメントしながら指定語数カ行な
われることにより、コピー動作は終了する。
■キャッシュモードでのリード動作
数に、キャッシュモードでのリード動作を第５図のフロ
ーチャートを参照して説明する。ホストシステム１４か
らのリード（ＲＥＡＤ）指定のディスジアクセス要求は
、Ｄ ／ Ｒ３Ｇ、データライン３３を介してＨＤＣ３
２に伝えられ、１−（ＤＣ３２内のコマンドレジスタ（
図示せず）に保持される。コマンドレジスタ内のディス
クアクセス要求はマイクロプロセッサ３８により読出さ
れ、ワークメモリ４０の所定領域に格納される。上記デ
ィスクアクセス要求には、ディスクアドレス情報が含ま
れている。
ーチャートを参照して説明する。ホストシステム１４か
らのリード（ＲＥＡＤ）指定のディスジアクセス要求は
、Ｄ ／ Ｒ３Ｇ、データライン３３を介してＨＤＣ３
２に伝えられ、１−（ＤＣ３２内のコマンドレジスタ（
図示せず）に保持される。コマンドレジスタ内のディス
クアクセス要求はマイクロプロセッサ３８により読出さ
れ、ワークメモリ４０の所定領域に格納される。上記デ
ィスクアクセス要求には、ディスクアドレス情報が含ま
れている。
マイクロプロセッサ３８は、リード指定のディスクアク
セス要求をワークメモリ４０に格納すると、同要求の示
すアクセス対象領域がディスク領域Ａにあるかく即ちＲ
Ａ Ｍディスクモードのディスクアクセスであるか）、
或はディスクｔＪ ＩＤ、Ｂ −Ｅのいずれかにあるか
（即ちキャッシュモードのディスクアクセスであるか）
を、同要求中のディスクアドレス情報をもとに調べる（
ステップＳ１１〉。
セス要求をワークメモリ４０に格納すると、同要求の示
すアクセス対象領域がディスク領域Ａにあるかく即ちＲ
Ａ Ｍディスクモードのディスクアクセスであるか）、
或はディスクｔＪ ＩＤ、Ｂ −Ｅのいずれかにあるか
（即ちキャッシュモードのディスクアクセスであるか）
を、同要求中のディスクアドレス情報をもとに調べる（
ステップＳ１１〉。
マイクロプロセッサ３８は、ステップ３１１においてキ
ャッシュモードを判定すると、ホストシステム１４から
のディスクアクセス要求に従ってシークコマンドを発行
し、（磁気ディスク装ｊｆｆｆ ２０−０〜２０−３の
うち）アクセス対象となるディスク領域を有するディス
ク装置にＨＤＣ３２を介してシーク動作の起動をかける
。またマイクロプロセッサ３８は、アクセス対象となる
ディスク領域に対応したディスクブロック番号およびデ
ィレクトリメモリアドレス（カラムアドレス）をバス３
７、Ｄ ／ Ｒ４３およびバス４２経由でディレクトリ
メモリ／サーチ回路４７に与え、同回路４７を起動する
。これにより、ディスクブロック番号をターゲットとす
るディレクトリサーチが、回路４７において行なわれる
〈ステップ５１２）。このディレクトリサーチ結果は、
回路４７内に保持される。
ャッシュモードを判定すると、ホストシステム１４から
のディスクアクセス要求に従ってシークコマンドを発行
し、（磁気ディスク装ｊｆｆｆ ２０−０〜２０−３の
うち）アクセス対象となるディスク領域を有するディス
ク装置にＨＤＣ３２を介してシーク動作の起動をかける
。またマイクロプロセッサ３８は、アクセス対象となる
ディスク領域に対応したディスクブロック番号およびデ
ィレクトリメモリアドレス（カラムアドレス）をバス３
７、Ｄ ／ Ｒ４３およびバス４２経由でディレクトリ
メモリ／サーチ回路４７に与え、同回路４７を起動する
。これにより、ディスクブロック番号をターゲットとす
るディレクトリサーチが、回路４７において行なわれる
〈ステップ５１２）。このディレクトリサーチ結果は、
回路４７内に保持される。
マイクロプロセッサ３８は、ディレクトリメモリ／サー
チ回路４７にディレクトリサーチ結果が保持されると、
その結果およびディスクアクセス要求内容に応じて１つ
或はそれ以上のアドレススタック情報を生成し、バス３
７、Ｄ ｙ’ Ｒ４３およびバス４２経由でアドレスス
タックメモリ４４にスタックしくステップＳ１３＞、前
記したＩ！投入時のコピー動作の場合と同様にキャッシ
ュコントロール回路４Ｇを起動する。これにより、アド
レススタックメモリ４４の先頭領域のアドレススタック
情報が、レジスタ５１〜５３に分割してロード（スタッ
クロード）される。そして、レジスタ５１〜５３にスタ
ックロードされたアドレススタック情報に従ってデータ
転送が行なわれる（ステップ５１４）。そして、レング
スレジスタ５２の内容が０になると、即ち転送語数℃の
示す語数分のデータ転送が終了すると、再びスタックロ
ードが行なわれ、後続のアドレススタック情報に従うデ
ータ転送が行なわれる。以上の動作は、生成されたアド
レススタック情報数分繰返される。
チ回路４７にディレクトリサーチ結果が保持されると、
その結果およびディスクアクセス要求内容に応じて１つ
或はそれ以上のアドレススタック情報を生成し、バス３
７、Ｄ ｙ’ Ｒ４３およびバス４２経由でアドレスス
タックメモリ４４にスタックしくステップＳ１３＞、前
記したＩ！投入時のコピー動作の場合と同様にキャッシ
ュコントロール回路４Ｇを起動する。これにより、アド
レススタックメモリ４４の先頭領域のアドレススタック
情報が、レジスタ５１〜５３に分割してロード（スタッ
クロード）される。そして、レジスタ５１〜５３にスタ
ックロードされたアドレススタック情報に従ってデータ
転送が行なわれる（ステップ５１４）。そして、レング
スレジスタ５２の内容が０になると、即ち転送語数℃の
示す語数分のデータ転送が終了すると、再びスタックロ
ードが行なわれ、後続のアドレススタック情報に従うデ
ータ転送が行なわれる。以上の動作は、生成されたアド
レススタック情報数分繰返される。
次に上記したキャッシュモードでのリード動作を、アク
セス対象領域（ディスクアドレス範囲）がキャッシュ２
ブロツクに亙り、且つディレクトリサーチの結果最初の
キャッシュブロックがヒツトし、２番目のキャッシュブ
ロックがミスとなってディレクトリ登録が行なわれた場
合について、第６図のアドレススタック情報例および第
７図の動作説明図を参照して具体的に説明する。この場
合、マイクロプロセッサ３８は、第６図に示す３つのア
ドレススタック情報ＡＳ＋〜ＡＳｇを生成してアドレス
スタックメモリ４４にスタックし、キャッシュメモリコ
ントロール回路４Ｇを起動する。情報Ａｓ１は最初のブ
ロックに相当するもので、ＡＤ＝ＡＤ＋の転送開始キャ
ッシュアドレスＡＤ。
セス対象領域（ディスクアドレス範囲）がキャッシュ２
ブロツクに亙り、且つディレクトリサーチの結果最初の
キャッシュブロックがヒツトし、２番目のキャッシュブ
ロックがミスとなってディレクトリ登録が行なわれた場
合について、第６図のアドレススタック情報例および第
７図の動作説明図を参照して具体的に説明する。この場
合、マイクロプロセッサ３８は、第６図に示す３つのア
ドレススタック情報ＡＳ＋〜ＡＳｇを生成してアドレス
スタックメモリ４４にスタックし、キャッシュメモリコ
ントロール回路４Ｇを起動する。情報Ａｓ１は最初のブ
ロックに相当するもので、ＡＤ＝ＡＤ＋の転送開始キャ
ッシュアドレスＡＤ。
キャッシュメモリ（ＣＡＣＨＥ）３１からホストシステ
ム（ＨＯ３Ｔ＞１４へのデータ転送を示すＣ＝３のデー
タ転送方向制御コードＣおよび２＝λ１の転送語数２か
ら成る。情報ＡＳ２は次のブロックの前部のミス部分に
相当するもので、ＡＤ＝ＡＤ２の転送開始キャッシュア
ドレスＡＤ。
ム（ＨＯ３Ｔ＞１４へのデータ転送を示すＣ＝３のデー
タ転送方向制御コードＣおよび２＝λ１の転送語数２か
ら成る。情報ＡＳ２は次のブロックの前部のミス部分に
相当するもので、ＡＤ＝ＡＤ２の転送開始キャッシュア
ドレスＡＤ。
バッファメモリ（ＢＦ〜１）４１からキャッシュメモリ
（ＣＡＣＨＥ）３１並びにホストシステム（ＨＯ８Ｔ）
１４へのデータ転送を示すＣ＝Ｏのデータ転送方向制御
コードＣおよびＱ＝１２の転送語数２から成る。最後の
情報ＡＳ３はブロック後部のミス部分に相当するもので
、ＡＤ＝ＡＤ３の転送開始キャッシュアドレスＡＤ、バ
ッファメモリ（８ＦＭ）４１からキャッシュメモリ（Ｃ
ＡＣＨＥ）３１へのデータ転送（ブロック転送）を示す
Ｃ−１のデータ転送方向制御コードＣおよびλ＝り３の
転送語数２から成る。
（ＣＡＣＨＥ）３１並びにホストシステム（ＨＯ８Ｔ）
１４へのデータ転送を示すＣ＝Ｏのデータ転送方向制御
コードＣおよびＱ＝１２の転送語数２から成る。最後の
情報ＡＳ３はブロック後部のミス部分に相当するもので
、ＡＤ＝ＡＤ３の転送開始キャッシュアドレスＡＤ、バ
ッファメモリ（８ＦＭ）４１からキャッシュメモリ（Ｃ
ＡＣＨＥ）３１へのデータ転送（ブロック転送）を示す
Ｃ−１のデータ転送方向制御コードＣおよびλ＝り３の
転送語数２から成る。
さて、キャッシュコントロール回路４６が起動され、こ
れにより情報ＡＳ１がアドレススタックメモリ４４より
レジスタ５１〜５３にスタックロードされると、キャッ
シュメモリ３１の７ドレスＡＤｓから始まる語数（セク
タ数）り１のデータが（ディスクリートデータとして）
、第７図に示すようにホストシステム１４に転送される
。次に情報ＡＳ２がスタックロードされ、バッファメモ
リ４１に（磁気ディスク装＠ ２０−０〜２０−３のデ
ィスクｆＲ１ｉｌＡ−Ｅのいずれかから）読込まれたデ
ィスクリートデータが、Ｍ７図に示すようにキャッシュ
メモリ３１のアドレスＡＤ２から始まる：ｉ Ｙｔ Ｑ
２の領域およびホストシステム１４に転送される。最
後に情報ＡＳ３がスタックロードされ、バッフ７メモリ
４１に読込まれたディスクリートデータが、第７図に示
すようにキャッシュメモリ３１のアドレスＡＤ３から始
まる語数２１の領域に転送される。
れにより情報ＡＳ１がアドレススタックメモリ４４より
レジスタ５１〜５３にスタックロードされると、キャッ
シュメモリ３１の７ドレスＡＤｓから始まる語数（セク
タ数）り１のデータが（ディスクリートデータとして）
、第７図に示すようにホストシステム１４に転送される
。次に情報ＡＳ２がスタックロードされ、バッファメモ
リ４１に（磁気ディスク装＠ ２０−０〜２０−３のデ
ィスクｆＲ１ｉｌＡ−Ｅのいずれかから）読込まれたデ
ィスクリートデータが、Ｍ７図に示すようにキャッシュ
メモリ３１のアドレスＡＤ２から始まる：ｉ Ｙｔ Ｑ
２の領域およびホストシステム１４に転送される。最
後に情報ＡＳ３がスタックロードされ、バッフ７メモリ
４１に読込まれたディスクリートデータが、第７図に示
すようにキャッシュメモリ３１のアドレスＡＤ３から始
まる語数２１の領域に転送される。
■ＲＡＭディスクモードでのリード動作機に、ＲＡＭデ
ィスクモードでのリード動作を第５図のフローチャート
、第８図のアドレススタック情報例および第９図の動作
説明図を参照して説明する。マイクロプロセッサ３８は
、第５図のステップ８１１の判定で、ホストシステム１
４からのディスクアクセス要求の示すアクセス対像領域
が磁気ディスク装！２０−０のディスク領域Ａにあるこ
と、即ちＲＡ Ｍディスクモードを判定すると、キャッ
シュモードの場合と異なってディレクトリメモリ／′サ
ーチ回路４７起動を行なわず、直ちに第８図に示すアド
レススタック情報ＡＳ４を生成してアドレススタックメ
モリ４４にスタックする（ステップ３ｉｓ）、そしてマ
イクロプロセッサ３８は、キャッシュメモリコントロー
ル回路４６を起動する。ｔＲ報ＡＳ４は、ＡＤ−ＡＤ４
の転送開始キャッシュアドレスＡＤ、キャッシュメモリ
（ＣＡＣＨＥ）３１からホストシステム（ＨＯ８Ｔ）１
４へのデータ転送を示すＣ−３のデータ転送方向１１Ｊ
ｉｌｌコードＣおよび（１−Ｑ＜の転送語数ａから成る
。キャッシュコントロール回路４６が起動され、これに
より上記情報ＡＳ４がスタックロードされると、キャッ
シュメモリ３１のアドレスＡＤ４から始まるＲ 数２４
のデータが（ＲＡＭディスクリートデータとして）、第
７図に示すように直ちにホストシステム１４に転送され
る（ステップ８１６）。
ィスクモードでのリード動作を第５図のフローチャート
、第８図のアドレススタック情報例および第９図の動作
説明図を参照して説明する。マイクロプロセッサ３８は
、第５図のステップ８１１の判定で、ホストシステム１
４からのディスクアクセス要求の示すアクセス対像領域
が磁気ディスク装！２０−０のディスク領域Ａにあるこ
と、即ちＲＡ Ｍディスクモードを判定すると、キャッ
シュモードの場合と異なってディレクトリメモリ／′サ
ーチ回路４７起動を行なわず、直ちに第８図に示すアド
レススタック情報ＡＳ４を生成してアドレススタックメ
モリ４４にスタックする（ステップ３ｉｓ）、そしてマ
イクロプロセッサ３８は、キャッシュメモリコントロー
ル回路４６を起動する。ｔＲ報ＡＳ４は、ＡＤ−ＡＤ４
の転送開始キャッシュアドレスＡＤ、キャッシュメモリ
（ＣＡＣＨＥ）３１からホストシステム（ＨＯ８Ｔ）１
４へのデータ転送を示すＣ−３のデータ転送方向１１Ｊ
ｉｌｌコードＣおよび（１−Ｑ＜の転送語数ａから成る
。キャッシュコントロール回路４６が起動され、これに
より上記情報ＡＳ４がスタックロードされると、キャッ
シュメモリ３１のアドレスＡＤ４から始まるＲ 数２４
のデータが（ＲＡＭディスクリートデータとして）、第
７図に示すように直ちにホストシステム１４に転送され
る（ステップ８１６）。
■ライト動作
最後に、ホストシステム１４からライト（ＷＲ１ＴＥ）
指定のディスクアクセス要求が与えられた場合の動作を
第１０図のフローチャートを参照して簡単に説明する。
指定のディスクアクセス要求が与えられた場合の動作を
第１０図のフローチャートを参照して簡単に説明する。
ディスクキャッシュ制御装置３０のマイクロプロセッサ
３８は、ホストシステム１４からライト指定のディスク
アクセス要求が与えられた場合、リード指定のディスク
アクセス要求と同様にしてディスクアドレスチェックを
行ない、モード判定を行なう（ステップ５２１）。もし
ＲＡＭディスクモードであれば、マイクロプロセッサ３
８は、ホストシステム（ＨＯ８Ｔ）１ａからキャッシュ
メモリ（ＣＡＣＨＥ）３１およびバッファメモリ（ＢＦ
Ｍ）４１へのデータ転送を指定するＣ−４のデータ転送
方向制御ニードＣを含むアドレススタック情報を生成し
、アドレススタックメモリ４４にスタックする（ステッ
プ５２２）。そしてマイクロプロセッサ３８はキャッシ
ュコントロール回路４６を起動する。
３８は、ホストシステム１４からライト指定のディスク
アクセス要求が与えられた場合、リード指定のディスク
アクセス要求と同様にしてディスクアドレスチェックを
行ない、モード判定を行なう（ステップ５２１）。もし
ＲＡＭディスクモードであれば、マイクロプロセッサ３
８は、ホストシステム（ＨＯ８Ｔ）１ａからキャッシュ
メモリ（ＣＡＣＨＥ）３１およびバッファメモリ（ＢＦ
Ｍ）４１へのデータ転送を指定するＣ−４のデータ転送
方向制御ニードＣを含むアドレススタック情報を生成し
、アドレススタックメモリ４４にスタックする（ステッ
プ５２２）。そしてマイクロプロセッサ３８はキャッシ
ュコントロール回路４６を起動する。
キャッシュコントロール回路４６が起動されると、アド
レススタックメモリ４４にスタックされたアドレススタ
ック情報が回路４６内（のレジスタ５１〜５３）にロー
ドされ、このアドレススタック情報に従うデータ転送が
行なわれる（ステップ５２３）。このデータ転送におい
ては、ホストシステム１４からのライトデータのキャッ
シュメモリ３１（のＲＡＭディスク領域３１ａ）および
バッファメモリ４１への転送（書込み動作）が行なわれ
、バッファメモリ４１に１込まれたデータは、更にＨＤ
Ｃ３２の制御により磁気ディスク装置２０−０のディス
ク領域Ａの指定領域に１込まれる。即ち、キャッシュメ
モリ３１のＲＡＭディスクｍ域３１ａと磁気ディスク装
ｆｆ ２０−０のディスク領域Ａとに同一データが書込
まれる。
レススタックメモリ４４にスタックされたアドレススタ
ック情報が回路４６内（のレジスタ５１〜５３）にロー
ドされ、このアドレススタック情報に従うデータ転送が
行なわれる（ステップ５２３）。このデータ転送におい
ては、ホストシステム１４からのライトデータのキャッ
シュメモリ３１（のＲＡＭディスク領域３１ａ）および
バッファメモリ４１への転送（書込み動作）が行なわれ
、バッファメモリ４１に１込まれたデータは、更にＨＤ
Ｃ３２の制御により磁気ディスク装置２０−０のディス
ク領域Ａの指定領域に１込まれる。即ち、キャッシュメ
モリ３１のＲＡＭディスクｍ域３１ａと磁気ディスク装
ｆｆ ２０−０のディスク領域Ａとに同一データが書込
まれる。
なお、ＲＡＭディスクモードにおけるライト処理として
、次の方式を適用することも可能である。
、次の方式を適用することも可能である。
この方式では、ＲＡＭディスクモードが判定されると、
まずホストシステム（ＨＯ３Ｔ）１４からキャッシュメ
モリ（ＣＡＣＨＥ）３１へのデータ転送を指定するＣ−
７のデータ転送方向制御コードＣを含むアドレススタッ
ク情報が生成され、アドレススタックメモリ４４にスタ
ックされる（ステップ５２４）。そしてキャッシュコン
トロール回路４６が起動されることにより、ホストシス
テム１４からのライトデータをキャッシュメモリ３１の
ＲＡＭディスク領域３１ａに書込むライト動作が行なわ
れる（ステップ５２５）。ステップ８２５が実行される
と、一旦コマント終了となる（ステップ５２６）。その
後、キャッシュメモリ（ＣΔＣＨＥ）３１からバッファ
メモリ（ＢＦＭ）４１へのデータ転送を指定するｃ＝６
のデータ転送方向制御コードＣを含むアドレススタック
情報が生成され、アドレススタックメモリ４４にスタッ
クされる（ステップ５２７）。
まずホストシステム（ＨＯ３Ｔ）１４からキャッシュメ
モリ（ＣＡＣＨＥ）３１へのデータ転送を指定するＣ−
７のデータ転送方向制御コードＣを含むアドレススタッ
ク情報が生成され、アドレススタックメモリ４４にスタ
ックされる（ステップ５２４）。そしてキャッシュコン
トロール回路４６が起動されることにより、ホストシス
テム１４からのライトデータをキャッシュメモリ３１の
ＲＡＭディスク領域３１ａに書込むライト動作が行なわ
れる（ステップ５２５）。ステップ８２５が実行される
と、一旦コマント終了となる（ステップ５２６）。その
後、キャッシュメモリ（ＣΔＣＨＥ）３１からバッファ
メモリ（ＢＦＭ）４１へのデータ転送を指定するｃ＝６
のデータ転送方向制御コードＣを含むアドレススタック
情報が生成され、アドレススタックメモリ４４にスタッ
クされる（ステップ５２７）。
そしてキャッシュコントロール回路４６が起動されるこ
とにより、キャッシュメモリ３１のＲＡＭディスク１ｂ
ｉ３１ａに書込まれたホストシステム１４からのライト
データを、バッファメモリ４１を介して磁気ディスク装
置２０−０のディスク領ＭＡに書込むライト動作が行な
われる（ステップ５２８）一方、ステップ８２１でキャ
ッシュモード（でのライト動作）が判定された場合、ま
ずディレクトリメモリ／サーチ回路４７が起動され、デ
ィレクトリチェックが行なわれる（ステップ５２９）。
とにより、キャッシュメモリ３１のＲＡＭディスク１ｂ
ｉ３１ａに書込まれたホストシステム１４からのライト
データを、バッファメモリ４１を介して磁気ディスク装
置２０−０のディスク領ＭＡに書込むライト動作が行な
われる（ステップ５２８）一方、ステップ８２１でキャ
ッシュモード（でのライト動作）が判定された場合、ま
ずディレクトリメモリ／サーチ回路４７が起動され、デ
ィレクトリチェックが行なわれる（ステップ５２９）。
このディレクトリチェックの結果、ヒツトしていれば、
ホストシステム１４からキャッシュメモリ３１（のキャ
ッシュｍ域３１ｂ）ｔ’ｊよびバッファメモリ４１への
データ転送を指定するｃ＝４のデータ転送方向制御ニー
ドＣを含むアドレススタック情報が生成され、ミスとな
っていれば、ホストシステム１４からバッファメモリ４
１へのデータ転送を指定するＣ−５のデータ転送方向制
御コードＣを含むアドレススタック情報が生成され、ア
ドレススタックメモリ４４にスタックされる（ステップ
５３０）。そして、上記生成されたアドレススタック情
報に従うデータ転送が行なわれる（ステップ５３１）。
ホストシステム１４からキャッシュメモリ３１（のキャ
ッシュｍ域３１ｂ）ｔ’ｊよびバッファメモリ４１への
データ転送を指定するｃ＝４のデータ転送方向制御ニー
ドＣを含むアドレススタック情報が生成され、ミスとな
っていれば、ホストシステム１４からバッファメモリ４
１へのデータ転送を指定するＣ−５のデータ転送方向制
御コードＣを含むアドレススタック情報が生成され、ア
ドレススタックメモリ４４にスタックされる（ステップ
５３０）。そして、上記生成されたアドレススタック情
報に従うデータ転送が行なわれる（ステップ５３１）。
〔発明の効果Ｊ
以上詳述したようにこの発明によれば、キャッシュメモ
リの領域を、ディスク装置により実現される第１ディス
ク領域のうちの第２ディスク領域の一部の写しが動的に
置かれる（キャッシュメモリ本来の）キャッシュ領域と
、第３ディスク領域の写しが静的に置かれるＲＡＭディ
スク領域とに分け、アクセス対象領域が第２ディスク＃
４域にある場合にはキャッシュ領域を対象とするキャッ
シュ動作が行なわれ、アクセス対象領域が第３ディスク
領域にある場合にはＲＡＭディスク領域がアクセスされ
るようにしたので、ディスクキャッシュとＲＡ Ｍディ
スクとの両機能を持つディスク制御１１装冒（ディスク
キャッシュ制御装置）が実現できる。したがって、この
発明によれば、ＲＡＭディスクとディスクキャッシュと
の両者が混在するシステムの低価格化、小型化（省スペ
ース化）が可能となる。
リの領域を、ディスク装置により実現される第１ディス
ク領域のうちの第２ディスク領域の一部の写しが動的に
置かれる（キャッシュメモリ本来の）キャッシュ領域と
、第３ディスク領域の写しが静的に置かれるＲＡＭディ
スク領域とに分け、アクセス対象領域が第２ディスク＃
４域にある場合にはキャッシュ領域を対象とするキャッ
シュ動作が行なわれ、アクセス対象領域が第３ディスク
領域にある場合にはＲＡＭディスク領域がアクセスされ
るようにしたので、ディスクキャッシュとＲＡ Ｍディ
スクとの両機能を持つディスク制御１１装冒（ディスク
キャッシュ制御装置）が実現できる。したがって、この
発明によれば、ＲＡＭディスクとディスクキャッシュと
の両者が混在するシステムの低価格化、小型化（省スペ
ース化）が可能となる。
第１図はこの発明の一実施例を適用するディスクキャッ
シュシステムのブロック構成図、第２図は第１図に示す
ディスクキャッシュ制御装置（…気ディスク制御装置）
３０のブロック構成図、第３図はディスクキャッシュ制
御装置３０内で生成されるキャッシュ動作指定情報（ア
ドレススタック情報）の構成と同情報中のデータ転送嵯
〆方向制皿コードＣを説明する図、第４図は電源投入時
の動作を説明するためのフローチャート、第５図はリー
ド要求時の動作を説明するためのフローチャート、第６
図はキャッシュモード（リード要求時）で生成されるア
ドレススタック情報の一例を示す図、第７図は第６図に
示すアドレススタック情報に従って行なわれるキャッシ
ュモード動作を説明する図、第８図はＲＡ Ｍディスク
モード（リード要求時）で生成されるアドレススタック
情報の一例を示す図、第９図は第８図に示すアドレスス
タック情報に従って行なわれるＲＡＭディスクモード動
作を説明する図、第１０図はライト要求時の動作を説明
するためのフローチャート、第１１図は従来例を示すブ
ロック構成図である。 ２０−０ （Ｄ Ｉ Ｓ ＫＯ）〜２Ｏ−３（Ｄ Ｉ
ＳＫ３ ）・・・磁気ディスク装置、３０・・・ディス
クキャッシュ制御装置（磁気ディスク６１１哩装置）、
３１・・・キャッシュメモリ、３１ａ・・・ＲＡＭディ
スク領域、３１ｂ・・・キャッシュ＃４ｆＲ１３８・・
・マイクロプロセッサ、４１・・・バッファメモリ（Ｂ
ＦＭ）、４４・・・アドレススタックメモリ、４６・・
・キャッシュコントロール回路、４７・・・ディレクト
リメモリ／サーチ回路、６０・・・ホス１−システム（
ＨＯ５Ｔ）。 出願人代理人 弁理士 鈴江武彦 第１図 −一−−−−−−−−−−−−−−−−−−一−−−−
−−−−−一時間第７図 第９図 第１１図
シュシステムのブロック構成図、第２図は第１図に示す
ディスクキャッシュ制御装置（…気ディスク制御装置）
３０のブロック構成図、第３図はディスクキャッシュ制
御装置３０内で生成されるキャッシュ動作指定情報（ア
ドレススタック情報）の構成と同情報中のデータ転送嵯
〆方向制皿コードＣを説明する図、第４図は電源投入時
の動作を説明するためのフローチャート、第５図はリー
ド要求時の動作を説明するためのフローチャート、第６
図はキャッシュモード（リード要求時）で生成されるア
ドレススタック情報の一例を示す図、第７図は第６図に
示すアドレススタック情報に従って行なわれるキャッシ
ュモード動作を説明する図、第８図はＲＡ Ｍディスク
モード（リード要求時）で生成されるアドレススタック
情報の一例を示す図、第９図は第８図に示すアドレスス
タック情報に従って行なわれるＲＡＭディスクモード動
作を説明する図、第１０図はライト要求時の動作を説明
するためのフローチャート、第１１図は従来例を示すブ
ロック構成図である。 ２０−０ （Ｄ Ｉ Ｓ ＫＯ）〜２Ｏ−３（Ｄ Ｉ
ＳＫ３ ）・・・磁気ディスク装置、３０・・・ディス
クキャッシュ制御装置（磁気ディスク６１１哩装置）、
３１・・・キャッシュメモリ、３１ａ・・・ＲＡＭディ
スク領域、３１ｂ・・・キャッシュ＃４ｆＲ１３８・・
・マイクロプロセッサ、４１・・・バッファメモリ（Ｂ
ＦＭ）、４４・・・アドレススタックメモリ、４６・・
・キャッシュコントロール回路、４７・・・ディレクト
リメモリ／サーチ回路、６０・・・ホス１−システム（
ＨＯ５Ｔ）。 出願人代理人 弁理士 鈴江武彦 第１図 −一−−−−−−−−−−−−−−−−−−一−−−−
−−−−−一時間第７図 第９図 第１１図
Claims (1)
- ホストシステムからのアクセス要求によりディスク装置
を制御するディスク制御装置において、上記ディスク装
置により実現される第１ディスク領域のうち予め指定可
能な第２ディスク領域の一部の写しが動的に置かれるキ
ャッシュ領域および予め指定可能な第３ディスク領域の
写しが静的に置かれるＲＡＭディスク領域がそれぞれ割
当てられたキャッシュメモリと、上記ホストシステムか
らのアクセス要求をもとに同要求の示すアクセス対象領
域が上記第２および第３ディスク領域のいずれにあるか
を判別するディスク領域判別手段と、このディスク領域
判別手段の判別結果をもとに上記ホストシステムからの
アクセス要求の示すデータ転送を行なうデータ転送制御
手段とを具備し、上記データ転送制御手段は、上記ディ
スク領域判別手段により上記アクセス対象領域が第３デ
ィスク領域にあることが判別された場合に上記キャッシ
ュメモリの上記ＲＡＭディスク領域をアクセスするよう
に構成されていることを特徴とするディスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61100748A JPS62257553A (ja) | 1986-04-30 | 1986-04-30 | デイスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61100748A JPS62257553A (ja) | 1986-04-30 | 1986-04-30 | デイスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62257553A true JPS62257553A (ja) | 1987-11-10 |
Family
ID=14282152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61100748A Pending JPS62257553A (ja) | 1986-04-30 | 1986-04-30 | デイスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62257553A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993000635A1 (en) * | 1991-06-21 | 1993-01-07 | Anamartic Limited | Data storage management systems |
| EP0564699A1 (en) | 1992-04-10 | 1993-10-13 | Fujitsu Limited | Disk drive with dual function buffer |
| JPH07160496A (ja) * | 1993-12-09 | 1995-06-23 | Nec Corp | 制御記憶切替システム |
| WO1997024655A1 (en) * | 1995-12-28 | 1997-07-10 | Ipl Systems, Inc. | Virtual ramdisk |
| JP2007172082A (ja) * | 2005-12-19 | 2007-07-05 | Fujitsu Ltd | 制御装置およびコピー制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5117885B2 (ja) * | 1972-12-26 | 1976-06-05 |
-
1986
- 1986-04-30 JP JP61100748A patent/JPS62257553A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5117885B2 (ja) * | 1972-12-26 | 1976-06-05 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993000635A1 (en) * | 1991-06-21 | 1993-01-07 | Anamartic Limited | Data storage management systems |
| EP0564699A1 (en) | 1992-04-10 | 1993-10-13 | Fujitsu Limited | Disk drive with dual function buffer |
| US5420998A (en) * | 1992-04-10 | 1995-05-30 | Fujitsu Limited | Dual memory disk drive |
| JPH07160496A (ja) * | 1993-12-09 | 1995-06-23 | Nec Corp | 制御記憶切替システム |
| WO1997024655A1 (en) * | 1995-12-28 | 1997-07-10 | Ipl Systems, Inc. | Virtual ramdisk |
| JP2007172082A (ja) * | 2005-12-19 | 2007-07-05 | Fujitsu Ltd | 制御装置およびコピー制御方法 |
| US7657719B2 (en) | 2005-12-19 | 2010-02-02 | Fujitsu Limited | Controller for a copy operation between a host computer and hard disks, a control method thereof, and a recording medium storing a program for executing the control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721840A (en) | Information processing apparatus incorporating automatic SCSI ID generation | |
| JP2002520691A (ja) | 異なるデータ構造を格納するための方法及び装置 | |
| JPH07104817B2 (ja) | データレコード転送方法 | |
| JP3078204B2 (ja) | 磁気ディスク装置及び磁気ディスク装置におけるバッファ管理方法 | |
| JPS62257553A (ja) | デイスク制御装置 | |
| JPH01140326A (ja) | 磁気ディスク装置 | |
| JP3371078B2 (ja) | デバイス間データ転送装置及びその方法 | |
| JPS59108133A (ja) | 入出力制御方式 | |
| JP3940701B2 (ja) | ディスクアレイ装置及び同装置に適用されるキャッシュ一致化制御方法 | |
| JPH0477916A (ja) | 磁気ディスク装置 | |
| JPS6331808B2 (ja) | ||
| JPS61241853A (ja) | キヤツシユ・メモリ制御方式 | |
| JPH02132515A (ja) | 先読み制御方式 | |
| JP2876488B2 (ja) | 半導体ファイルメモリ装置 | |
| JPS6131495B2 (ja) | ||
| JPS62271029A (ja) | デイスクキヤツシユ制御方式 | |
| JPS63120349A (ja) | フアイル多重制御方式 | |
| JPS61273650A (ja) | 磁気デイスク制御装置 | |
| JPH09237224A (ja) | ディスクアレイ装置 | |
| JPH0421021A (ja) | 半導体ディスク装置のデータバックアップ方式 | |
| JP2000330728A (ja) | ディスクアレイ装置及びそれに用いる高速通信方法並びにその制御プログラムを記録した記録媒体 | |
| JPS61221845A (ja) | バツフアメモリ無効化アドレス生成方式 | |
| JPS61156450A (ja) | 動的バッファ管理方法 | |
| JPH03102547A (ja) | 仮想記憶システムにおけるページ不在割込み制御方式 | |
| JPH01129334A (ja) | キャッシュメモリのデータ制御方式 |