JPS6225822A - サ−ジ吸収回路 - Google Patents
サ−ジ吸収回路Info
- Publication number
- JPS6225822A JPS6225822A JP16551985A JP16551985A JPS6225822A JP S6225822 A JPS6225822 A JP S6225822A JP 16551985 A JP16551985 A JP 16551985A JP 16551985 A JP16551985 A JP 16551985A JP S6225822 A JPS6225822 A JP S6225822A
- Authority
- JP
- Japan
- Prior art keywords
- surge
- voltage
- varistor
- circuit
- ringing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、サージ吸収回路に関する。
従来の技術
一般に、電子安定器等にあっては、雷サージ、リンギン
グサージ等の外来サージが発生した場合、電子安定器の
スイッチングトランジスタに高電圧が発生して破壊して
しまうので、サージ吸収回路が必要となる。特に、工場
等にあっては、モータ等に対する２００ｖ配電系と共通
に使用され、配電系の共振によりリンギングサージが発
生しやすい。このようなサージを吸収するために一般に
はバリスタが用いられる。
グサージ等の外来サージが発生した場合、電子安定器の
スイッチングトランジスタに高電圧が発生して破壊して
しまうので、サージ吸収回路が必要となる。特に、工場
等にあっては、モータ等に対する２００ｖ配電系と共通
に使用され、配電系の共振によりリンギングサージが発
生しやすい。このようなサージを吸収するために一般に
はバリスタが用いられる。
ここに、バリスタとして代表的なＴＮＲ（商品名）は例
えば第９図に示すような電圧−電流特性を持ち、１ ｍ
Ａの電流が流れる電圧により規制される。この図では
、２００Ｖ系として２７０Ｖ。
えば第９図に示すような電圧−電流特性を持ち、１ ｍ
Ａの電流が流れる電圧により規制される。この図では
、２００Ｖ系として２７０Ｖ。
１ｍＡのＴＮＲの場合を示す。このＴＮＲによれば４０
０Ｖ程度で３０Ａ程度の電流が流れてサージを吸収でき
ることがわかる。ところが、ＴＮＲにはバラツキがあり
、１１０％電圧（３１０Ｖ）ではＯ，ＩＡの電流がＴＮ
Ｒに流れてしまい、数％の損失となってしまう。
０Ｖ程度で３０Ａ程度の電流が流れてサージを吸収でき
ることがわかる。ところが、ＴＮＲにはバラツキがあり
、１１０％電圧（３１０Ｖ）ではＯ，ＩＡの電流がＴＮ
Ｒに流れてしまい、数％の損失となってしまう。
そこで、第１０図（ａ）に示すようにバリスタ（ＴＮＲ
）１のみを用いるものでは、このような正常時の損失を
小さくし、かつ、工程検査において異常電圧テストを行
うために、動作電圧（バリスタ電圧）の高いバリスタ１
が用いられる。このようなバリスタ１による場合、制限
電圧が高くなるので、サージ保護特性が低下してリンギ
ングサージに対する吸収効果が低くなってしまうもので
ある。
）１のみを用いるものでは、このような正常時の損失を
小さくし、かつ、工程検査において異常電圧テストを行
うために、動作電圧（バリスタ電圧）の高いバリスタ１
が用いられる。このようなバリスタ１による場合、制限
電圧が高くなるので、サージ保護特性が低下してリンギ
ングサージに対する吸収効果が低くなってしまうもので
ある。
一方、同＠（ｂ）に示すように、全波整流回路２の出力
端子間にサージ吸収用のコンデンサ３を接続し、このコ
ンデンサ３に並列に抵抗４を接続したものもある。とこ
ろが、この方式による場合、コンデンサ３が数百μＦ程
度のものが用いられて大型化し、かつ、サージエネルギ
ーを放電させる抵抗のロスが大きく、常時ロスが生ずる
ものとなる。
端子間にサージ吸収用のコンデンサ３を接続し、このコ
ンデンサ３に並列に抵抗４を接続したものもある。とこ
ろが、この方式による場合、コンデンサ３が数百μＦ程
度のものが用いられて大型化し、かつ、サージエネルギ
ーを放電させる抵抗のロスが大きく、常時ロスが生ずる
ものとなる。
又、同図（ｃ）に示すように、抵抗５とバリスタ（ＴＮ
Ｒ）６とを直列に接続したものもある。しかし、このよ
うな方式による場合、正常時における損失が大きく、抵
抗５及びバリスタ６の発熱が共に大きいので、定格の大
きい部品を使用しなければならないものである。
Ｒ）６とを直列に接続したものもある。しかし、このよ
うな方式による場合、正常時における損失が大きく、抵
抗５及びバリスタ６の発熱が共に大きいので、定格の大
きい部品を使用しなければならないものである。
しかして、特公昭５８−２０１２３号公報に示されるよ
うに、第１金属酸化物バリスタ７とギャップ８との直列
回路に第２金属酸化物バリスタ９を並列に接続したもの
もある（第１１図参照）。
うに、第１金属酸化物バリスタ７とギャップ８との直列
回路に第２金属酸化物バリスタ９を並列に接続したもの
もある（第１１図参照）。
これにより、比較的小さなサージ電圧が印加された時に
は、バリスタ９のみによりサージ電圧を制限し、大きな
サージ電圧が印加された時にはギャップ部分で放電する
ことによりバリスタ７が並列に入った状態でサージを吸
収するというものである。
は、バリスタ９のみによりサージ電圧を制限し、大きな
サージ電圧が印加された時にはギャップ部分で放電する
ことによりバリスタ７が並列に入った状態でサージを吸
収するというものである。
発明が解決しようとする問題点
ところが、この第１１図に示される方式でも。
バリスタ７．９を２個必要とするものである。又、サー
ジ電圧の大小により制御するものであるが、実際にはそ
のサージ電圧が５００〜６００Ｖのようなかなり高い電
圧を想定しているものである。
ジ電圧の大小により制御するものであるが、実際にはそ
のサージ電圧が５００〜６００Ｖのようなかなり高い電
圧を想定しているものである。
しかして、本発明は、このような点に鑑みなされ、たも
ので、極めて簡単で安価な構成にして配電系の共振によ
り生ずるリンギングサージを確実に吸収することができ
るとともに、正常時の損失、発熱を小さくすることがで
きるサージ吸収回路を得ることを目的とする。
ので、極めて簡単で安価な構成にして配電系の共振によ
り生ずるリンギングサージを確実に吸収することができ
るとともに、正常時の損失、発熱を小さくすることがで
きるサージ吸収回路を得ることを目的とする。
問題点を解決するための手段
本発明は、上記問題点を°解決するために、電源ライン
に接続されるセラミックバリスタ１２に直列に定格電圧
のピーク値以上でこのピーク値の２倍以下の電圧でオン
するスイッチ素子１３（又は１６）を接続する構成を採
用するものである。
に接続されるセラミックバリスタ１２に直列に定格電圧
のピーク値以上でこのピーク値の２倍以下の電圧でオン
するスイッチ素子１３（又は１６）を接続する構成を採
用するものである。
作用
所定電圧でオンするスイッチ素子１３（又は１６）がセ
ラミックバリスタ１２に直列に接続されているので、リ
ンギングサージが発生した場合にはこのスイッチ素子１
３（又は１６）がオンしてセラミックバリスタ１２がサ
ージ吸収効果を発揮するが、サージが印加されない正常
時にはこのスイッチ素子１３（又は１６）がオンしない
のでセラミックバリスタ１２が電源に接続されていない
状態となって、正常時に損失や発熱が発生しないもので
ある。
ラミックバリスタ１２に直列に接続されているので、リ
ンギングサージが発生した場合にはこのスイッチ素子１
３（又は１６）がオンしてセラミックバリスタ１２がサ
ージ吸収効果を発揮するが、サージが印加されない正常
時にはこのスイッチ素子１３（又は１６）がオンしない
のでセラミックバリスタ１２が電源に接続されていない
状態となって、正常時に損失や発熱が発生しないもので
ある。
実施例
本発明の一実施例を第１図ないし第４図に基づいて説明
する。まず、交流の電源入力端子Ｔには余波整流回路１
１が接続され、この全波整流回路１１の出力端子間には
セラミックバリスタ（ＴＮＲ）１２が接続されている。
する。まず、交流の電源入力端子Ｔには余波整流回路１
１が接続され、この全波整流回路１１の出力端子間には
セラミックバリスタ（ＴＮＲ）１２が接続されている。
このセラミックバリスタ１２は例えば第９図に示したよ
うな特性のものが用いられている。しかして、このよう
なバリスタ１２に直列にスイッチ素子としてのサイリス
タ１３が接続されている。そして、このサイリスタ１３
のゲートには全波整流回路１１の出力端子間に接続され
て電圧検出を行うツェナダイオード１４と抵抗１５との
直列回路の接続中点が接続されている。
うな特性のものが用いられている。しかして、このよう
なバリスタ１２に直列にスイッチ素子としてのサイリス
タ１３が接続されている。そして、このサイリスタ１３
のゲートには全波整流回路１１の出力端子間に接続され
て電圧検出を行うツェナダイオード１４と抵抗１５との
直列回路の接続中点が接続されている。
ここで、電源入力端子Ｔに印加される定格電圧のピーク
値を第２図に示すようにＶＰＰとすると、リンギングサ
ージが発生した場合のピーク電圧は前記ピーク値ＶＰＰ
の２倍（２Ｖｐｐ）より小さい。
値を第２図に示すようにＶＰＰとすると、リンギングサ
ージが発生した場合のピーク電圧は前記ピーク値ＶＰＰ
の２倍（２Ｖｐｐ）より小さい。
例えば、２００Ｖの配電系において、１１０％電圧を考
慮しても、その配電系統の共振によるリンギングサージ
電圧の最大値ＶＭ＾Ｘは ２００ｘ１．１ｘ、／Ｗｘ２ ＝ ６２２Ｖである。
慮しても、その配電系統の共振によるリンギングサージ
電圧の最大値ＶＭ＾Ｘは ２００ｘ１．１ｘ、／Ｗｘ２ ＝ ６２２Ｖである。
本実施例では、このような点を考慮し、前記サイリスタ
１３のオンする電圧、即ちスレッシュホールドレベルＶ
ＴＨをピーク値Ｖｐｐ以上で、かつ、２ＶＰＰ以下とす
るものである。
１３のオンする電圧、即ちスレッシュホールドレベルＶ
ＴＨをピーク値Ｖｐｐ以上で、かつ、２ＶＰＰ以下とす
るものである。
このような構成において、今、具体例として、バリスタ
１２にＴＮＲ２３Ｇ２７１に、サイリスタ１３に５Ｆ３
Ｇ４１．ツェナダイオード１４にＩＺ３９０．抵抗１５
にＩＫΩ、全波整流回路１１に４Ｊ４Ｂ４１を使用する
ものとする。そして、第２図に示すようなリンギングサ
ージが発生した場合を考える。この場合のリンギングサ
ージ電圧のピーク値は５６０ｖである。
１２にＴＮＲ２３Ｇ２７１に、サイリスタ１３に５Ｆ３
Ｇ４１．ツェナダイオード１４にＩＺ３９０．抵抗１５
にＩＫΩ、全波整流回路１１に４Ｊ４Ｂ４１を使用する
ものとする。そして、第２図に示すようなリンギングサ
ージが発生した場合を考える。この場合のリンギングサ
ージ電圧のピーク値は５６０ｖである。
このようなリンギングサージの一部を拡大して示すと、
第３図（ａ）に示すようになる。このようなリンギング
サージ電圧に対するサイリスタ１３のスレッシュホール
ドレベルＶＴＨ＝４２０Ｖが合せて示される。これによ
り、同図（ｂ）に示すタイミングｔ１においてこの電圧
４２０ｖがツェナダイオード１４により検出されてサイ
リスタ１３がゲートトリガされてオンする。このサイリ
スタ１３のオンによりバリスタ１２が電源に接続状態と
なって、同図（ｂ）に示すようにサージ吸収効果を発揮
する。ここで、タイミングｔ２はバリスタ１２の電流が
サイリスタ１３の保持電流以下となってサイリスタ１３
がオフするタイミングを示す。
第３図（ａ）に示すようになる。このようなリンギング
サージ電圧に対するサイリスタ１３のスレッシュホール
ドレベルＶＴＨ＝４２０Ｖが合せて示される。これによ
り、同図（ｂ）に示すタイミングｔ１においてこの電圧
４２０ｖがツェナダイオード１４により検出されてサイ
リスタ１３がゲートトリガされてオンする。このサイリ
スタ１３のオンによりバリスタ１２が電源に接続状態と
なって、同図（ｂ）に示すようにサージ吸収効果を発揮
する。ここで、タイミングｔ２はバリスタ１２の電流が
サイリスタ１３の保持電流以下となってサイリスタ１３
がオフするタイミングを示す。
このようにして、ピーク値５６０ｖのリンギングサージ
が発生したとしても４２０ｖ以下に押えられるものであ
る。この時に全波整流回路１１．バリスタ１２．サイリ
スタ１３の回路に流れる電流の波形は同図（ｃ）に示す
ようになる。ここにｔ□〜ｔ２間は０．５１１ｓｅｃ、
ｔ２〜ｔ□間はＱ、６ｍ５ｅｃ程度である。
が発生したとしても４２０ｖ以下に押えられるものであ
る。この時に全波整流回路１１．バリスタ１２．サイリ
スタ１３の回路に流れる電流の波形は同図（ｃ）に示す
ようになる。ここにｔ□〜ｔ２間は０．５１１ｓｅｃ、
ｔ２〜ｔ□間はＱ、６ｍ５ｅｃ程度である。
ここで、サージの発生していない正常時を考えると、サ
イリスタ１３がオンせずバリスタ１２が電源に接続され
ていない状態となるので、１１０％電源で正常時にＯ，
ＬＡ程度の電流が流れるよ ゛うな損失を生ずるこ
とはない。この結果、正常時に発熱することもない。そ
して、サージ印加時であっても（例えば、１０秒毎に１
個の５９０Ｖのリンギングサージ電圧を連続的に印加し
たとしても）バリスタ１２の温度上昇は１０″程度とな
ったものである。又、本実施例による一般的なリンギン
グサージ吸収特性を測定すると、第４図に示すような特
性が得られたものである。即ち、１個のバリスタ１２を
用いる１つのサージ吸収回路で４２０〜９６０Ｖのリン
ギングサージをほぼ４２０ｖに押えることができたもの
である。そして。
イリスタ１３がオンせずバリスタ１２が電源に接続され
ていない状態となるので、１１０％電源で正常時にＯ，
ＬＡ程度の電流が流れるよ ゛うな損失を生ずるこ
とはない。この結果、正常時に発熱することもない。そ
して、サージ印加時であっても（例えば、１０秒毎に１
個の５９０Ｖのリンギングサージ電圧を連続的に印加し
たとしても）バリスタ１２の温度上昇は１０″程度とな
ったものである。又、本実施例による一般的なリンギン
グサージ吸収特性を測定すると、第４図に示すような特
性が得られたものである。即ち、１個のバリスタ１２を
用いる１つのサージ吸収回路で４２０〜９６０Ｖのリン
ギングサージをほぼ４２０ｖに押えることができたもの
である。そして。
このような簡単な構成で済むため、コストが大幅に低下
し、装置に組み込んでもスペースをとることもない。
し、装置に組み込んでもスペースをとることもない。
なお、第３図（ｂ）に示した場合よりもツェナダイオー
ド１４のツェナ電圧を低目に設定してもよい。第５図は
ツェナダイオード１４としてＺＤ−ＩＺ３３０を使用し
てツェナ電圧を低目に設定した場合の動作波形を示すも
のである。
ド１４のツェナ電圧を低目に設定してもよい。第５図は
ツェナダイオード１４としてＺＤ−ＩＺ３３０を使用し
てツェナ電圧を低目に設定した場合の動作波形を示すも
のである。
又、バリスタ１２に直列に接続するスイッチ素子として
は第６図に示すようにトライアック（双方向性サイリス
タ）１６を用いてもよい。そして。
は第６図に示すようにトライアック（双方向性サイリス
タ）１６を用いてもよい。そして。
そのゲート側に２個のツェナダイオード１４ａ。
１４ｂを用いることにより、直接交流電源に対して使用
することができる。いずれにしても、バリスタ１２に直
列にサイリスタ１３又は１６を用いることにより、その
トリガ回路が簡略化され、かつ、数十Ａのサージ電流を
小型の素子で扱うことができる。
することができる。いずれにしても、バリスタ１２に直
列にサイリスタ１３又は１６を用いることにより、その
トリガ回路が簡略化され、かつ、数十Ａのサージ電流を
小型の素子で扱うことができる。
ところで、本実施例によるサージ吸収回路の具体的機器
への適用例を第７図及び第８図に示す。
への適用例を第７図及び第８図に示す。
まず、第７図は放電灯１７を点灯させる電子安定器に組
み込む場合を示す。即ち、スイッチングトランジスタ等
を含むインバータ点灯回路１８と金波整流回路１１との
間にサージ吸収回路が組み込まれる。これによれば、従
来雷サージ吸収用として電源側に用いられていたバリス
タは省略できるので、結局、通過すべき部品はサイリス
タ１３、ツェナダイオード１４．抵抗ＩＳのみで済むも
のである。第８図は調光器に対して第６図に示したサー
ジ吸収回路を組み込んだ例を示す。この調光器は極めて
概略的に示すもの°であるが、電源ラインに接続したト
ライアック１９をトリガ回路２０により制御することに
より供給電力をコントロールして調光するものである。
み込む場合を示す。即ち、スイッチングトランジスタ等
を含むインバータ点灯回路１８と金波整流回路１１との
間にサージ吸収回路が組み込まれる。これによれば、従
来雷サージ吸収用として電源側に用いられていたバリス
タは省略できるので、結局、通過すべき部品はサイリス
タ１３、ツェナダイオード１４．抵抗ＩＳのみで済むも
のである。第８図は調光器に対して第６図に示したサー
ジ吸収回路を組み込んだ例を示す。この調光器は極めて
概略的に示すもの°であるが、電源ラインに接続したト
ライアック１９をトリガ回路２０により制御することに
より供給電力をコントロールして調光するものである。
なお、第１図に示した回路において、入力側。
即ち端子Ｔ間にコンデンサを接続すれば、雷サージ等の
高いサージ電圧が印加されたとしてもこのコンデンサに
分流するので、サージを吸収することができる。
高いサージ電圧が印加されたとしてもこのコンデンサに
分流するので、サージを吸収することができる。
発明の効果
本発明は、上述したようにセラミックバリスタに直列に
所定電圧でオンするスイッチ素子を接続したので、配電
系の共振で生ずるリンギングサージ電圧が印加された場
合のみセラミックバリスタを電源に接続状態としてその
サージ吸収効果を発揮させることができ、よって、正常
時にはセラミックバリスタは何ら動作しないので損失や
発熱を極めて小さくすることができ、回路的にも１個の
セラミックバリスタのみで済む安価なものとすることが
できるものである。
所定電圧でオンするスイッチ素子を接続したので、配電
系の共振で生ずるリンギングサージ電圧が印加された場
合のみセラミックバリスタを電源に接続状態としてその
サージ吸収効果を発揮させることができ、よって、正常
時にはセラミックバリスタは何ら動作しないので損失や
発熱を極めて小さくすることができ、回路的にも１個の
セラミックバリスタのみで済む安価なものとすることが
できるものである。
第１図は本発明の一実施例を示す回路図、第２図はリン
ギングサージを含む電圧波形図、第３図（ａ）〜（ｃ）
は動作を示す電圧、電流の波形図、第４図はリンギング
サージ吸収特性を示す特性図、第５図は″電圧波形図、
第６図は変形例を示す回路図、第７図は電子安定器への
適用例を示す回路図、第８図は調光器への適用例を示す
回路図、第９図はセラミックバリスタの特性を示す特性
図、第１０図（ａ）〜（ｃ）は各種従来例を示す回路図
、第１１図は異なる従来例を示す回路図である。 １２・・・セラミックバリスタ、１３・・・サイリスタ
（スイッチ素子）、１６・・・トライアック（スイッチ
素子）
ギングサージを含む電圧波形図、第３図（ａ）〜（ｃ）
は動作を示す電圧、電流の波形図、第４図はリンギング
サージ吸収特性を示す特性図、第５図は″電圧波形図、
第６図は変形例を示す回路図、第７図は電子安定器への
適用例を示す回路図、第８図は調光器への適用例を示す
回路図、第９図はセラミックバリスタの特性を示す特性
図、第１０図（ａ）〜（ｃ）は各種従来例を示す回路図
、第１１図は異なる従来例を示す回路図である。 １２・・・セラミックバリスタ、１３・・・サイリスタ
（スイッチ素子）、１６・・・トライアック（スイッチ
素子）
Claims (1)
- 電源ラインに接続されるセラミックバリスタに直列に
定格電圧のピーク値以上でこのピーク値の２倍以下の電
圧でオンするスイッチ素子を接続したことを特徴とする
サージ吸収回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16551985A JPS6225822A (ja) | 1985-07-26 | 1985-07-26 | サ−ジ吸収回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16551985A JPS6225822A (ja) | 1985-07-26 | 1985-07-26 | サ−ジ吸収回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6225822A true JPS6225822A (ja) | 1987-02-03 |
Family
ID=15813932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16551985A Pending JPS6225822A (ja) | 1985-07-26 | 1985-07-26 | サ−ジ吸収回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225822A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05207647A (ja) * | 1990-07-20 | 1993-08-13 | Nippon Denki Gijutsu Joho Syst Kaihatsu Kk | サージ吸収回路 |
| JP2022082447A (ja) * | 2020-11-20 | 2022-06-01 | ドクター エンジニール ハー ツェー エフ ポルシェ アクチエンゲゼルシャフト | ２つの搭載パワーサブシステムを有し、それらの間に保護デバイスが配置された、特に電気車両用の、搭載パワーシステム |
-
1985
- 1985-07-26 JP JP16551985A patent/JPS6225822A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05207647A (ja) * | 1990-07-20 | 1993-08-13 | Nippon Denki Gijutsu Joho Syst Kaihatsu Kk | サージ吸収回路 |
| JP2022082447A (ja) * | 2020-11-20 | 2022-06-01 | ドクター エンジニール ハー ツェー エフ ポルシェ アクチエンゲゼルシャフト | ２つの搭載パワーサブシステムを有し、それらの間に保護デバイスが配置された、特に電気車両用の、搭載パワーシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157551A (en) | Electronic transformer for lighting | |
| US5834924A (en) | In-rush current reduction circuit for boost converters and electronic ballasts | |
| EP0371928A2 (en) | Protection of power converters from voltage spikes | |
| JPH08103023A (ja) | 電圧クランプ回路 | |
| US4736138A (en) | Apparatus for limiting surge currents in dc-illuminated incandescent lamp | |
| US20090096384A1 (en) | Universal dimmer | |
| JPS60229124A (ja) | 電気制御システム及び駆動装置 | |
| JPS58119016A (ja) | 低電圧負荷用電源装置 | |
| US5513060A (en) | Series protection circuit | |
| KR19980032713A (ko) | 2개의 와이어 전원 전자스위치 | |
| JP5929424B2 (ja) | Ｌｅｄ点灯装置及びそれを用いた照明装置 | |
| JPS59136028A (ja) | 直流安定化電源の保護装置 | |
| JPS62147689A (ja) | 誘導加熱調理器用電源異常検知回路 | |
| KR890008925Y1 (ko) | 대용량 기기의 과전압 방지 회로 | |
| US7368882B2 (en) | Self-contained, self-snubbed, HID dimming module that exhibits non-zero crossing detection switching | |
| EP0535289A1 (en) | Method and a device for continuously controlling the power being supplied to an electric load using a controllable static switch | |
| JPS6313293A (ja) | 誘導加熱調理器 | |
| SU1274061A1 (ru) | Устройство дл тепловой защиты электродвигател | |
| JPH0496619A (ja) | 過電圧サージ保護方式 | |
| JPS61251421A (ja) | 超伝導発電機により供給される交流の変化速度を制限する装置 | |
| JPS58189986A (ja) | 放電灯点灯装置 | |
| US3881119A (en) | Light sensitive zero voltage switch | |
| JPS6362116A (ja) | サ−ジ吸収回路 | |
| Ham et al. | Thyristors and Triacs—Ten Golden Rules for Success in Your Application | |
| JPS60148338A (ja) | 電流形インバ−タ |