JPS622625A - 化合物半導体の絶縁層形成方法 - Google Patents

化合物半導体の絶縁層形成方法

Info

Publication number
JPS622625A
JPS622625A JP14174185A JP14174185A JPS622625A JP S622625 A JPS622625 A JP S622625A JP 14174185 A JP14174185 A JP 14174185A JP 14174185 A JP14174185 A JP 14174185A JP S622625 A JPS622625 A JP S622625A
Authority
JP
Japan
Prior art keywords
gallium
ion
silicon
layer
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14174185A
Other languages
English (en)
Other versions
JPH06101480B2 (ja
Inventor
Kazuo Nakamura
和夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14174185A priority Critical patent/JPH06101480B2/ja
Publication of JPS622625A publication Critical patent/JPS622625A/ja
Publication of JPH06101480B2 publication Critical patent/JPH06101480B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は化合物半導体の絶縁層形成方法に関する。
〔従来の技術〕
現在超高速砒化ガリウム、LSIの開発が急速に進めら
れており、基本素子としてより高性能な単体FETが嘱
望されている。導電層の形成方法としては半絶縁性砒化
ガリウムに選択的にシリコンなどの不純物をイオン注入
する方法が現在一般的であるが、基本素子であるFET
の相互フンダクタンスを向上させる為に、より薄く、高
濃度な導電層が必要とされ、エピタキシャル技術によっ
て半絶縁性基板の上に成長させた薄く高濃度な導11層
の検討が始められている。この際、単体素子間の素“子
分離技術が重要となるが、素子微細化に伴ない。
ブレーナ−化の要請は強くなり、制御性及び信頼性の点
からも従来のエツチングによる素子分離技術に化クイオ
ン注入による素子分離技術の重要性が認識されてきてい
る。又、この技術は砒化ガリウムL8Iのみならず、化
合物半導体のへテロ接合を用いたデバイス及び同一基板
上に光素子群と電子素子群とを集積化した光電子集積回
路にとっても非常に重要な技術である。
これまで、イオン注入による砒化ガリウム導電層の絶縁
化の試みは数多くなされてきており、プロトン、ヘリウ
ム、酸素、砒素、ボロン等のイオンによって絶縁化が可
能である事が報告されているが、?00″Cf、越える
高温の熱処理に対しても安定な絶I#肩の形成は、酸素
、砒素、ゾロンに限られていた。
又、次世代のイオン注入技術として最近、急速に研究が
進められている技術に集束イオンピーム技術があるが、
この技術を用いた絶縁層形成の検討も始められている。
集束イオンビームを用いる事によって、々スフレスで微
細イオン注入が可能となるために、大巾なプロセスの簡
略化等種々の利点が生ずる。
〔発明が解決しようとする問題点〕
しかしながらこれを絶縁層形成技術として見た場合には
、前述した高温熱処理に対しても安定な絶縁層形成のた
めのイオン種、酸素、砒素及びゾロンは以下に述べるよ
うに集束イオンビームのイオン源としては必ずしも適切
なイオン源ではなく、実用上には問題が残されていた。
すなわち、ゾロンによる絶縁層形成では、有本らはヅヤ
パニーズソヤーナル オグ アプライド フィジックス
(Japanes@Journal of Appli
ed Physicm ) 23巻、1984年、Li
2S頁に、砒化ガリウムに対しn型のドーノ卆ントとな
るシリコンとp型のドーノ臂ントとなるベリリウム及び
絶縁化の為のポロンとを同時に得られるイオン源を開発
し、n型砒化ガリウムにゾロンのすiミクロン線を注入
して絶縁化できる事を報告している。しかしながら、ボ
ロンは非常に反応性の強い元素であり、イオン源のエミ
、り部を腐蝕し、この為に、このイオン源の寿命はlO
時間程度しか得られておらず、実用上には問題があった
。なお従来技術でこの点を改善する事も可能ではあるが
、イオン源のエミッタ部にカーボンを用いるなど特殊な
工夫が必要であった。
酸素については、安定動作に超高真空などが必要となる
電界電離型ガスイオン源を用いなければならないが、こ
の型のイオン源は水素及びヘリウムで開発が始まったば
かジであり、酸素については報告例がないのが現状であ
る。
砒素については、共晶合金イオン源を用いてイオンが得
られた事が報告されているが、砒素の蒸気圧が高いため
に、わずかな電流量しか得られない事が報告されており
、実用的には問題があった。
以上のように、絶縁層形成技術として集束イオンビーム
技術を見た場合には、高温熱処理に対しても安定な絶縁
層が形成でき、かつ集束イオンビームのイオン源として
長時間安定して容易に用いる事のできるイオン源は現状
では得られておらず、このようなイオン源が嘱望されて
いた。
本発明は、従来、集束イオンビームのイオン源として最
も信頼性が高く、長時間安定して容易に用いる事のでき
るガリウムイオンによって、n型砒化ガリウム導電層に
対して850℃に及ぶ高温熱処理後も安定な絶縁層が形
成できる事を初めて明らかにした実験事実に基づくもの
であるが、この実験は、砒化ガリウムにおける注入不純
物の活性化に対する、ガリウム集束イオンビームの効果
を見るために行なったシリコンイオンと集束ガリウムイ
オンとの二重注入の実験の延長として実施したものであ
る。このように、化合物半導体の導電層形成の為のイオ
ン注入において、構成元素を同時に注入する事で、化学
量論的組成、及びその結果、活性化率を制御しようとす
る試みは、通常の非集束のイオン注入においては、既に
多くの報告例があった。典型的な例は稲田らがラディエ
イシ、ン  イ7エクッ・(Radlatlon Ef
fecLs ) 48巻11980年91頁に示してい
る、セレンとがリウムの二重注入によってセレン単独で
イオン注入した場合の活性化率を改善した例であるが、
本発明のシリコンイオンとガリウムイオンの組合せも既
に、シュトルテがイオン イングランテーシ、ン イン
セミコンダクタ、チャナラら編集、ブレナムブレス出版
149頁の中で行なっている。しかしながら、この報告
では非集束のガリウムイオンを用いている為に、本発明
の効果は顕著な形では見伝出されていない。シリコンイ
オンを2501c@Vで3.0X10/cfR2、ガリ
ウムイオンを250keV IJ) X 107cmで
イオン注入シ、850″C1s分間シリコンナイトライ
ド膜を保護膜としてアルゴン雰囲気中で、アニールした
試料においては、確かにガリウムイオンの投影飛程に相
当する深さでキャリアの消失が見られているが、それよ
りもさらに深い側ではキャリアの増大が見られ、結果と
してシートキャリア濃度では変化がなく、むしろ増大し
ている事が示されている。従って、この報告例から本発
明のように、ガリウムイオン注入によって積極的に絶縁
Rを形成しようと発想することは困難である。
本発明の目的は化合物半導体砒化ガリウムの導電層に対
し、集束イオンビームのイオン源として最も信頼性が高
くかつ砒化ガリウムの構成元素の一つであるガリウムを
イオン注入する事によって、高温熱処理に対しても安定
な絶縁層を形成する形成方法を提供することにある。
〔問題点を解決するための手段〕
本発明の化合物半導体の絶縁層形成方法は、化合物半導
体砒化ガリウムのn型導電層に集束されたガリウムイオ
ンを注入することを特徴としている。
〔作用・原理〕
本発明はn型砒化ガリウム導電層に対し、集束ガリウム
イオンビームを注入する事により850℃に及ぶ高温熱
処理後も安定な絶縁層が形成されることを見い出した新
規な実験事実に基づく、この絶縁化の為に必要なガリウ
ムのドーズ量はn型砒化ガリウム導電層の濃度に依存す
ることが実験的に見い出された。例えばn型砒化ガリウ
ム導電層をシリコンのイオン注入によって形成する場合
には、この絶縁化の為に必要なガリウムイオンのドーズ
量はシリコンのドーズ量に依存する。後に実施例で詳述
するように、 lXl07cm”以下のシリコンのドー
ズ量に対してはI X 10 ”7cm”、I X 1
0 ”7cm2前後のシリコンのドーズ量に対しては〜
3X10’γd。
lXl0 fi−のシリコンのドーズ量に対しては3×
1015/−程度のガリウムのドーズ量が各々、絶縁層
形成の為に必要である。このようにイオン注入によりて
導電層を形成する場合に、ガリウムイオンの注入時期に
ついては、導電層形成の為の不純物イオン注入の前後、
又、この不純物イオンの活性化の為のアニールの前後な
どの機会があるが、いずれの場合においても、同様の絶
縁層が形成されることを実験的に確認した。n型導電層
を気相エピタキシャル成長法や分子線ビームエピタキシ
ャル法などの結晶成長法により形成した場合でも集束d
 リクムイオンビームを注入することにより、高温熱処
理に対しても安定な絶縁層が形成され、この場合にも導
電層の濃度が高いほど、絶縁化のために必要なガリウム
のドーズ量は多くなることを確かめた。
ガリウムのイオン注入によって絶縁層が形成される機構
については高温熱処理後も存在する残留損傷、過剰ガリ
ウムの存在による砒素空孔の生成及び、これらに伴なう
深い不純物準位の生成など考えられるが、従来例で述べ
たように非集束のガリウムイオンビームでは、集束イオ
ンビームはど効率よく絶縁層が形成されないことや、ラ
マン散乱の実験において絶縁層が形成されるガリウムの
ドーズ量から、結晶性が若干悪くなってきているという
結果が得られている事などを考慮すると、残留損傷の影
響が主として原因となっているものと予想されるが、詳
細な機構解明については今後の研究に残されている。
〔実施例〕
以下、図面を用いて本発明の実施例について述べる。
(実施例1) 砒化ガリウムへのシリコンイオンと集束ガリウムイオン
との二重注入層の抵抗測定について第1図〜第3図を用
いて述べる。第1図(、)において、本実験の二重注入
は、最初、約0.1μmにしぼられたガリウムの集中イ
オンビームを半絶縁性砒化ガリウム基板l上に二酸化シ
リコン(5in2) 3でつくられたホール測定用パタ
ーン上に加速電圧100keVでラスタースキャンする
事で3×1O12/儒2からtxlo732までのドー
ズ量を注入した注入層2を形成する。
その後通常のイオン注入装置でシリコンイオンをその飛
程がガリウムの注入飛程より短かくなるように、加速電
圧30 k@V”t’2X10  、 lXl0  、
 LX1014、lXl0/+y+の4種類のドーズ量
で注入した。
(第1図(b))。4はガリウム+シリコン注入層であ
る。5IO2を除去した後、新たに810□葆護膜を3
000X被着して850℃、15分間水素雰囲気中でア
ニールを行なりた。金とゲルマニウム及びニッケルの合
金(Ni / AuG* ) 6でオーム性接触をとっ
た後、g1図(C)のようにチタン(TI )と*(A
u)を蒸着してツク、ドアt−形成し、測定試料を完成
する。得られた試料を測定し求めた抵抗値のガリウムド
ーズ量に対する特性図を第2図に示す。第2図の縦軸は
作製した試料の生の抵抗値を示した。第2図に明らかな
ように、シリコンのドーズ量が増大するにつれて、高抵
抗化に必要なガリウムのドーズ量が増大していることが
わかる。さらにわかりやすく、高抵抗化するがリクムの
ドーズ量とシリコンのドーズ量との関係を示したものが
第3図である。図中の白丸は高抵抗へ遷移するガリウム
のドーズ量、即ち第2図の曲線において最も勾配が急な
ドーズ量を求めて示したものである。
この実施例では集束ガリウムイオンの注入を先に行ない
、後にシリコンイオンを注入しているが、この前後関係
が逆になっても同様の結果が得られる事を確かめた。又
、シリコンを先に注入し、直ちにアニールし活性化を行
なった後に、集束ガリウムイオンを注入し熱処理をした
場合でも同様の結果が得られた。
(実施例2) 第4図(、)〜(C)は、n型エピタキシャル層に集束
ガリウムイオンを注入し、抵抗測定を行なった試料の製
作過程を工程順に断面図で模式的に示したものである。
第4図(a)において、まず、半絶縁性砒化がリウム基
板l上に厚さ5001.キャリア濃度3×lO/cln
のエピタキシャル層5を成長させる。
第4図(b)において、オーム性合金作製部にあらかじ
めSlO□3を約3000 X被着し、これをマスクに
、ガリウムイオンを集束イオンビーム装置により加速電
圧100keVでラスタースキャンし、lXl0 〜3
X10  /exsの範囲のドーズiをもつ試料を作製
した。2はガリウム注入層、4はガリウム+シリコン注
入層である。5102を除去した後、新たに3000又
の5io2を被着し、これを保護膜として、850℃、
 15分間水素雰囲気中でアニールを行ない、導電層°
を分離するために約3000 Xのメサエッチングを行
なった後、第4図(、)のようにオーミ、り合金Ni/
AuGe 6をレジストリフトオフで被着、アロイした
後、Au/T17を電極のi4ツドとして同じくレジス
トリフトオフで形成して試料を完成する。この試料を測
定すると〜3XIO7cmのガリウムのドーズ量で高抵
抗層が得られることがわかった。ここで用いたエピタキ
シャル層5の濃度は、実施例1で行なったシリコンのイ
オン注入では〜10  /am のドーズ量で得られる
濃度に対応しており、これを絶縁化するガリウムのドー
ズ量も実施例1と実施例2とでは同程度である事がわか
る。
このようにエピタキシャル層の場合にも、イオン注入層
と同様に集束ガリウムイオンの注入で絶縁層が形成でき
る事がわかった。
(実施例3) 以上実施例1及び2ではガリウムのイオン注入は集束イ
オンビームのラスタースキャンによって行なったが、本
実施例では集束イオンビーム1本のラインスキャンによ
ってガリウムイオン注入を行なった。
第5図(、)〜(c)は抵抗測定用の試料の製作過程を
工程順に断面図で模式的に示したものである。第5図(
畠)において、まず半絶縁性砒化ガリウム基板lに30
に・Vの加速電圧で1xlO/c!nのドーズ量のシリ
コンイオンを注入し、イオン注入層5を形成する。オー
ム性合金作製部に第5図(b)のようにあらかじめ5I
O23を約30001被着し、これを目印にガリウムイ
オンを集束イオンビーム装置により加速電圧100ke
Vで1本のラインスキャンを行ない、。
1×lO〜xxlo  /cWtの範囲のドーズ量をも
つ試料を作製した。2はガリウム注入層、4はガリウム
+シリコン注入層である。5io2を除去した後、新た
に約3000 Xの810□を被着し、これを保護膜と
して850℃、15分間水素雰囲気中でアニールを行な
い、導電層を分離するために約3000 Xのメサエ。
テンプを行ない、第5図(、)のように、オーミック合
金N1/AuG@6でオーム性接触をとりた後、Au/
Tl 7を電極のノや、ドとして蒸着し、試料を完成し
た。
この試料を測定したところ、 lXl0 7cmのガリ
ウムのドーズ量で高抵抗化し、実施例1とほぼ同様の結
果を得た。又、この絶縁層の線巾は斜め研男とステンエ
、チを行なった試料の評価から約04μmである事が確
められたが、このような微細な絶縁層にもかかわらず、
耐圧は30Vと良好であった。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、集束イオ
ンビームのイオン源として最も長寿命で信頼性の高いガ
リウムのイオンによって砒化ガリウム導電層の絶縁化が
可能であり、微細な絶縁層がマスクレスで形成でき、製
造工程の簡素化及び制御性、信頼性の向上を図ることが
できる効果を有するものである。
【図面の簡単な説明】
第1図(a)〜(、)は本発明の第1の実施例を説明す
るための試料製作過程を工程順に示した模式断面図、第
2図は第1の実施例で得られた試料を抵抗測定し求めた
抵抗値とガリウムのドーズ量との関係を示す特性図、第
3図はシリコンのドーズ量に対し、絶縁化するのに必要
なガリウムのドーズ量を示した特性図、第4図(IL)
〜(e)は第2の実施例を説明するための試料製作過程
を工程順に示した模式断面図、第5図(、)〜(、)は
第3の実施例を説明するための試料製作過程を工程順に
示した模式断面図である。 l;半絶縁性砒化ガリウム基板、2;ガリウム注入層、
 3 ; 810□1層、4;ガリウム+シリコン注入
層、5;シリコン注入層、6 : Nl/AuGeオー
ミ、クアロイ層、7 : Au/Tlノや、ド。 特許出願人  日本電気株式会社 ((L) (b) 第1図 ecr” Dostzge (1/cm2)第2図 第3図 (b) (C) 第4図 Cb) 第5図 手続補正書(自発) 61.9.12 昭和  年  月  日

Claims (1)

    【特許請求の範囲】
  1. (1)化合物半導体砒化ガリウムのn型導電層に集束さ
    れたガリウムイオンを注入することを特徴とする化合物
    半導体の絶縁層形成方法。
JP14174185A 1985-06-28 1985-06-28 化合物半導体の絶縁層形成方法 Expired - Lifetime JPH06101480B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14174185A JPH06101480B2 (ja) 1985-06-28 1985-06-28 化合物半導体の絶縁層形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14174185A JPH06101480B2 (ja) 1985-06-28 1985-06-28 化合物半導体の絶縁層形成方法

Publications (2)

Publication Number Publication Date
JPS622625A true JPS622625A (ja) 1987-01-08
JPH06101480B2 JPH06101480B2 (ja) 1994-12-12

Family

ID=15299121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14174185A Expired - Lifetime JPH06101480B2 (ja) 1985-06-28 1985-06-28 化合物半導体の絶縁層形成方法

Country Status (1)

Country Link
JP (1) JPH06101480B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62130521A (ja) * 1985-12-02 1987-06-12 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH01129957A (ja) * 1987-11-13 1989-05-23 Toyota Motor Corp マルエージング鋼の表面処理方法
US4889817A (en) * 1985-08-08 1989-12-26 Oki Electric Industry Co., Ltd. Method of manufacturing schottky gate field transistor by ion implantation method
JPH0210455U (ja) * 1988-06-22 1990-01-23

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889817A (en) * 1985-08-08 1989-12-26 Oki Electric Industry Co., Ltd. Method of manufacturing schottky gate field transistor by ion implantation method
JPS62130521A (ja) * 1985-12-02 1987-06-12 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH01129957A (ja) * 1987-11-13 1989-05-23 Toyota Motor Corp マルエージング鋼の表面処理方法
JPH0210455U (ja) * 1988-06-22 1990-01-23

Also Published As

Publication number Publication date
JPH06101480B2 (ja) 1994-12-12

Similar Documents

Publication Publication Date Title
TW200915434A (en) Blocking pre-amorphization of a gate electrode of a transistor
US4058413A (en) Ion implantation method for the fabrication of gallium arsenide semiconductor devices utilizing an aluminum nitride protective capping layer
JPH0260063B2 (ja)
JP2021170608A (ja) 半導体素子の製造方法
JPS622625A (ja) 化合物半導体の絶縁層形成方法
Favennec et al. Electrical properties of proton‐bombarded Ga1− xAlxAs
US3936321A (en) Method of making a compound semiconductor layer of high resistivity
Xiong et al. Formation of buried high-resistivity layers in InP crystals by MeV nitrogen ion implantation
JPH0770695B2 (ja) 炭化珪素半導体装置の製造方法
JPH08107223A (ja) 炭化けい素半導体素子の製造方法
CN114530377B (zh) 一种集成PiN结构温度传感器的MOSFET器件及其制备方法
JPS6292327A (ja) 半導体装置及びその製造方法
JPS6142911A (ja) イオン注入による導電層形成方法
JPS61276261A (ja) 高速バイポ−ラトランジスタの製造方法
JPS596054B2 (ja) 半導体素子の製造方法
TW202501627A (zh) 氧化物半導體及其製造方法、p型氧化物半導體、以及功率裝置
JPS61170027A (ja) 3−v族半導体装置の製造方法
JP3035941B2 (ja) ▲iii▼―▲v▼族化合物半導体装置の製造方法
Zeidler et al. Materials aspects of diamond-based electronic devices
JPS6169145A (ja) 半導体基体の製造方法
JPS63158836A (ja) 半導体素子の製造方法
CN121815770A (zh) 碲掺杂氮化铝薄膜及其制备方法和应用
JP2008004704A (ja) 半導体素子の製造方法
Harris The effects of dose rate and implantation temperature on lattice damage and electrical activity in ion-implanted GaAs
CN119133249A (zh) 一种异质外延氧化镓晶体管及制备方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term