JPH0260063B2 - - Google Patents

Info

Publication number
JPH0260063B2
JPH0260063B2 JP60098293A JP9829385A JPH0260063B2 JP H0260063 B2 JPH0260063 B2 JP H0260063B2 JP 60098293 A JP60098293 A JP 60098293A JP 9829385 A JP9829385 A JP 9829385A JP H0260063 B2 JPH0260063 B2 JP H0260063B2
Authority
JP
Japan
Prior art keywords
layer
gaas
mesfet
active layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60098293A
Other languages
English (en)
Other versions
JPS61256675A (ja
Inventor
Shigeru Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP60098293A priority Critical patent/JPS61256675A/ja
Priority to US06/860,425 priority patent/US4717685A/en
Priority to EP86106310A priority patent/EP0201873B1/en
Priority to DE8686106310T priority patent/DE3686089T2/de
Publication of JPS61256675A publication Critical patent/JPS61256675A/ja
Publication of JPH0260063B2 publication Critical patent/JPH0260063B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/051—Manufacture or treatment of FETs having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/206—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H10P30/212—Through-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/218—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the implantation in a compound semiconductor of both electrically active and inactive species in the same semiconductor region to be doped n-type or p-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、シヨツトキゲート電界効果トランジ
スタの製造方法に関し、特に、ゲート長が短い
GaAsシヨツトキゲート電界効果トランジスタに
好適な製造方法に関する。
＜従来の技術＞ シヨツトキゲート電界効果トランジスタ（以下
MESFETと略記する）は、特に超高周波におけ
る優れた増幅用素子、或は発振用素子として賞用
されている。また、超高速動作の集積回路の基本
構成素子としても、優れたものであることは周知
である。このようなMESFETのうち、素材とし
てGaAsを使用したもの（以下GaAsMESFETと
いう）は、GaAs自体の優れた性質、および
MESFET自体の構造の単純性から、現在の主流
であるSiデバイスに代わるものとして注目されて
いる。
GaAsMESFETは、一般に、半絶縁性のGaAs
基板に、不純物となり得るイオン（例えばSi+）
をイオン注入法により打込んで、導電性半導体層
（通常、動作層と称する）を形成し、さらに寄生
抵抗を減少させるために、ソース電極領域、およ
びドレイン電極領域付近に、イオン注入法により
不純物イオンを高濃度に打込み、高温での熱処理
を行なうことにより打込まれたイオンを活性化
し、その後、ソース電極、ドレイン電極、および
ゲート電極を形成することにより製造される。そ
して、最近では、耐熱ゲート、ダミ−ゲートを使
用することにより、高濃度不純物領域を自己整合
的にゲート領域に隣接させて形成し、高性能化を
達成してものが得られている。
従来最も普通に用いられているMESFETの構
造は第３図に示すとおりであり、高比抵抗または
半絶縁性の半導体結晶基板２１上に、動作層２２
を形成し、動作層２２の上面に、シヨツトキゲー
ト電極２４、およびそれぞれオーミツク特性を有
するソース電極２７、ドレイン電極２８を形成し
ている。
ところで、MESFETの性能は、以下の式によ
り得られる相互コンダクタンスgm、および遮断
周波数fTを用いて表される。
gm＝εμZ（Vg−Vth）／aLg fT＝gm／2πCgs 但し、Lgはゲート長、Ｚはゲート幅、μはキ
ヤリアの移動度、ａは動作層厚、εは半導体の誘
電率、Vgはゲート印加電圧、VthはMESFETの
闘値電圧、Cgsはゲート・ソース間容量をそれぞ
れ示している。
上記相互コンダクタンスgmが大きければ、電
流駆動能力に優れ、大きな容量性負荷をも高速で
動作させることになり、遮断周波数fTが高けれ
ば、MESFET自身が高速でスイツチングを行な
い得ることになる。即ち、相互コンダクタンス
gmが大きく、しかも遮断周波数が高いほど
MESFETが高性能であるといえる。
そして、相互コンダクタンスgmを大きくする
ためにゲート長Lgを小さくすれば、ゲート・ソ
ース間容量Cgsも小さくなるので、遮断周波数fT
がさらに高くなる。
この点に着目して、ゲート長Lgを小さくする
ことによりMESFETの性能を向上させる研究が
進められているが、ゲート長Lgを短縮するにつ
れて、期待した程は相互コンダクタンスgmが大
きくならないという問題、MESFETのしきい値
電圧が変動するという問題、電流遮断特性が劣化
するという問題等、いわゆる短チヤネル効果が現
われ、GaAsMESFETの高性能化を妨げている。
この短チヤネル効果は、高濃度不純物領域がゲー
ト領域に隣接した自己整合型のMESFETにおい
て特に顕著である。
上記短チヤネル効果は、ゲート領域の両側に形
成された高濃度不純物領域間を半絶縁性基板を通
して流れる基板漏れ電流に起因するものであると
いわれている。
上述したように、MESFETの高性能化を達成
するためには、ゲート長を短くすることが必須で
あり、この場合には、短チヤネル効果を抑制する
ことが必須となる。
この短チヤネル効果を抑制するために、動作層
と半絶縁性基板との間に、ｎ形を示す動作層とは
逆の電気伝導を示すＰ形層２９を形成する方法が
提案されている（第４図参照）。
そして、このＰ形層を形成する方法としては、 Mgをイオン注入法により打込む方法（K.
Matsumotoら、IEEE42nd device research
conference1984、V1B−５） Ｃ、Ｏをイオン注入法により打込む方法 （H.NAKAMURAら、Extended abstracts
of16th conference on solid−state device
and materials p395） Beをイオン注入法により打込む方法 （K.Yamasakiら、Electronics Letters
vol.20No.25／26 1984p1029） があるが、何れもＰ形層とｎ形層とでPn接合を
形成し、このPn接合によつてできる電位障壁で
基板漏れ電流を抑制しようとするものである。
また、動作層と半絶縁性基板との間にGaAsよ
りも禁止帯幅が広く、電子親相力が小さい半導
体、例えばAl0.3Ga0.7Asをバツフア層３０として
形成し、GaAsとAl0.3Ga0.7Asとの電子親和力の
相違により生ずる伝導帯の不連続性（第２図Ａ参
照）によつて動作層であるGaAs中の電子を閉込
めて、基板漏れ電流を抑制する方法も提案されて
いる（第５図参照）。
この方法についてさらに詳細に説明すると、分
子線エピタキシヤル法、有機金属気相エピタキシ
ヤル法等のエピタキシヤル成長法によつて、半絶
縁性GaAs基板の上にバツフア層となり得るAl0.3
Ga0.7As層を成長させ、さらにAl0.3Ga0.7As層の
上に動作層となり得るGaAs層を成長させるよう
にしている。
＜発明が解決しようとする問題点＞ 上記Ｐ形層を形成することは、短チヤネル効果
の主要因である基板漏れ電流を抑制する上で有効
であるが、形成されたＰ形層が完全に空乏化して
いなければ、かえつて寄生容量を増加させ、その
結果としてMESFETの高速性を阻害する虞れが
ある。したがつて、Ｐ形層のプロフアイルを正確
に制御しなければならず、イオン注入を行なう場
合に精密な注入条件の制御を行なうことが要求さ
れる。そして、イオン注入によりイオンを理想的
なプロフアイルで打込んだとしても、打込まれた
イオンを活性化する際の熱処理工程における不純
物イオンの熱拡散には充分に解明されていない不
明確な点が多く、Ｐ形層のプロフアイルを正確に
制御することは困難であるという問題がある。
また、Ｐ形層を形成すれば、不純物量が増加
し、動作層中の電子に対する不純物散乱の効果が
増大することになるので、電子の移動度を減少さ
せ、電子の移動度により大きな影響を受ける
MESFETの静特性における立上り特性を劣化さ
せる虞れもあるという問題がある。
他方、AlGaAsをバツフア層として形成するこ
とは、上記Ｐ形層を形成することと同様に、基板
漏れ電流を制御する上で有効である。そして、
AlXGa(1-X)Asは、AlAsとGaAsとの混晶半導体で
あり、組成比を変えることにより、格子定数、禁
止帯幅、電子親和力等の物性定数を変化させるこ
とができるが、格子定数に関しては、AlAsが
GaAsとほぼ同じ格子定数を持つため（GaAsの
格子定数が5.65Åであるのに対してAlAsの格子
定数が5.66Åである）、AlXGa(1-X)AsがGaAsとヘ
テロ接合した場合には、格子不整合が殆どない理
想的なヘテロ界面を得ることができる。したがつ
て、格子不整合に伴なう電子の散乱の増大を招く
ことはないという利点を有する。
ところで、GaAsMESFETのしきい値電圧は
動作層のみにより定まるのであるから、エピタキ
シヤル成長により成長させられる成長層の厚みの
制御にはかなりの精度を要求される。また、集積
化に必要なしきい値の均一化を達成するために
は、大口径のウエハ（例えば2inchφ）の全面に
わたつて均一な成長層を形成することが要求され
る。しかし、現在の技術では、そのような均一な
成長層を形成することは不可能であり、集積化へ
の道を閉ざしている。
また、従来の方法によれば、得られた成長層で
のしきい値は１種類であり、したがつて、この成
長層の上でMESFETを形成すると、１種類の
MESFET（例えばデプレツシヨン形のMESFET）
しかできず、回路構成に制限を与え、或は各素子
間の素子間分離を必要とするという問題がある。
さらには、上記エピタキシヤル成長法は、使用
する装置が大がかりであるのみならず、工程も複
雑であり、スループツトも遅く、この工程が製品
の価格や性能を決定してしまうことになるという
問題がある。
＜問題点を解決するための手段＞ 本発明のシヨツトキゲート電界効果トランジス
タの製造方法は、GaAsからなる半絶縁性基板に
Alをイオンを注入し、次いで熱処理することに
より、動作層の下にAlXGa(1-X)Asからなるバツフ
ア層を形成することを特徴としている。
＜作用、および発明の効果＞ 本発明の、シヨツトキゲート電界効果トランジ
スタの製造方法は、半絶縁性基板にAlをイオン
注入して熱処理を行なうことにより、動作層の下
にAlGaAsからなるバツフア層を形成し、動作層
の下にバツフア層を有するシヨツトキゲート電界
効果トランジスタを製造することができる。
そして、上記製造方法によれば、エピタキシヤ
ル成長を用いた方法と比較してはるかに精度良く
バツフア層の厚み、動作層の厚みを制御すること
ができ、短チヤネル効果を抑制できると同時にし
きい値電圧のばらつきが少ないMESFETを製造
することができるという特有の効果を奏するとと
もに、イオン注入法を用いているので、注入量を
打ち分けることにより、エンハンスメント型
MESFET、デプレツシヨン型MESFETの２種類
を同一のウエハー上に容易に製造することができ
るという特有の効果をも奏する。
また、従来はGaAsMESFETの動作層には、
移動度が大きい電子を用いたｎ形層が使用されて
きたが、、近年SiのＣ−MOSの概念からｐ形層を
動作層としたGaAsMESFETの研究が進んでお
り、将来はGaAsのＣ−MESの利用が考えられ
る。
このｐ形のGaAsMESFETにも短チヤネル効
果が現れると考えられるが、第２図Ｂに示すよう
に、AlXGa(1-X)Asはｐ形の動作層に対しても障壁
を形成するので、ｐ形GaAsMESFETに対して
も短チヤネル効果を抑制することができる。
また、AlはGaAs中では中性不純物となるの
で、ｐ形層形成の際に一般的に問題となる不純物
散乱は殆ど問題とならない。
さらにAlは、GaAsのバルク結晶の引上げの際
に添加することにより、結晶を堅くし
（impurity hardning）、転移密度を減少させると
いわれているので、Alを打込んだ後熱処理する
本発明の工程は、GaAsが当初有していた転移を
減少させ、転移密度と相関関係があるといわれて
いるしきい値電圧のばらつきを小さくできる可能
性をも有している。
＜実施例＞ 以下、実施例を示す添付図面によつて詳細に説
明する。
第１図Ａ〜Ｆは、シヨツトキゲート電界効果ト
ランジスタの製造方法を説明する図である。
先ず、同図Ａに示すように、GaAsからなる半
絶縁性基板１の表面に、選択イオン注入法により
Alを打込み、動作層２の下にバツフア層となり
得る３′を形成する。
次に、同図Ｂに示すように、選択イオン注入法
により不純物となり得るイオン（例えばSi+）を
打込み、動作層となり得る層２′を形成する。
次いで、同図Ｃに示すように、耐熱性を有し、
かつGaAsとシヨツトキ接触を有する電極材料
４′（例えばWSi）を従来公知の方法により約
5000Åの厚さに形成し、通常のフオトリソグラフ
イを用いてシヨツトキゲート電極領域に対応する
レジストパターン５を形成する。
そして、同図Ｄに示すように、上記レジストパ
ターンをマスクとして、反応性イオンエツチング
（RIE）法により電極材料を加工し、シヨツトキ
ゲート電極４を形成する。
その後、同図Ｅに示すように、上記シヨツトキ
ゲート電極をマスクとしてイオン注入を行なうこ
とにより、高濃度不純物領域となり得る層を形成
し、次いで保護膜として例えばSiN膜（図示せ
ず）をプラズマCVD法により約1200Å形成して、
N2ガス中800℃で20分間アニールすることによ
り、打込まれた不純物イオンを活性化し、動作層
２、高濃度不純物領域６を形成するとともに、
Alを打込んだ領域を結晶化し、バツフア層３を
形成する。
その後、同図Ｆに示すように、SiN膜を除去
し、ソース電極領域、ドレイン電極領域を通常の
フオトリソグラフイ技術によりパターニングし、
GaAsとオーミツク接触を有する金属材料（例え
ばAuGe）を従来公知の方法により蒸着し、リフ
トオフ法により不必要な領域の金属材料を除去す
る。そして、残留した金属材料を400℃で約５分
間シンタリングすることにより合金化し、ソース
電極７、およびドレイン電極８を形成して
MESFETを得ることができた。
尚、上記の工程において、Alのイオン注入の
工程は一番最初でなくてもよく、動作層形成のた
めのイオン注入後、または高濃度不純物領域形成
のためのイオン注入後でもよい。
そして、上記のようにして得られたMESFET
は、ｎ形GaAsに対してAlXGa(1-X)Asからなるバ
ツフア層３が、第２図Ａに示すようなキヤリア閉
込め効果を発揮し、ｐ形GaAsに対してAlX
Ga(1-X)Asからなるバツフア層３が、第２図Ｂに
示すようなキヤリア閉込め効果を発揮し、短チヤ
ネル効果を抑制し、相互コンダクタンスgm、お
よび遮断周波数fTが優れたものであつた。
但し、図においてEcは伝導帯の端であり、Ev
は価電子帯の端であり、Egは禁止帯幅であり、
EFはフエルミエネルギーであり、ｘは電子親和
力である。
【図面の簡単な説明】
第１図は本発明のシヨツトキゲート電界効果ト
ランジスタの製造工程を示す説明図、第２図は
AlXGa(1-X)As層とGaAs層とのヘテロ界面に生ず
る障壁と、それによるキヤリア閉込め効果を説明
する原理図、第３図から第５図は従来方法により
製造されたシヨツトキゲート電界効果トランジス
タの構造を示す縦断面図、 １……半絶縁性基板、２……動作層、３……バ
ツフア層。

Claims (1)

    【特許請求の範囲】
  1. １ GaAsからなる半絶縁性基板にAlをイオン注
    入し、次いで熱処理することにより、動作層の下
    にAlXGa(1-X)Asからなるバツフア層を形成するこ
    とを特徴とするシヨツトキゲート電界効果トラン
    ジスタの製造方法。
JP60098293A 1985-05-09 1985-05-09 シヨツトキゲ−ト電界効果トランジスタの製造方法 Granted JPS61256675A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60098293A JPS61256675A (ja) 1985-05-09 1985-05-09 シヨツトキゲ−ト電界効果トランジスタの製造方法
US06/860,425 US4717685A (en) 1985-05-09 1986-05-07 Method for producing a metal semiconductor field effect transistor
EP86106310A EP0201873B1 (en) 1985-05-09 1986-05-09 A method of the production of a metal semiconductor field effect transistor and said transistor
DE8686106310T DE3686089T2 (de) 1985-05-09 1986-05-09 Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60098293A JPS61256675A (ja) 1985-05-09 1985-05-09 シヨツトキゲ−ト電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS61256675A JPS61256675A (ja) 1986-11-14
JPH0260063B2 true JPH0260063B2 (ja) 1990-12-14

Family

ID=14215875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60098293A Granted JPS61256675A (ja) 1985-05-09 1985-05-09 シヨツトキゲ−ト電界効果トランジスタの製造方法

Country Status (4)

Country Link
US (1) US4717685A (ja)
EP (1) EP0201873B1 (ja)
JP (1) JPS61256675A (ja)
DE (1) DE3686089T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251505A (ja) * 2009-04-15 2010-11-04 Toyota Motor Corp 窒化物半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889817A (en) * 1985-08-08 1989-12-26 Oki Electric Industry Co., Ltd. Method of manufacturing schottky gate field transistor by ion implantation method
US4847550A (en) * 1987-01-16 1989-07-11 Hitachi, Ltd. Semiconductor circuit
US5276340A (en) * 1989-11-21 1994-01-04 Fujitsu Limited Semiconductor integrated circuit having a reduced side gate effect
EP0437702B1 (en) * 1989-11-21 1998-08-12 Fujitsu Limited Semiconductor integrated circuit of compound semiconductor devices comprising isolation regions and method of making the same
US5272373A (en) * 1991-02-14 1993-12-21 International Business Machines Corporation Internal gettering of oxygen in III-V compound semiconductors
US5183767A (en) * 1991-02-14 1993-02-02 International Business Machines Corporation Method for internal gettering of oxygen in iii-v compound semiconductors
US5453630A (en) * 1992-11-12 1995-09-26 The United States Of America As Represented By The Secretary Of The Army Variable gain optical detector
KR0144821B1 (ko) * 1994-05-16 1998-07-01 양승택 저전원전압으로 작동가능한 갈륨비소 반도체 전력소자의 제조 방법
US5411902A (en) * 1994-06-06 1995-05-02 The United States Of America As Represented By The Secretary Of The Air Force Process for improving gallium arsenide field effect transistor performance using an aluminum arsenide or an aluminum gallium arsenide buffer layer
US6458640B1 (en) * 2001-06-04 2002-10-01 Anadigics, Inc. GaAs MESFET having LDD and non-uniform P-well doping profiles
US6830953B1 (en) * 2002-09-17 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Suppression of MOSFET gate leakage current
US7485514B2 (en) * 2006-01-05 2009-02-03 Winslow Thomas A Method for fabricating a MESFET
JP5601848B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
CN106910775B (zh) * 2017-03-20 2020-01-10 西安电子科技大学 一种具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管
FR3104808A1 (fr) * 2019-12-12 2021-06-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de réalisation d'une couche semiconductrice dopée

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3901738A (en) * 1973-12-20 1975-08-26 Hughes Aircraft Co Ion implanted junction laser and process for making same
JPS55151349A (en) * 1979-05-15 1980-11-25 Matsushita Electronics Corp Forming method of insulation isolating region
JPS5633817A (en) * 1979-08-29 1981-04-04 Fujitsu Ltd Preparation of semiconductor device
US4389768A (en) * 1981-04-17 1983-06-28 International Business Machines Corporation Self-aligned process for fabricating gallium arsenide metal-semiconductor field effect transistors
EP0112657B1 (en) * 1982-11-29 1990-06-20 Fujitsu Limited Field effect transistor and process for fabricating it

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251505A (ja) * 2009-04-15 2010-11-04 Toyota Motor Corp 窒化物半導体装置

Also Published As

Publication number Publication date
DE3686089D1 (de) 1992-08-27
US4717685A (en) 1988-01-05
EP0201873A2 (en) 1986-11-20
EP0201873B1 (en) 1992-07-22
EP0201873A3 (en) 1989-10-18
DE3686089T2 (de) 1993-01-07
JPS61256675A (ja) 1986-11-14

Similar Documents

Publication Publication Date Title
US5866925A (en) Gallium nitride junction field-effect transistor
US7187045B2 (en) Junction field effect metal oxide compound semiconductor integrated transistor devices
JPH0260063B2 (ja)
EP0206274A1 (en) High transconductance complementary IC structure
JPH0371776B2 (ja)
US4714948A (en) HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer
US4662058A (en) Self-aligned gate process for ICS based on modulation doped (Al,Ga) As/GaAs FETs
KR900005560B1 (ko) 반도체장치 및 그 제조방법
KR910002818B1 (ko) Mes fet의 제조방법
JPH0259624B2 (ja)
US5192700A (en) Method of making field effect transistor
KR900000073B1 (ko) 전계효과트랜지스터
JPS5932173A (ja) 電界効果トランジスタの製造方法
JP3040786B2 (ja) チャンネル限定層を使用するＧａＡｓ ＦＥＴの製造方法
JP4050128B2 (ja) ヘテロ接合電界効果型トランジスタ及びその製造方法
JPH02111073A (ja) 絶縁ゲート電界効果トランジスタおよびその集積回路装置
JPH02119146A (ja) 半導体装置
JP4186267B2 (ja) 化合物半導体装置の製造方法
JPH0349242A (ja) 電界効果トランジスタおよびその製造方法
JPS6332273B2 (ja)
JPH0429225B2 (ja)
JP2867422B2 (ja) 電界効果型トランジスタ及びその製造方法
JPH1197452A (ja) 半導体装置
JP2001176884A (ja) 電界効果トランジスタ及びその製造方法
JPS61274370A (ja) 接合形電界効果トランジスタ