JPS62264748A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS62264748A JPS62264748A JP61108124A JP10812486A JPS62264748A JP S62264748 A JPS62264748 A JP S62264748A JP 61108124 A JP61108124 A JP 61108124A JP 10812486 A JP10812486 A JP 10812486A JP S62264748 A JPS62264748 A JP S62264748A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- terminal
- transfer procedure
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
非同期時分割多重方式のローカルエリアネットワーク（
以下ＬＡＮと称す）にてデータ転送手順に依存しないデ
ータ通信を行う為に、ネットワーク制御部とデータ端末
又はコンピュータ間に用いるデータ処理装置において、 コンピュータ又はデータ端末からのデータをデータ転送
手順のデータブロックより短い一定長のブロックに分割
して、該ネットワーク制御部に転送するようにすること
で、遅延を少なく又データの揺らぎをなくし、少ないソ
フトで既存のコンピュータのソフトウェアを変更しなく
ともデータ通信を可能にしたデータ処理装置である。
以下ＬＡＮと称す）にてデータ転送手順に依存しないデ
ータ通信を行う為に、ネットワーク制御部とデータ端末
又はコンピュータ間に用いるデータ処理装置において、 コンピュータ又はデータ端末からのデータをデータ転送
手順のデータブロックより短い一定長のブロックに分割
して、該ネットワーク制御部に転送するようにすること
で、遅延を少なく又データの揺らぎをなくし、少ないソ
フトで既存のコンピュータのソフトウェアを変更しなく
ともデータ通信を可能にしたデータ処理装置である。
本発明は、非同期時分割多重方式のＬＡＮにて、既存の
コンピュータのソフトウェアを変更しなくともデータ通
信を可能にする為に、ネットワーク制御部とデータ端末
又はコンピュータ間に用いるデータ転送手順に依存しな
いデータ通信を行う為のデータ処理装置の改良に関する
。
コンピュータのソフトウェアを変更しなくともデータ通
信を可能にする為に、ネットワーク制御部とデータ端末
又はコンピュータ間に用いるデータ転送手順に依存しな
いデータ通信を行う為のデータ処理装置の改良に関する
。
第３図に示す如く、コンピュータ２０とデータ端末（コ
ンピュータでもよい）２７〜２９との通信を行う通信方
式としては、モデム２１〜２６を用いて行う方式がある
が、これは伝送路３０，３１．３２が多数必要でありシ
ステムとして高価になるので、非同期時分割多重方式の
ＬＡＮを利用してデータ転送手順に依存しないデータ通
信を行うことが出来るようにすれば、既存のコンピュー
タ及びデータ端末を変更することなくシステムを安価に
出来るのでこの方式が検討されている。
ンピュータでもよい）２７〜２９との通信を行う通信方
式としては、モデム２１〜２６を用いて行う方式がある
が、これは伝送路３０，３１．３２が多数必要でありシ
ステムとして高価になるので、非同期時分割多重方式の
ＬＡＮを利用してデータ転送手順に依存しないデータ通
信を行うことが出来るようにすれば、既存のコンピュー
タ及びデータ端末を変更することなくシステムを安価に
出来るのでこの方式が検討されている。
非同期時分割多重方式のＬＡＮは、伝送速度がＩＭｂｐ
ｓ以上と高速であり、端末に送信すべきメソセージがあ
る時にのみ伝送路の使用権を割り付けるもので、メソセ
ージブロックに相手と自分のアドレスをつけパケット化
し、任意の相手との通信を可能にしたものである。
ｓ以上と高速であり、端末に送信すべきメソセージがあ
る時にのみ伝送路の使用権を割り付けるもので、メソセ
ージブロックに相手と自分のアドレスをつけパケット化
し、任意の相手との通信を可能にしたものである。
この方式は同期時分割多重方式に比し、伝送路をより有
効に利用出来、間欠的な計算機データを短時間に送信出
来るのでデータ通信には有効である。
効に利用出来、間欠的な計算機データを短時間に送信出
来るのでデータ通信には有効である。
この様な非同期時分割多重方式のＬＡＮには、１９８５
年にＩＳＯ及びＩ ＥＥＥの８０２．３にて標準化され
たキャリアセンス・マルチプルアクセス・コリジヨンデ
ィテクション方式（以下Ｃ８ＭＡＺＣＤ方式と称す）と
か８０２．４にて標準化されたトークンバス方式とか８
０２．５にて標準化されたトークンリング方式等がある
。
年にＩＳＯ及びＩ ＥＥＥの８０２．３にて標準化され
たキャリアセンス・マルチプルアクセス・コリジヨンデ
ィテクション方式（以下Ｃ８ＭＡＺＣＤ方式と称す）と
か８０２．４にて標準化されたトークンバス方式とか８
０２．５にて標準化されたトークンリング方式等がある
。
これを用いた１例のシステムを図を用いて説明する。
第４図に示す如＜Ｃ３ＭＡ／ＣＤ方式のバス形ＬＡＮを
利用し、既存のコンピュータのソフトウェアを生かし、
コンピュータ２０とデータ端末２７〜２９間のデータ通
信を可能とする為には、１本のバス３３に接続された、
網のプロトコル制御を行うネットワーク制御部１とデー
タ端末２７〜２９又はコンピュータ２０間に、ハイレベ
ルデータリンク制御手順（以下ＨＤＬＣ手順と称す）。
利用し、既存のコンピュータのソフトウェアを生かし、
コンピュータ２０とデータ端末２７〜２９間のデータ通
信を可能とする為には、１本のバス３３に接続された、
網のプロトコル制御を行うネットワーク制御部１とデー
タ端末２７〜２９又はコンピュータ２０間に、ハイレベ
ルデータリンク制御手順（以下ＨＤＬＣ手順と称す）。
同期式によるベーシックモード制御手順（以下ＢＳＣ手
順と称す）、調歩同期で無手順の制御手順（以下ＴＴＹ
手順と称す）等のデータ転送手順に依存しない伝送速度
が３００ｂｐｓ〜１４．４Ｋｂ ｐ’ ｓのＬ Ａ Ｎ
の伝送速度より溝かに遅いデータ通信を可能にするデー
タ処理装置３を設けて行うことになる。
順と称す）、調歩同期で無手順の制御手順（以下ＴＴＹ
手順と称す）等のデータ転送手順に依存しない伝送速度
が３００ｂｐｓ〜１４．４Ｋｂ ｐ’ ｓのＬ Ａ Ｎ
の伝送速度より溝かに遅いデータ通信を可能にするデー
タ処理装置３を設けて行うことになる。
このデータ処理装置３としては、少ないソフトウェアで
、且つデータの遅延が少なく又データの揺らぎのないも
のであることが望ましい。
、且つデータの遅延が少なく又データの揺らぎのないも
のであることが望ましい。
〔従来の技術と発明が解決しようとする問題点〕第５図
は従来例のデータ処理装置３を中心としたブロック図で
ある。
は従来例のデータ処理装置３を中心としたブロック図で
ある。
図中１は網のプロトコル制御を行うネットワーク制御部
、２−４はデータ端末、３゛はデータ処理装置、４゛は
端末インターフェース部、５はバッファ、８はインター
フェース部、９はシステムバス、１０はマイクロプロセ
ツサ、１１は制御用のプログラムを持つＲＯＭ、１２は
ＲＡＭ、１３はＬＡＮのプロトコル制御を行うＬＡＮ制
御回路、１４はローカルバス、１５は両方からアクセス
出来るＲＡＭ、１６はＥＳＣ手順対応回路、１７はＨＤ
Ｌ Ｃ手順対応回路、１８はＴＴＹ手順対応回路を示
す。
、２−４はデータ端末、３゛はデータ処理装置、４゛は
端末インターフェース部、５はバッファ、８はインター
フェース部、９はシステムバス、１０はマイクロプロセ
ツサ、１１は制御用のプログラムを持つＲＯＭ、１２は
ＲＡＭ、１３はＬＡＮのプロトコル制御を行うＬＡＮ制
御回路、１４はローカルバス、１５は両方からアクセス
出来るＲＡＭ、１６はＥＳＣ手順対応回路、１７はＨＤ
Ｌ Ｃ手順対応回路、１８はＴＴＹ手順対応回路を示
す。
この場合は、データ処理装置３゛には、夫々のデータ転
送手順に対応した回路であるＢＳＣ手順対応回路１６．
ＨＤＬＣ手順対応回路１７．ＴＴＹ手順対応回路１８を
持ち、システムのデータ転送手順が例えばＥＳＣ手順で
あれば、データ端末２−４はＢＳＣ手順対応回路１６を
持つ端末インターフェース部４゛に接続する。
送手順に対応した回路であるＢＳＣ手順対応回路１６．
ＨＤＬＣ手順対応回路１７．ＴＴＹ手順対応回路１８を
持ち、システムのデータ転送手順が例えばＥＳＣ手順で
あれば、データ端末２−４はＢＳＣ手順対応回路１６を
持つ端末インターフェース部４゛に接続する。
勿論コンピュータの場合もデータ転送手順に対応した回
路のある端末インターフェース部に接続することは言う
までもない。
路のある端末インターフェース部に接続することは言う
までもない。
このようにすると、インターフェース部８にてデータ端
末２−４よりサンプリングにより抽出したデータはバッ
ファ５に納められ、ＢＳＣ手順対応回路１６を経てバス
９を介し、ネットワーク制両部１のＲＡＭ１５に送られ
、マイクロプロセッサ１０の制御によりＬＡＮ制御回路
１３を介してバスに送出される。
末２−４よりサンプリングにより抽出したデータはバッ
ファ５に納められ、ＢＳＣ手順対応回路１６を経てバス
９を介し、ネットワーク制両部１のＲＡＭ１５に送られ
、マイクロプロセッサ１０の制御によりＬＡＮ制御回路
１３を介してバスに送出される。
バスよりの入力データはネットワーク制御部１のＲＡＭ
１５を介してデータ処理装置３゛に送られ、データ処理
装置３”ではバス９を介してＢＳＣ手順対応回路１６を
経て端末インターフェース部４°のバッファ５に送られ
、インターフェース部８を介してデータ端末２−４に送
られる。
１５を介してデータ処理装置３゛に送られ、データ処理
装置３”ではバス９を介してＢＳＣ手順対応回路１６を
経て端末インターフェース部４°のバッファ５に送られ
、インターフェース部８を介してデータ端末２−４に送
られる。
このようにして、非同期時分割多重方式のＬＡＮにてデ
ータ転送手順に依存しないデータ通信が行われるが、何
れの手順の場合も可変長の一般的には２にバイト〜４に
バイト程度の長さのデータブロック単位でパケット化し
て送信するので、データブロック長が長く、これを送信
側受信側共に一旦バソファ５にためて送信するのでデー
タの遅延が大きく又可変長であるので遅延時間に差が生
じ揺らぎが生じる問題点がある。
ータ転送手順に依存しないデータ通信が行われるが、何
れの手順の場合も可変長の一般的には２にバイト〜４に
バイト程度の長さのデータブロック単位でパケット化し
て送信するので、データブロック長が長く、これを送信
側受信側共に一旦バソファ５にためて送信するのでデー
タの遅延が大きく又可変長であるので遅延時間に差が生
じ揺らぎが生じる問題点がある。
これ等が大きいとコンピュータのソフトウェアをこれに
対応するように変更せねばならなくなり、これでは既存
のシステムをその侭非同期時分割多重方式のＬＡＮに適
応することは出来なくなる。
対応するように変更せねばならなくなり、これでは既存
のシステムをその侭非同期時分割多重方式のＬＡＮに適
応することは出来なくなる。
これを防ぐ為に、データ転送手順全てをデータ処理装置
内で解釈して通信する方式が考えられるが、これでは大
量のソフトウェアが必要となり高価になる問題点がある
。
内で解釈して通信する方式が考えられるが、これでは大
量のソフトウェアが必要となり高価になる問題点がある
。
上記問題点は、第１図の原理ブロック図に示す如＜、イ
ンターフェース部８にて、コンピュータ又はデータ端末
２からのサンプリングにより抽出したデータをバッファ
５に納める時データを一定長のブロックに分割するデー
タブロッキング部６を持つ端末インターフェース部４と
、該バッファ５をデータ端末の伝送速度に応じた間隔で
スキャンし、該バッファ５のデータブロックを該ネット
ワーク制御部１に転送するインターバル制御部７とで構
成された本発明のデータ処理装置３にて解決される。
ンターフェース部８にて、コンピュータ又はデータ端末
２からのサンプリングにより抽出したデータをバッファ
５に納める時データを一定長のブロックに分割するデー
タブロッキング部６を持つ端末インターフェース部４と
、該バッファ５をデータ端末の伝送速度に応じた間隔で
スキャンし、該バッファ５のデータブロックを該ネット
ワーク制御部１に転送するインターバル制御部７とで構
成された本発明のデータ処理装置３にて解決される。
本発明によれば、端末インターフェース部４のインター
フェース部８にてデータ端末又はコンピュータ２からの
サンプリングにより抽出したデータを、データ転送手順
に関係なく、データブロッキング部６にて、データ転送
手順のデータブロック長より遥かに短い一定長のブロッ
クに分割して、バッファ５に納め、これを遅滞なく伝送
するようインターバル制御部７にてデータ端末の伝送速
度に応じた間隔でスキャンし、該バッファ５のデータブ
ロックを該ネットワーク制御部１に転送するようにする
ので、遅延は非常に少なくなり又一定長であるので揺ら
ぎを生ずることもなく、既存のコンピュータのソフトウ
ェアを変更しなくてもよく、又ソフトウェアの量も非常
に少なくなる。
フェース部８にてデータ端末又はコンピュータ２からの
サンプリングにより抽出したデータを、データ転送手順
に関係なく、データブロッキング部６にて、データ転送
手順のデータブロック長より遥かに短い一定長のブロッ
クに分割して、バッファ５に納め、これを遅滞なく伝送
するようインターバル制御部７にてデータ端末の伝送速
度に応じた間隔でスキャンし、該バッファ５のデータブ
ロックを該ネットワーク制御部１に転送するようにする
ので、遅延は非常に少なくなり又一定長であるので揺ら
ぎを生ずることもなく、既存のコンピュータのソフトウ
ェアを変更しなくてもよく、又ソフトウェアの量も非常
に少なくなる。
第２図は本発明のデータ処理装置を中心としたブロック
図である。
図である。
図中２−１．２−２．２−３はデータ端末、３はデータ
処理装置、４−１ ４−２．４−３は内容は同じ端末イ
ンターフェース部、６はデータブロッキング部、７はイ
ンターバル制御部を示し尚企図を通じ同一符号は同一機
能のものを示す。
処理装置、４−１ ４−２．４−３は内容は同じ端末イ
ンターフェース部、６はデータブロッキング部、７はイ
ンターバル制御部を示し尚企図を通じ同一符号は同一機
能のものを示す。
第２図で第５図の場合と異なる点は、第５図の各手順対
応回路１６〜１８を用いず、何れの手順の場合もデータ
端末（又はコンピュータ）２−１゜２−２．２−３が例
えば３個あれば、端末インターフェース部４−１．４−
２．４−３に接続する点と、例えばデータ端末２−１よ
りインターフェース部８にてサンプリングにより抽出し
たデータをバッファ５に納める時、データブロッキング
部６にてデータ転送手順のデータブロック長より温かに
短い例えば１〜１０バイトの一定長のブロックに分割し
て、納めるようにし、インターバル制御部７にて、デー
タ端末２−１〜２−３の伝送速度に対応して遅滞なくデ
ータブロックが転送出来る間隔で、バス９を介して端末
インターフェース部４−１〜４−３のバッファ５をスキ
ャンし、バッファ５に納められているデータブロックを
遅滞なくネットワーク制御部１のＲＡＭ１５に転送する
ようにした点である。
応回路１６〜１８を用いず、何れの手順の場合もデータ
端末（又はコンピュータ）２−１゜２−２．２−３が例
えば３個あれば、端末インターフェース部４−１．４−
２．４−３に接続する点と、例えばデータ端末２−１よ
りインターフェース部８にてサンプリングにより抽出し
たデータをバッファ５に納める時、データブロッキング
部６にてデータ転送手順のデータブロック長より温かに
短い例えば１〜１０バイトの一定長のブロックに分割し
て、納めるようにし、インターバル制御部７にて、デー
タ端末２−１〜２−３の伝送速度に対応して遅滞なくデ
ータブロックが転送出来る間隔で、バス９を介して端末
インターフェース部４−１〜４−３のバッファ５をスキ
ャンし、バッファ５に納められているデータブロックを
遅滞なくネットワーク制御部１のＲＡＭ１５に転送する
ようにした点である。
このようにして送られた一定長のデータブロックは相手
側のコンピュータ又はデータ端末に送られデータ転送手
順のデータブロックとなりデータ通信が行われる。
側のコンピュータ又はデータ端末に送られデータ転送手
順のデータブロックとなりデータ通信が行われる。
このように、データ端末２−１よりサンプリングにより
抽出したデータはデータ転送手順のデータブロック長よ
り溝かに短い一定長のデータブロックに分割してバッフ
ァ５に納められ、送信されるので、どのデータ転送手順
のデータ端末の場合でも同様に処理出来、又短いデータ
ブロック単位でバッファ５に納め伝送するので遅延は少
なくなり、又一定長であるので揺らぎもなく、既存のコ
ンピュータのソフトウェアを変更することなく、スルな
いソフトウェアで非同期時分割多重方式のＬＡＮに適応
出来る。
抽出したデータはデータ転送手順のデータブロック長よ
り溝かに短い一定長のデータブロックに分割してバッフ
ァ５に納められ、送信されるので、どのデータ転送手順
のデータ端末の場合でも同様に処理出来、又短いデータ
ブロック単位でバッファ５に納め伝送するので遅延は少
なくなり、又一定長であるので揺らぎもなく、既存のコ
ンピュータのソフトウェアを変更することなく、スルな
いソフトウェアで非同期時分割多重方式のＬＡＮに適応
出来る。
以上詳細に説明せる如く本発明によれば、少ないソフト
ウェアで、いかなるデータ転送手順の場合でも、既存の
コンピュータのソフトウェアを変更することなく、非同
期時分割多重方式のＬ Ａ Ｎに適用してデータ通信を
行うことが出来る効果がある。
ウェアで、いかなるデータ転送手順の場合でも、既存の
コンピュータのソフトウェアを変更することなく、非同
期時分割多重方式のＬ Ａ Ｎに適用してデータ通信を
行うことが出来る効果がある。
ロック図、
第３図は１例のモデムを用いるシステムのブロック図、
第４図は１例のＬＡＮを用いるシステムのブロック図、
第５図は従来例のデータ処理装置を中心としたブロック
図である。 図において、 １はネットワーク制御部、 ２はデータ端末又はコンピュータ、 ２−１〜２−４はデータ端末、 ３．３゛はデータ処理装置、 ４．４−１．４−２．４−３．４” は端末インターフ
ェース部、 ５はバッファ、 ６はデータブロッキング部、 ７はインターバル制御部、 ８はインターフェース部、 ９はシステムバスを示す。 も発日月の浮子ゼフ゛口・ンフ咥 りヒ １ 圀 丞亦口月の矢ぶヒゲ１Ｊのデーノ処理較量と中ｌじと（
氏ブロッ２に千 ２ （２） イＬ小りコ力デー７対２理若Ｊに１甲、覧ヒ（辷）゛ロ
ツフ圀矛 ５ に
図である。 図において、 １はネットワーク制御部、 ２はデータ端末又はコンピュータ、 ２−１〜２−４はデータ端末、 ３．３゛はデータ処理装置、 ４．４−１．４−２．４−３．４” は端末インターフ
ェース部、 ５はバッファ、 ６はデータブロッキング部、 ７はインターバル制御部、 ８はインターフェース部、 ９はシステムバスを示す。 も発日月の浮子ゼフ゛口・ンフ咥 りヒ １ 圀 丞亦口月の矢ぶヒゲ１Ｊのデーノ処理較量と中ｌじと（
氏ブロッ２に千 ２ （２） イＬ小りコ力デー７対２理若Ｊに１甲、覧ヒ（辷）゛ロ
ツフ圀矛 ５ に
Claims (1)
- 【特許請求の範囲】 非同期時分割多重方式のローカルエリアネットワークに
てデータ転送手順に依存しないデータ通信を行う為に、
網のプロトコル制御を行うネットワーク制御部（１）と
データ端末又はコンピュータ（２）間に用いるデータ処
理装置（３）において、 インターフェース部（８）にて、コンピュータ又はデー
タ端末（２）からのデータをサンプリングしバッファ（
５）に納める時該データを一定長のブロックに分割する
データブロッキング部（６）を持つ端末インターフェー
ス部（４）と、 該バッファ（５）をデータ端末の伝送速度に応じた間隔
でスキャンし、該バッファ（５）のデータブロックを該
ネットワーク制御部（１）に転送するインターバル制御
部（７）とで構成されたことを特徴とするデータ処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61108124A JPS62264748A (ja) | 1986-05-12 | 1986-05-12 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61108124A JPS62264748A (ja) | 1986-05-12 | 1986-05-12 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62264748A true JPS62264748A (ja) | 1987-11-17 |
Family
ID=14476538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61108124A Pending JPS62264748A (ja) | 1986-05-12 | 1986-05-12 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62264748A (ja) |
-
1986
- 1986-05-12 JP JP61108124A patent/JPS62264748A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5524113A (en) | ATM switch interface | |
| US5590124A (en) | Link and discovery protocol for a ring interconnect architecture | |
| US5280477A (en) | Network synchronous data distribution system | |
| CA1280217C (en) | Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks | |
| KR950035193A (ko) | 컴퓨터 네트워크 및 음성 정보와 데이타 정보를 통신하는 방법 | |
| JP2001223704A (ja) | パケット転送装置 | |
| JP3130928B2 (ja) | スイッチング素子とその制御方法 | |
| WO1998014015A9 (en) | A method and apparatus for having multiple virtual paths in one serial i/o controller channel | |
| US6275549B1 (en) | Methods and apparatus for synchronizing a clock | |
| US6687260B1 (en) | Apparatus and methods for flow control of non-isochronous data | |
| JPS62264748A (ja) | デ−タ処理装置 | |
| JP3676917B2 (ja) | マルチプロセッサ交換機およびその通信方法 | |
| JPS62261250A (ja) | 通信ネツトワ−クにおいてデ−タ及び非符号化情報の交換を可能にする機構 | |
| US7042845B1 (en) | System and method for time division multiplexed switching of data using a high-speed packet switch | |
| US20010036202A1 (en) | Multiplexing apparatus | |
| KR100419281B1 (ko) | 위성통신 송신데이터 처리기 및 그 제어 방법 | |
| JP3475899B2 (ja) | パケットスイッチ装置受信部のデータ処理方式 | |
| KR0183346B1 (ko) | 비아이에스디엔 정합 장치에서 디엠에이 제어 장치 | |
| JPH03258132A (ja) | 通信端末装置 | |
| JP2756002B2 (ja) | ローカルエリア網のフレーム伝送方式 | |
| JPH0621925A (ja) | 多重化伝送路通信制御方式 | |
| KR950022481A (ko) | 기지국 패킷 라우터 장치 내부에서의 패킷 구조 및 처리방법 | |
| JPH01116858A (ja) | データ通信装置 | |
| JPS6365730A (ja) | 受信側予約通信方式 | |
| Kleijnen | PHILAN: An integrated local area network for high speed applications |