JPS6226593B2 - - Google Patents
Info
- Publication number
- JPS6226593B2 JPS6226593B2 JP54068776A JP6877679A JPS6226593B2 JP S6226593 B2 JPS6226593 B2 JP S6226593B2 JP 54068776 A JP54068776 A JP 54068776A JP 6877679 A JP6877679 A JP 6877679A JP S6226593 B2 JPS6226593 B2 JP S6226593B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- palladium
- schottky diode
- platinum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
- H10D64/0121—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/139—Schottky barrier
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明はシヨツトキーダイオードに係り、特に
その新規な構造およびその製造方法に関する。
その新規な構造およびその製造方法に関する。
シヨツトキー整流器は高温における逆方向電流
が大きなことにより電流および接合温度の定格が
制限されている。さらに、シヨツトキー接合は完
全ウエハ即ちチツプがはんだ付けされるとき屡々
劣化する。本発明は、比較的高い接合温度におい
て比較的小さな逆方向電流しか流さず、筐体中に
組込まれる間に劣化を生じない新規なシヨツトキ
ー素子を提供するものである。
が大きなことにより電流および接合温度の定格が
制限されている。さらに、シヨツトキー接合は完
全ウエハ即ちチツプがはんだ付けされるとき屡々
劣化する。本発明は、比較的高い接合温度におい
て比較的小さな逆方向電流しか流さず、筐体中に
組込まれる間に劣化を生じない新規なシヨツトキ
ー素子を提供するものである。
通常のシヨツトキー素子においては、パラジウ
ム、プラチナのような物質の層がエピタキシヤル
シリコン表面のような半導体表面上にメツキされ
る。該物質例えばパラジウムは次いで焼成されて
パラジウムケイ化物が形成され、更にモリブデ
ン、タングステン、タンタルのような高仕事関数
金属がパラジウムケイ化物上に推積される。この
高仕事関数物質はシリコン表面に直接推積されて
もよい。
ム、プラチナのような物質の層がエピタキシヤル
シリコン表面のような半導体表面上にメツキされ
る。該物質例えばパラジウムは次いで焼成されて
パラジウムケイ化物が形成され、更にモリブデ
ン、タングステン、タンタルのような高仕事関数
金属がパラジウムケイ化物上に推積される。この
高仕事関数物質はシリコン表面に直接推積されて
もよい。
上述の型式の素子は周知であり、たとえば米国
特許第3290127号、3457912号、3550260号、
3585469号、3636417号、3668481号、3694719号、
3841904号および3932880号に記載されている。パ
ラジウムやプラチナのケイ化物との接触
（contacts）の特性は、“Solid State Electronics
誌1971年第14巻第507及至513頁、C.J.Kircher著
「Metallurgical Properties andElectrical
Characteristics of PalladiumSilicide―Silicon
Contacts）」”、“同誌1968年第11巻第517及至525
頁、W.V.T.Rush著「Planar Millimeter―Wave
Epitaxial SiliconSchottky―Barrier Converter
Diodes」”、“同誌1972年第15巻第1331乃至1337
頁、W.D.Buckley他著「Structure and
Electrical Characteristics of Epitaxiaj
Palladium Silicide Contacts」”、“同誌1973年第
16巻第1461乃至1471頁、R.W.Bower他著
「Formation Kinetics and Structure of Pd2Si
Films on Si」”、および“Applied Physics
Letters誌1977年７月第31巻第１号第43乃至45
頁、Canali他著「Pt2Si and Pt Si Formation
with High―Purity Pt Thin Films」”に記載さ
れている。
特許第3290127号、3457912号、3550260号、
3585469号、3636417号、3668481号、3694719号、
3841904号および3932880号に記載されている。パ
ラジウムやプラチナのケイ化物との接触
（contacts）の特性は、“Solid State Electronics
誌1971年第14巻第507及至513頁、C.J.Kircher著
「Metallurgical Properties andElectrical
Characteristics of PalladiumSilicide―Silicon
Contacts）」”、“同誌1968年第11巻第517及至525
頁、W.V.T.Rush著「Planar Millimeter―Wave
Epitaxial SiliconSchottky―Barrier Converter
Diodes」”、“同誌1972年第15巻第1331乃至1337
頁、W.D.Buckley他著「Structure and
Electrical Characteristics of Epitaxiaj
Palladium Silicide Contacts」”、“同誌1973年第
16巻第1461乃至1471頁、R.W.Bower他著
「Formation Kinetics and Structure of Pd2Si
Films on Si」”、および“Applied Physics
Letters誌1977年７月第31巻第１号第43乃至45
頁、Canali他著「Pt2Si and Pt Si Formation
with High―Purity Pt Thin Films」”に記載さ
れている。
本発明は、素子の他のパラジウムを実質的に損
うことなく高温での大幅の改善された逆方向電流
特性を有するシヨツトキー接合を形成する新規な
方法を提供するものである。本発明はまた筐体へ
の組込み中に劣化することのない新規な素子構造
を提供するものである。
うことなく高温での大幅の改善された逆方向電流
特性を有するシヨツトキー接合を形成する新規な
方法を提供するものである。本発明はまた筐体へ
の組込み中に劣化することのない新規な素子構造
を提供するものである。
本発明によれば、パラジウムまたはプラチナの
ケイ化物がシリコンウエハ表面または他の半導体
表面に焼成工程によつて拡散される。本発明者
は、この工程の間に、未知の組成であるが何らか
の金属間合成物（パラジウム―シリコン境界の場
合には多分PdSi）の層が半導体基板のシリコン
表面に直接形成されることを見出した。この合成
物は単結晶基板と連続した単結晶の模様であり、
シリコン基板からケイ化物を除去するエツチング
剤に侵されない。
ケイ化物がシリコンウエハ表面または他の半導体
表面に焼成工程によつて拡散される。本発明者
は、この工程の間に、未知の組成であるが何らか
の金属間合成物（パラジウム―シリコン境界の場
合には多分PdSi）の層が半導体基板のシリコン
表面に直接形成されることを見出した。この合成
物は単結晶基板と連続した単結晶の模様であり、
シリコン基板からケイ化物を除去するエツチング
剤に侵されない。
従来、ケイ化物はケイ化物上に他の物質を推積
する前にいくらかエツチングされていた。本発明
では、ケイ化物は王水によつて全てのPd2Siまた
はPtSiが基板から除去されるまでエツチングする
ことにより完全に取除かれる。未知の合成物層は
残り、これはタングステンプローブの接触により
検知できる。というのは、このプローブ接触は、
未知合成物層とタングステンプローブとの間で逆
方向電圧特性の鋭い変化を示すからである。
する前にいくらかエツチングされていた。本発明
では、ケイ化物は王水によつて全てのPd2Siまた
はPtSiが基板から除去されるまでエツチングする
ことにより完全に取除かれる。未知の合成物層は
残り、これはタングステンプローブの接触により
検知できる。というのは、このプローブ接触は、
未知合成物層とタングステンプローブとの間で逆
方向電圧特性の鋭い変化を示すからである。
次いで、モリブデンのような高仕事関数金属を
パラジウム―またはプラチナ―シリコン金属間合
成物層の表面に形成すると、優れた高温逆方向電
流特性を有するシヨツトキーバリヤが形成され
る。
パラジウム―またはプラチナ―シリコン金属間合
成物層の表面に形成すると、優れた高温逆方向電
流特性を有するシヨツトキーバリヤが形成され
る。
パラジウムケイ化物を用い、除去したとき、得
られる素子では素子の逆方向電流特性が約１桁改
善されたものとなる。パラジウムの代りにプラチ
ナを用い、焼結工程の間プラチナをモリブデンで
覆つた後では、逆方向漏洩電流は３桁改善したも
のとなる。この事実が生じる理由は理解できない
が、形成される金属間合成物はそれ自体半導体で
あるためにモリブデンまたは他の高仕事関数物質
をその表面に配設すると優れたシヨツトキー接合
が形成される可能性がある。
られる素子では素子の逆方向電流特性が約１桁改
善されたものとなる。パラジウムの代りにプラチ
ナを用い、焼結工程の間プラチナをモリブデンで
覆つた後では、逆方向漏洩電流は３桁改善したも
のとなる。この事実が生じる理由は理解できない
が、形成される金属間合成物はそれ自体半導体で
あるためにモリブデンまたは他の高仕事関数物質
をその表面に配設すると優れたシヨツトキー接合
が形成される可能性がある。
本発明の他の特徴として、モリブデンまたは他
の高仕事関数金属と、ニツケルや銀のような接触
金属との間にチタン層が形成される。このチタン
層の使用によつて素子の高温逆方向電流漏洩を改
善し、筐体内でのウエハのはんだ付け中に起るシ
ヨツトキー接合の劣化を防止することができる。
チタンははんだ付け作業中にモリブデンを介して
接合部中移動してくる銀、金およびニツケルの原
子または他の接触物質の原子を捕捉するか、ある
いは移動を防止すると考えられ、さらにモリブデ
ン中に存在する酸素原子その他の可動性の原子を
捕捉すると考えられる。シヨツトキー接合と接触
金属との間の新規なチタンバリヤは、パラジウム
またはプラチナのケイ化物接触系を用いないもの
のほか、何れのシヨツトキー構造にも使用し得
る。
の高仕事関数金属と、ニツケルや銀のような接触
金属との間にチタン層が形成される。このチタン
層の使用によつて素子の高温逆方向電流漏洩を改
善し、筐体内でのウエハのはんだ付け中に起るシ
ヨツトキー接合の劣化を防止することができる。
チタンははんだ付け作業中にモリブデンを介して
接合部中移動してくる銀、金およびニツケルの原
子または他の接触物質の原子を捕捉するか、ある
いは移動を防止すると考えられ、さらにモリブデ
ン中に存在する酸素原子その他の可動性の原子を
捕捉すると考えられる。シヨツトキー接合と接触
金属との間の新規なチタンバリヤは、パラジウム
またはプラチナのケイ化物接触系を用いないもの
のほか、何れのシヨツトキー構造にも使用し得
る。
この新規な方法の結果、接合を形成する新規な
方法を用いた同一素子は他のいかなる変化もなく
定格電流が50〔Ａ〕か75〔Ａ〕に性能向上した。
方法を用いた同一素子は他のいかなる変化もなく
定格電流が50〔Ａ〕か75〔Ａ〕に性能向上した。
以下添付図面を参照して本発明の実施例を説明
する。
する。
第１図には、シリコン基板が示され、これはそ
の上に多数の素子が同時に形成されるべき大きな
ウエハの一部であつてもよい。基板２０は以下単
結晶シリコン基板として記載するが、他の半導体
材料も使用し得る。基板２０は厚さ約0.23mmでヒ
素をドーパントとして用いたＮ型導電性のチヨク
ラルスキー（Czochralsky）成長シリコンでよ
い。ウエハの抵抗は0.001及至0.004（Ω−cm）で
ある。第１図の概念的断面図に示されたウエハ断
面は端面が0.13〔mm2〕の矩形である。図おいてウ
エハの厚さは説明の便宜上誇張されている。
の上に多数の素子が同時に形成されるべき大きな
ウエハの一部であつてもよい。基板２０は以下単
結晶シリコン基板として記載するが、他の半導体
材料も使用し得る。基板２０は厚さ約0.23mmでヒ
素をドーパントとして用いたＮ型導電性のチヨク
ラルスキー（Czochralsky）成長シリコンでよ
い。ウエハの抵抗は0.001及至0.004（Ω−cm）で
ある。第１図の概念的断面図に示されたウエハ断
面は端面が0.13〔mm2〕の矩形である。図おいてウ
エハの厚さは説明の便宜上誇張されている。
エピタキシヤル層２１は層２０上に厚さ5.0及
至6.0ミクロンに成長される。層２１はＮ型導電
性を有し、0.9及至1.1〔Ωcm〕の抵抗率となるよ
うにリンをドープしてもよい。
至6.0ミクロンに成長される。層２１はＮ型導電
性を有し、0.9及至1.1〔Ωcm〕の抵抗率となるよ
うにリンをドープしてもよい。
第１図は表面２１に拡散された長方形のＰ型リ
ングであるガードリング２２を示しており、ツエ
ナークランプとして機能し、かつフリンジ効果を
防止する。リング２２を形成するために酸化物マ
スク２３が層２１の表面に形成され、且つング状
開口が酸化物層中に形成される。ホウ素または他
のＰ型不純物が開口中に堆積され、層２１の所望
の深さまで拡散される。ガードリング２２は深さ
約1/2ミクロン、幅約0.1〔mm〕でよい。リング２
２の中央開口は約4.47mmでよい。
ングであるガードリング２２を示しており、ツエ
ナークランプとして機能し、かつフリンジ効果を
防止する。リング２２を形成するために酸化物マ
スク２３が層２１の表面に形成され、且つング状
開口が酸化物層中に形成される。ホウ素または他
のＰ型不純物が開口中に堆積され、層２１の所望
の深さまで拡散される。ガードリング２２は深さ
約1/2ミクロン、幅約0.1〔mm〕でよい。リング２
２の中央開口は約4.47mmでよい。
ガードリング２２の拡散中、酸化物層が開放し
たガードリングの窓をおおつて成長する。第２図
に示すようにリング２２の幅の略々中心まで延び
ている酸化物層２３中に、通常の写真食刻および
エツチング技術により窓が開けられる。
たガードリングの窓をおおつて成長する。第２図
に示すようにリング２２の幅の略々中心まで延び
ている酸化物層２３中に、通常の写真食刻および
エツチング技術により窓が開けられる。
酸化物層２３に窓が開けられた後、基板温度約
250〔℃〕で層２１の表面上に約1000〔Å〕の厚
さまで金属が蒸着される。第１図〜第６図では金
属としてパラジウムを用いている。プラチナをパ
ラジウムの代りに用いてもよい。シリコン２１と
適当なケイ化物を形成するのであれば他の金属を
用いてもよい。
250〔℃〕で層２１の表面上に約1000〔Å〕の厚
さまで金属が蒸着される。第１図〜第６図では金
属としてパラジウムを用いている。プラチナをパ
ラジウムの代りに用いてもよい。シリコン２１と
適当なケイ化物を形成するのであれば他の金属を
用いてもよい。
パラジウムを堆積させた後で、パラジウムとシ
リコンは水素15％、チツ素85％のガス雰囲気中、
約500〔℃〕の温度で焼成される。パラジウムの
代りにプラチナが用いられたときは、第７図に示
すモリブデンの薄層２４が焼成前にプラチナの上
面を覆うようにプラチナ層２３上に設けられる。
リコンは水素15％、チツ素85％のガス雰囲気中、
約500〔℃〕の温度で焼成される。パラジウムの
代りにプラチナが用いられたときは、第７図に示
すモリブデンの薄層２４が焼成前にプラチナの上
面を覆うようにプラチナ層２３上に設けられる。
焼成作業の後では、第３図に示すようにケイ化
物Pd2SiおよびこのPd2Siの上に純粋なパラジウム
が存在することになる。第７図のプラチナを用い
た実施例の場合には、焼成の結果金属プラチナに
より覆われたケイ化物PtSiが生成する。
物Pd2SiおよびこのPd2Siの上に純粋なパラジウム
が存在することになる。第７図のプラチナを用い
た実施例の場合には、焼成の結果金属プラチナに
より覆われたケイ化物PtSiが生成する。
従来、プラチナまたはパラジウムはエツチング
により除去され、接触はケイ化物層に対して行な
われた。これはケイ化物層を無垢の状態に保つこ
とが良好な接合を形成する上で不可欠なことであ
ると考えられていたためである。本発明によれ
ば、Pd2SiかPtSiかに拘らず、ケイ化物層が下部
層２５を露出するように意識的に全て除去され
る。この下部層２５はシリコンの上面に拡散され
てパラジウム（またはプラチナ）とシリコンとの
未知の金属間合成物を形成しているものである。
しかしながら、層２５が出来上ると、その存在は
ウエハ表面をタングステンプロープと接触させる
ことにり検知できる。タングステンプロープの出
力は第４Ａ図（ケイ化物がなおもその表面に存在
していることを示している）の円い角状特性から
第４Ｂ図のそれに変化する。第４Ｂ図の場合に
は、ケイ化物は完全に除去され、拡散されたシリ
コン金属層２５は露出している。
により除去され、接触はケイ化物層に対して行な
われた。これはケイ化物層を無垢の状態に保つこ
とが良好な接合を形成する上で不可欠なことであ
ると考えられていたためである。本発明によれ
ば、Pd2SiかPtSiかに拘らず、ケイ化物層が下部
層２５を露出するように意識的に全て除去され
る。この下部層２５はシリコンの上面に拡散され
てパラジウム（またはプラチナ）とシリコンとの
未知の金属間合成物を形成しているものである。
しかしながら、層２５が出来上ると、その存在は
ウエハ表面をタングステンプロープと接触させる
ことにり検知できる。タングステンプロープの出
力は第４Ａ図（ケイ化物がなおもその表面に存在
していることを示している）の円い角状特性から
第４Ｂ図のそれに変化する。第４Ｂ図の場合に
は、ケイ化物は完全に除去され、拡散されたシリ
コン金属層２５は露出している。
層２５はその基板２１の単結晶延長部であると
考えられ、パラジウムの場合PdSiであろう。ま
た層２５はモリブデンのような高仕事関数金属と
優れたシヨツトキー接合を形成する半導体である
とも考えられる。
考えられ、パラジウムの場合PdSiであろう。ま
た層２５はモリブデンのような高仕事関数金属と
優れたシヨツトキー接合を形成する半導体である
とも考えられる。
層２５を露出するために、パラジウム金属の場
合、次のエツチング工程を用いた。同様のエツチ
ング工程をプラチナについても用いることができ
る。
合、次のエツチング工程を用いた。同様のエツチ
ング工程をプラチナについても用いることができ
る。
(a) ウエハ全体を最初に室温の王水（硝酸１部に
塩酸約３部）に約30秒間浸漬する。これにより
酸化物層からパラジウムが除去される。
塩酸約３部）に約30秒間浸漬する。これにより
酸化物層からパラジウムが除去される。
(b) すすぎ洗い後、ウエハを５％フツ化水素中に
約30秒間浸漬する。これは新規な工程であり、
エツチングにより除去されるべきパラジウム
（またはプラチナ）表面からSiO2を除去するた
めに行なわれる。
約30秒間浸漬する。これは新規な工程であり、
エツチングにより除去されるべきパラジウム
（またはプラチナ）表面からSiO2を除去するた
めに行なわれる。
(c) ウエハをすすぎ洗いし次いで室温の王水に再
び30秒間浸漬して窓からパラジウム金属および
Pd2Siを層２５の表面まで除去する。しかし、
エツチングはさらにもう一度後で行うことに注
目されたい。さらに、従来技術では、パラジウ
ム金属のみが除去され、Pd2Siはそのまま残る
ように注意が払われた点にも注意すべきであ
る。
び30秒間浸漬して窓からパラジウム金属および
Pd2Siを層２５の表面まで除去する。しかし、
エツチングはさらにもう一度後で行うことに注
目されたい。さらに、従来技術では、パラジウ
ム金属のみが除去され、Pd2Siはそのまま残る
ように注意が払われた点にも注意すべきであ
る。
(d) 次いでウエハをすすぎ洗いし、５％フツ化水
素に30秒間浸漬して、残つているSiO2をすべ
て除去する。
素に30秒間浸漬して、残つているSiO2をすべ
て除去する。
(e) 次いでウエハをすすぎ洗い後、遠心脱水で乾
燥する。
燥する。
(f) 上記各段階は全てさほど厳格でない条件の下
で行われる。段階ｅの終了後、ウエハを超清浄
領域に移し18（ＭΩ）の脱イオン水で洗浄す
る。
で行われる。段階ｅの終了後、ウエハを超清浄
領域に移し18（ＭΩ）の脱イオン水で洗浄す
る。
(g) 次いで、ウエハを塩酸１部と硝酸１部とから
なる溶液に浸漬し、この溶液中で60〜70〔℃〕
にて30秒間煮沸する。この重要な段階で全ての
残留Pd2Siが除去される。
なる溶液に浸漬し、この溶液中で60〜70〔℃〕
にて30秒間煮沸する。この重要な段階で全ての
残留Pd2Siが除去される。
(h) 次いでウエハを18（ＭΩ）の水中ですすぎ洗
いした後、５％フツ化水素中に約30秒間浸漬す
る。
いした後、５％フツ化水素中に約30秒間浸漬す
る。
(i) ウエハを再び18（ＭΩ）の水中ですすぎ洗い
し、遠心脱水で乾燥する。
し、遠心脱水で乾燥する。
これによりウエハは層５に接触する高仕事関数
金属を受け入れる状態となる。そして、第５図に
おいて、モリブデン層２６が250（℃）に保たれ
たウエハの表面に蒸着される。層２６は約3000
〔Å〕の厚さを有する。そして、モリブデン層２
６と層２５との間に優れたシヨツトキー接合が形
成される。タングステンまたはタンタルその他の
高仕事関数物質をモリブデンの代りに用いること
ができる。
金属を受け入れる状態となる。そして、第５図に
おいて、モリブデン層２６が250（℃）に保たれ
たウエハの表面に蒸着される。層２６は約3000
〔Å〕の厚さを有する。そして、モリブデン層２
６と層２５との間に優れたシヨツトキー接合が形
成される。タングステンまたはタンタルその他の
高仕事関数物質をモリブデンの代りに用いること
ができる。
ここで第６図のウエハの相対する両側に接触金
属を設けることが必要である。本発明の１つの重
要な特徴として、まず、チタン層３０がモリブデ
ン層２６の上に設けられる。チタン層３０は約
2000〔Å〕の厚さを有する。チタン層３０は、筐
体に収められた完成ウエハのはんだ付け作業中に
与えられる高温のために、接触金属の原子が層２
５と２６の間のシヨツトキーバリヤへ移動するの
を防止する障壁として機能すると考えられる。従
来、この接触金属原子の移動はその製造中に素子
の劣化の原因となつていたが、チタン層によつて
防止される。チタンバリヤは、露出したケイ化物
を除去した構成からなるシヨツトキー素子だけで
なく、シリコン表面と高仕事関数金属との間に直
接に接合を形成したものを含めて他のシヨツトキ
ー素子にも有利に使用し得る。
属を設けることが必要である。本発明の１つの重
要な特徴として、まず、チタン層３０がモリブデ
ン層２６の上に設けられる。チタン層３０は約
2000〔Å〕の厚さを有する。チタン層３０は、筐
体に収められた完成ウエハのはんだ付け作業中に
与えられる高温のために、接触金属の原子が層２
５と２６の間のシヨツトキーバリヤへ移動するの
を防止する障壁として機能すると考えられる。従
来、この接触金属原子の移動はその製造中に素子
の劣化の原因となつていたが、チタン層によつて
防止される。チタンバリヤは、露出したケイ化物
を除去した構成からなるシヨツトキー素子だけで
なく、シリコン表面と高仕事関数金属との間に直
接に接合を形成したものを含めて他のシヨツトキ
ー素子にも有利に使用し得る。
次いで、接触金属が第６図に示すように素子に
付設される。こうして、約1000〔Å〕の厚さを有
するチタン層３１がウエハの下側に付設され、ニ
ツケル層３２および３３が上側および下側に約
1000〔Å〕の厚さで設けられる。次いで、厚い銀
層３４および３５が厚さ約35000〔Å〕で設けら
れる。金のような通常の何れかの接触金属も用い
ることができる。
付設される。こうして、約1000〔Å〕の厚さを有
するチタン層３１がウエハの下側に付設され、ニ
ツケル層３２および３３が上側および下側に約
1000〔Å〕の厚さで設けられる。次いで、厚い銀
層３４および３５が厚さ約35000〔Å〕で設けら
れる。金のような通常の何れかの接触金属も用い
ることができる。
完成素子は次いで主ウエハから、第８図に示す
ように筐体中に組込むために切断される。その端
部で0.13〔mm2〕である完成したシヨツトキー接合
が部材４０として示されている。鉛―銀―インジ
ウムはんだウエハ４１および４２が接合４０の両
側に配設され、モリブデン板４３および４４がそ
れぞれウエハ４１および４２の両側に配される。
板４３および４４は約0.508〔mm〕の厚さを有
し、それらの直径はそれぞれ3.81〔mm〕および
8.225〔mm〕である。鉛―銀―インジウムはんだ
ウエハ４５がウエハ４３とＣ字上に曲げた鉛４６
との間に配される。金―錫はんだウエハ４７がモ
リブデンウエハ４４と標準銅ベース４８との間に
配される。図示しないキヤツプで組立体全体を包
む。組立体は、まずはんだウエハ４１，４２，４
５および４７を加熱溶融し次いで冷却することに
より相互にはんだ付けされる。チタン層３０（第
６図）によつて、このはんだ付け作業中に銀およ
びニツケルの原子のシヨツトキー接合への移動が
防止される。
ように筐体中に組込むために切断される。その端
部で0.13〔mm2〕である完成したシヨツトキー接合
が部材４０として示されている。鉛―銀―インジ
ウムはんだウエハ４１および４２が接合４０の両
側に配設され、モリブデン板４３および４４がそ
れぞれウエハ４１および４２の両側に配される。
板４３および４４は約0.508〔mm〕の厚さを有
し、それらの直径はそれぞれ3.81〔mm〕および
8.225〔mm〕である。鉛―銀―インジウムはんだ
ウエハ４５がウエハ４３とＣ字上に曲げた鉛４６
との間に配される。金―錫はんだウエハ４７がモ
リブデンウエハ４４と標準銅ベース４８との間に
配される。図示しないキヤツプで組立体全体を包
む。組立体は、まずはんだウエハ４１，４２，４
５および４７を加熱溶融し次いで冷却することに
より相互にはんだ付けされる。チタン層３０（第
６図）によつて、このはんだ付け作業中に銀およ
びニツケルの原子のシヨツトキー接合への移動が
防止される。
出来上つた素子（パラジウム使用工程によるも
の）は動作接合部温度が−65〔℃〕〜175〔℃〕
で、逆方向電圧範囲が15〜45〔Ｖ〕、そして180
〔℃〕における最大順方向電流が矩形波に対し75
〔Ａ〕、正弦波に対し67.5〔Ａ〕である。この素子
は接合温度が100〔℃〕、〜150〔℃〕、逆方向電圧
が約45〔Ｖ〕で、15〜150〔mA〕である。
の）は動作接合部温度が−65〔℃〕〜175〔℃〕
で、逆方向電圧範囲が15〜45〔Ｖ〕、そして180
〔℃〕における最大順方向電流が矩形波に対し75
〔Ａ〕、正弦波に対し67.5〔Ａ〕である。この素子
は接合温度が100〔℃〕、〜150〔℃〕、逆方向電圧
が約45〔Ｖ〕で、15〜150〔mA〕である。
第９〜１１図は素子特性のいくつかを示し、且
つ本発明により高温における逆方向漏洩電流の顕
著な改良が得られることを表わしている。第９図
は、縦軸が対数目盛で漏洩電流を、また横軸が逆
方向電圧を表わし、接合温度125〔℃〕における
４つの異つた素子の特性を示している。最上の曲
線５０はシリコン表面上へのクロム接触を用いた
通常のシヨツトキー接合を示している。この曲線
から50〔Ｖ〕にて逆方向電流が１〔Ａ〕に近づく
ことが分る。第２の曲線５１は、同等のクロム接
触素子よりも良好な逆方向電流特性を有する。シ
リコン上に通常のモリブデン接触を設けたものを
示している。しかし、この素子の逆方向電流は、
逆方向電圧最大時にまだ約90〔mA〕も流れる。
つ本発明により高温における逆方向漏洩電流の顕
著な改良が得られることを表わしている。第９図
は、縦軸が対数目盛で漏洩電流を、また横軸が逆
方向電圧を表わし、接合温度125〔℃〕における
４つの異つた素子の特性を示している。最上の曲
線５０はシリコン表面上へのクロム接触を用いた
通常のシヨツトキー接合を示している。この曲線
から50〔Ｖ〕にて逆方向電流が１〔Ａ〕に近づく
ことが分る。第２の曲線５１は、同等のクロム接
触素子よりも良好な逆方向電流特性を有する。シ
リコン上に通常のモリブデン接触を設けたものを
示している。しかし、この素子の逆方向電流は、
逆方向電圧最大時にまだ約90〔mA〕も流れる。
パラジウム使用の工程により、且つモリブデン
層２６（第６図）と接触した金属間合成物（多
分）PdSi領域２５を用い得る本発明の装置は、
曲線５２によつて示されるように逆方向電圧最大
時における逆方向電流を大幅に改善することがわ
かる。すなわち、50（Ｖ）時に逆方向電流はたつ
た約15〔mA〕であり、従来のモリブデン―シリ
コン接合に対して殆んど１桁の改善をしている。
層２６（第６図）と接触した金属間合成物（多
分）PdSi領域２５を用い得る本発明の装置は、
曲線５２によつて示されるように逆方向電圧最大
時における逆方向電流を大幅に改善することがわ
かる。すなわち、50（Ｖ）時に逆方向電流はたつ
た約15〔mA〕であり、従来のモリブデン―シリ
コン接合に対して殆んど１桁の改善をしている。
プラチナ使用の工程（第７図）により、曲線５
３で示されるように、更に良好な逆方向電流特性
を有する素子が得られる。逆方向電圧最同時にお
いて、素子の逆方向電流はただの約2.9〔mA〕で
あり、これは曲線５０および５１で示される従来
の素子に比べ格段に小さい。
３で示されるように、更に良好な逆方向電流特性
を有する素子が得られる。逆方向電圧最同時にお
いて、素子の逆方向電流はただの約2.9〔mA〕で
あり、これは曲線５０および５１で示される従来
の素子に比べ格段に小さい。
高温における漏洩電流の顕著な改善により、本
発明に係る素子を従来の素子よりも遥かに高い接
合温度での動作が可能であり、このことは素子の
定格を向上させることになる。第１１図に示すよ
うに、第７図に示されたプラチナ使用の工程で製
造され且つ第９図の125〔℃〕における特性曲線
５３を示す接合は、接合温度175〔℃〕でも動作
でき、しかも通常のモリブデン―シリコン接合の
１２５〔℃〕における特性曲線（第９図、曲線５
１）よりも良好な特性曲線５４を示す。実際、
200〔℃〕においてさえ（第１１図、曲線５５）、
素子特性は、クロム―シリコン素子の125〔℃〕
における特性（第９図、曲線５０）よりも遥かに
良好である。
発明に係る素子を従来の素子よりも遥かに高い接
合温度での動作が可能であり、このことは素子の
定格を向上させることになる。第１１図に示すよ
うに、第７図に示されたプラチナ使用の工程で製
造され且つ第９図の125〔℃〕における特性曲線
５３を示す接合は、接合温度175〔℃〕でも動作
でき、しかも通常のモリブデン―シリコン接合の
１２５〔℃〕における特性曲線（第９図、曲線５
１）よりも良好な特性曲線５４を示す。実際、
200〔℃〕においてさえ（第１１図、曲線５５）、
素子特性は、クロム―シリコン素子の125〔℃〕
における特性（第９図、曲線５０）よりも遥かに
良好である。
本発明により得られた逆方向電流特性の実質的
改善は、他の特性の大幅な変化が伴なつて相殺さ
れるようなものではない。第１０図からわかるよ
うに、本発明による素子における低電流時の順方
向電圧降下は従来の素子に較べて僅かに増加する
だけである。即ち、第１０図の曲線６０および６
１は従来のクロムおよびモリブデンがシリコンに
接触したものについたもので、特に順方向電流が
小さい時には比較的小さい順方向電圧降下を示し
ている。一方、本発明のパラジウム使用工程およ
びプラチナ使用工程で製造された素子は、それぞ
れ曲線６２および６３の順方向電圧特性を有す
る。第１０図の曲線は、いずれも25℃について描
いたものである。なお、大電流時の差は無視し得
るものである。
改善は、他の特性の大幅な変化が伴なつて相殺さ
れるようなものではない。第１０図からわかるよ
うに、本発明による素子における低電流時の順方
向電圧降下は従来の素子に較べて僅かに増加する
だけである。即ち、第１０図の曲線６０および６
１は従来のクロムおよびモリブデンがシリコンに
接触したものについたもので、特に順方向電流が
小さい時には比較的小さい順方向電圧降下を示し
ている。一方、本発明のパラジウム使用工程およ
びプラチナ使用工程で製造された素子は、それぞ
れ曲線６２および６３の順方向電圧特性を有す
る。第１０図の曲線は、いずれも25℃について描
いたものである。なお、大電流時の差は無視し得
るものである。
本発明を望ましい実施例に関して説明したが、
当業者にはこれ以外の多数の変形例が明白であろ
う。したがつて、本発明は上述の説明および特許
請求の範囲の記載に限定されるべきものではな
い。
当業者にはこれ以外の多数の変形例が明白であろ
う。したがつて、本発明は上述の説明および特許
請求の範囲の記載に限定されるべきものではな
い。
第１図は本発明に用いられる半導体ウエハの一
部を示す断面図で、ガードリングが拡散されてい
る状態を表わす。第２図はマスク用酸化物層の形
成後で、且つパラジウム層が基板表面に付着され
た後の第１図のウエハを示す図。第３図はパラジ
ウム層をシリコン表面に焼成拡散させた後の第２
図のウエハを示す図。第４図はパラジウムおよび
パラジウムケイ化物をエツチングにより基板から
除去し、パラジウムが拡散したシリコン表面を残
留させた後の第３図のウエハを示す図。第４Ａお
よび４Ｂ図は、ケイ化物層を不完全におよび完全
に除去したそれぞれの場合の、タングステンブロ
ーブと第４図のウエハの表面との間の逆方向電圧
特性を示す図。第５図はモリブデン層をウエハ表
面に堆積された後の第４図のウエハを示す図。第
６図はウエハに接触金属が設けた後のウエハを示
すと共に、シヨツトキーバリヤと上部接触金属と
の間に配されたチタン層を示す図。第７図はパラ
ジウムを用いた場合の第３図に示した製造段階に
おいて、パラジウムに代えてプラチナを用いた本
発明の第２実施例を示す図。第８図は内部部品を
明らかにするため外部筐体を除去した、本発明の
シヨツトキーダイオードの組立分解図。第９図は
本発明によるものを２つを含む４つの異なるシヨ
ツトキーバリヤについての、125〔℃〕における
逆方向漏洩電流を示す特性図。第１０図は第９図
のシヨツトキーバリヤの25〔℃〕における順方向
電圧降下を示す特性図。第１１図は本発明のプラ
チナ―シリコンの実施例についてのいくつかの異
なる温度における逆方向漏洩電流を示す特性図で
ある。 ２０……シリコン基板、２１……エピタキシヤ
ルシリコン層、２２……ガードリング、２３……
酸化物層、２４，２６……モリブデン層、２５…
…単結晶金属間合金フイルム、３０，３１……チ
タン層、３２，３３……ニツケル層、３４，３５
……銀層、４０……シヨツトキー接合部、４１，
４２，４５，４７……はんだウエハ、４３，４４
……モリブデン板、Cr……クロム、Mo……モリ
ブデン板、Pd……パラジウム、Pt……プラチ
ナ、Si……シリコン。
部を示す断面図で、ガードリングが拡散されてい
る状態を表わす。第２図はマスク用酸化物層の形
成後で、且つパラジウム層が基板表面に付着され
た後の第１図のウエハを示す図。第３図はパラジ
ウム層をシリコン表面に焼成拡散させた後の第２
図のウエハを示す図。第４図はパラジウムおよび
パラジウムケイ化物をエツチングにより基板から
除去し、パラジウムが拡散したシリコン表面を残
留させた後の第３図のウエハを示す図。第４Ａお
よび４Ｂ図は、ケイ化物層を不完全におよび完全
に除去したそれぞれの場合の、タングステンブロ
ーブと第４図のウエハの表面との間の逆方向電圧
特性を示す図。第５図はモリブデン層をウエハ表
面に堆積された後の第４図のウエハを示す図。第
６図はウエハに接触金属が設けた後のウエハを示
すと共に、シヨツトキーバリヤと上部接触金属と
の間に配されたチタン層を示す図。第７図はパラ
ジウムを用いた場合の第３図に示した製造段階に
おいて、パラジウムに代えてプラチナを用いた本
発明の第２実施例を示す図。第８図は内部部品を
明らかにするため外部筐体を除去した、本発明の
シヨツトキーダイオードの組立分解図。第９図は
本発明によるものを２つを含む４つの異なるシヨ
ツトキーバリヤについての、125〔℃〕における
逆方向漏洩電流を示す特性図。第１０図は第９図
のシヨツトキーバリヤの25〔℃〕における順方向
電圧降下を示す特性図。第１１図は本発明のプラ
チナ―シリコンの実施例についてのいくつかの異
なる温度における逆方向漏洩電流を示す特性図で
ある。 ２０……シリコン基板、２１……エピタキシヤ
ルシリコン層、２２……ガードリング、２３……
酸化物層、２４，２６……モリブデン層、２５…
…単結晶金属間合金フイルム、３０，３１……チ
タン層、３２，３３……ニツケル層、３４，３５
……銀層、４０……シヨツトキー接合部、４１，
４２，４５，４７……はんだウエハ、４３，４４
……モリブデン板、Cr……クロム、Mo……モリ
ブデン板、Pd……パラジウム、Pt……プラチ
ナ、Si……シリコン。
Claims (1)
- 【特許請求の範囲】 １ 単結晶シリコン半導体基板と；パラジウムお
よびプラチナから選ばれる第１の金属を焼成によ
り前記基板の表面に拡散させることにより形成さ
れた金属拡散シリコン層と；前記層と表面対表面
接触をして境界にシヨツトキー接合を形成する高
仕事関数金属とを備えてなるシヨツトキーダイオ
ード。 ２ 特許請求の範囲第１項記載のダイオードにお
いて、前記高仕事関数金属がモリブデンであるシ
ヨツトキーダイオード。 ３ 特許請求の範囲第１項または第２項記載のダ
イオードであつて、前記高仕事関数金属の層が前
記基板とは反対側の表面上にチタン層を有してお
り、該チタン層は前記基板とは反対側の表面上に
少なくとも１つの接触金属を有しているものであ
るシヨツトキーダイオード。 ４ 特許請求の範囲第３項記載のダイオードにお
いて、前記接触金属が銀とニツケルを含んでなる
シヨツトキーダイオード。 ５ シリコンウエハの表面にパラジウムおよびプ
ラチナからなる群から選ばれる第１の金属を付着
させる工程と、前記第１の金属を焼成させて前記
シリコンウエハの表面中へ拡散させる工程と、前
記第１の金属およびそのすべてのケイ化物を恨跡
も残さず完全に前記の表面から除去し、露出され
た面がタングステンプローブが接触したとき鋭い
逆方向電圧特性の変化を生じるようにする工程
と、前記露出面に高仕事関数金属を付着させる工
程とをそなえたシヨツトキーダイオードの製造
法。 ６ 特許請求の範囲第５項記載の方法において、
前記高仕事関数金属の上にチタン層を付着する工
程と、前記チタン層の上に接触金属を付着する工
程と、前記ダイオードを筐体中にはんだ付けする
工程とをそなえたシヨツトキーダイオードの製造
法。 ７ 特許請求の範囲第５項または６項記載の方法
において、前記第１金属およびケイ化物は王水中
にて所定時間エツチングされ除去されるシヨツト
キーダイオードの製造法。 ８ 特許請求の範囲第５項または６項記載の方法
において、前記第１金属はパラジウムであり、且
つ前記表面はPd2Siが恨跡すら存在しないもので
あるシヨツトキーダイオードの製造法。 ９ 特許請求の範囲第５項または６項記載の方法
において、前記第１の金属はプラチナであり、且
つ前記表面はPtSiが痕跡すら存在しないものであ
るシヨツトキーダイオードの製造法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/911,764 US4206540A (en) | 1978-06-02 | 1978-06-02 | Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54159183A JPS54159183A (en) | 1979-12-15 |
| JPS6226593B2 true JPS6226593B2 (ja) | 1987-06-09 |
Family
ID=25430828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6877679A Granted JPS54159183A (en) | 1978-06-02 | 1979-06-01 | Schottky diode and method of fabricating same |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4206540A (ja) |
| JP (1) | JPS54159183A (ja) |
| DE (1) | DE2921971C2 (ja) |
| ES (1) | ES481012A1 (ja) |
| FR (1) | FR2427688A1 (ja) |
| GB (2) | GB2044534B (ja) |
| IT (1) | IT1165084B (ja) |
| SE (1) | SE440293B (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4546374A (en) * | 1981-03-23 | 1985-10-08 | Motorola Inc. | Semiconductor device including plateless package |
| US4398344A (en) * | 1982-03-08 | 1983-08-16 | International Rectifier Corporation | Method of manufacture of a schottky using platinum encapsulated between layers of palladium sintered into silicon surface |
| US4638551A (en) * | 1982-09-24 | 1987-01-27 | General Instrument Corporation | Schottky barrier device and method of manufacture |
| JPS59210642A (ja) * | 1983-05-16 | 1984-11-29 | Hitachi Ltd | 半導体装置の製造方法 |
| US4899199A (en) * | 1983-09-30 | 1990-02-06 | International Rectifier Corporation | Schottky diode with titanium or like layer contacting the dielectric layer |
| US4742377A (en) * | 1985-02-21 | 1988-05-03 | General Instrument Corporation | Schottky barrier device with doped composite guard ring |
| US4687537A (en) * | 1986-04-15 | 1987-08-18 | Rca Corporation | Epitaxial metal silicide layers |
| JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
| US5130172A (en) * | 1988-10-21 | 1992-07-14 | The Regents Of The University Of California | Low temperature organometallic deposition of metals |
| GB2265636B (en) * | 1989-09-21 | 1994-05-18 | Int Rectifier Corp | Platinum diffusion process |
| AT399419B (de) * | 1989-09-21 | 1995-05-26 | Int Rectifier Corp | Verfahren zur einführung von platinatomen in eine siliziumscheibe zur verringerung der minoritätsträger-lebensdauer |
| US4925812A (en) * | 1989-09-21 | 1990-05-15 | International Rectifier Corporation | Platinum diffusion process |
| IT1247293B (it) * | 1990-05-09 | 1994-12-12 | Int Rectifier Corp | Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione |
| US5047367A (en) * | 1990-06-08 | 1991-09-10 | Intel Corporation | Process for formation of a self aligned titanium nitride/cobalt silicide bilayer |
| US5536684A (en) * | 1994-06-30 | 1996-07-16 | Intel Corporation | Process for formation of epitaxial cobalt silicide and shallow junction of silicon |
| US5888891A (en) * | 1996-08-23 | 1999-03-30 | International Rectifier Corporation | Process for manufacturing a schottky diode with enhanced barrier height and high thermal stability |
| DE19939484A1 (de) * | 1998-09-01 | 2000-03-09 | Int Rectifier Corp | Schottky-Diode |
| US6184564B1 (en) * | 1998-12-28 | 2001-02-06 | International Rectifier Corp. | Schottky diode with adjusted barrier height and process for its manufacture |
| US6690037B1 (en) | 2000-08-31 | 2004-02-10 | Agere Systems Inc. | Field plated Schottky diode |
| JP2002353182A (ja) * | 2001-05-25 | 2002-12-06 | Mitsubishi Electric Corp | 半導体装置の洗浄方法および洗浄装置、ならびに半導体装置の製造方法 |
| US7061067B2 (en) * | 2003-07-04 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Schottky barrier diode |
| US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
| US7394158B2 (en) * | 2004-10-21 | 2008-07-01 | Siliconix Technology C.V. | Solderable top metal for SiC device |
| US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| US7834376B2 (en) | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
| DE102005026301B3 (de) * | 2005-06-08 | 2007-01-11 | Atmel Germany Gmbh | Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen |
| US7923362B2 (en) * | 2005-06-08 | 2011-04-12 | Telefunken Semiconductors Gmbh & Co. Kg | Method for manufacturing a metal-semiconductor contact in semiconductor components |
| EP1902466A4 (en) * | 2005-07-05 | 2010-09-08 | Int Rectifier Corp | SCHOTTKY DIODE WITH IMPROVED TOP CAPABILITY |
| US8368165B2 (en) | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
| US7749877B2 (en) * | 2006-03-07 | 2010-07-06 | Siliconix Technology C. V. | Process for forming Schottky rectifier with PtNi silicide Schottky barrier |
| CN101506989B (zh) | 2006-07-31 | 2014-02-19 | 威世-硅尼克斯 | 用于SiC肖特基二极管的钼势垒金属及制造工艺 |
| DE102009018971A1 (de) | 2009-04-25 | 2010-11-04 | Secos Halbleitertechnologie Gmbh | Konstruktion einer Schottkydiode mit verbessertem Hochstromverhalten und Verfahren zu deren Herstellung |
| US8784572B2 (en) * | 2011-10-19 | 2014-07-22 | Intermolecular, Inc. | Method for cleaning platinum residues on a semiconductor substrate |
| DE102016110203B4 (de) | 2015-06-02 | 2019-11-21 | Diotec Semiconductor Ag | Verbesserte Halbleiteranordnung mit Schottky-Diode und Verfahren zu deren Herstellung |
| CN109585570A (zh) * | 2018-12-19 | 2019-04-05 | 吉林麦吉柯半导体有限公司 | 肖特基二极管、nipt95合金及肖特基二极管的制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1107700A (en) * | 1966-03-29 | 1968-03-27 | Matsushita Electronics Corp | A method for manufacturing semiconductor devices |
| NL6911534A (ja) * | 1968-08-01 | 1970-02-03 | ||
| US3669730A (en) * | 1970-04-24 | 1972-06-13 | Bell Telephone Labor Inc | Modifying barrier layer devices |
| IT1002232B (it) * | 1972-12-26 | 1976-05-20 | Gen Electric | Contatti a barriera schottky e metodi per fare i medesimi |
| US3938243A (en) * | 1973-02-20 | 1976-02-17 | Signetics Corporation | Schottky barrier diode semiconductor structure and method |
| US3906540A (en) * | 1973-04-02 | 1975-09-16 | Nat Semiconductor Corp | Metal-silicide Schottky diode employing an aluminum connector |
| US3968272A (en) * | 1974-01-25 | 1976-07-06 | Microwave Associates, Inc. | Zero-bias Schottky barrier detector diodes |
| US4110488A (en) * | 1976-04-09 | 1978-08-29 | Rca Corporation | Method for making schottky barrier diodes |
| US4063964A (en) * | 1976-12-27 | 1977-12-20 | International Business Machines Corporation | Method for forming a self-aligned schottky barrier device guardring |
-
1978
- 1978-06-02 US US05/911,764 patent/US4206540A/en not_active Expired - Lifetime
-
1979
- 1979-05-16 SE SE7904305A patent/SE440293B/sv unknown
- 1979-05-23 FR FR7913119A patent/FR2427688A1/fr active Granted
- 1979-05-29 ES ES481012A patent/ES481012A1/es not_active Expired
- 1979-05-30 DE DE2921971A patent/DE2921971C2/de not_active Expired
- 1979-06-01 JP JP6877679A patent/JPS54159183A/ja active Granted
- 1979-06-01 GB GB7914677A patent/GB2044534B/en not_active Expired
- 1979-06-01 GB GB7919107A patent/GB2022318B/en not_active Expired
- 1979-06-01 IT IT23215/79A patent/IT1165084B/it active
Also Published As
| Publication number | Publication date |
|---|---|
| DE2921971A1 (de) | 1979-12-06 |
| IT1165084B (it) | 1987-04-22 |
| GB2044534A (en) | 1980-10-15 |
| ES481012A1 (es) | 1980-07-16 |
| US4206540A (en) | 1980-06-10 |
| FR2427688B1 (ja) | 1984-10-26 |
| DE2921971C2 (de) | 1983-09-29 |
| GB2022318A (en) | 1979-12-12 |
| GB2022318B (en) | 1982-09-15 |
| SE7904305L (sv) | 1979-12-03 |
| FR2427688A1 (fr) | 1979-12-28 |
| SE440293B (sv) | 1985-07-22 |
| JPS54159183A (en) | 1979-12-15 |
| IT7923215A0 (it) | 1979-06-01 |
| GB2044534B (en) | 1982-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226593B2 (ja) | ||
| US4408216A (en) | Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier for low reverse leakage over wide temperature range | |
| US3339274A (en) | Top contact for surface protected semiconductor devices | |
| US2820932A (en) | Contact structure | |
| US4398344A (en) | Method of manufacture of a schottky using platinum encapsulated between layers of palladium sintered into silicon surface | |
| US4845050A (en) | Method of making mo/tiw or w/tiw ohmic contacts to silicon | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| US3913217A (en) | Method of producing a semiconductor device | |
| US3528893A (en) | Vacuum depositing and electrodepositing method of forming a thermoelectric module | |
| JPH02275624A (ja) | オーミック電極の製造方法 | |
| US4600658A (en) | Metallization means and method for high temperature applications | |
| US4495222A (en) | Metallization means and method for high temperature applications | |
| US3562040A (en) | Method of uniformally and rapidly etching nichrome | |
| US4528582A (en) | Interconnection structure for polycrystalline silicon resistor and methods of making same | |
| EP3358311B1 (en) | Sensor shielding for harsh media applications | |
| JPS6364057B2 (ja) | ||
| US3271636A (en) | Gallium arsenide semiconductor diode and method | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| US3479736A (en) | Method of making a semiconductor device | |
| US4871617A (en) | Ohmic contacts and interconnects to silicon and method of making same | |
| JPH09213719A (ja) | 半導体基体を支持板上にろう接する方法 | |
| JP3858693B2 (ja) | 半導体素子の製造方法 | |
| JPH038346A (ja) | ろう付け材料 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| TWI249750B (en) | Thick film thermistor chip and the manufacturing method thereof |