JPS62269366A - モノリシツクマイクロ波集積回路 - Google Patents
モノリシツクマイクロ波集積回路Info
- Publication number
- JPS62269366A JPS62269366A JP61112504A JP11250486A JPS62269366A JP S62269366 A JPS62269366 A JP S62269366A JP 61112504 A JP61112504 A JP 61112504A JP 11250486 A JP11250486 A JP 11250486A JP S62269366 A JPS62269366 A JP S62269366A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- fet
- capacitor
- microwave integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明はモノリシックマイクロ波集積回路の構造に関
する。
する。
（従来の技術）
従来、マイクロ波集積回路には、絶縁基板上に電界効果
トランジスタ（以下ＦＥＴと略称する）等の能動素子、
マイクロストリップ線路、キャパシタ等の個別部品を取
付けるハイブリッド猿積回路技術が用いられていたが、
近年、大量生産に適したモノリシックマイクロ波集積回
路（以下ＭＭＩＣと略称する）が実用化されるようにな
った。このＭＭＩＣの従来例を第４図および第５図によ
って説明する。
トランジスタ（以下ＦＥＴと略称する）等の能動素子、
マイクロストリップ線路、キャパシタ等の個別部品を取
付けるハイブリッド猿積回路技術が用いられていたが、
近年、大量生産に適したモノリシックマイクロ波集積回
路（以下ＭＭＩＣと略称する）が実用化されるようにな
った。このＭＭＩＣの従来例を第４図および第５図によ
って説明する。
第４図に一例のＭＭＩＣの平面図、第５図に第４図のＭ
ＭＩＣの等価回路図を示す。ＧａＡｓ等の半絶縁性半導
体基板１０１の表面にイオン注入や蒸着、スパッタリン
グ等の方法によってＦＥＴ １０２、キャパシタ１０３
、１０３、マイクロストリップ線路１０４．１０４・等
が形成されている。ＦＥＴ １０２のゲート電極１０２
ｇ、ドレイン電極１０２ｄにはマイクロストリップ線路
１０４を介し、ゲート電極へのバイアス供給端子１０５
ｇ、トレイン電極へのバイアス供給端子１０５ｄが夫々
設けられている。また、これらの夫々にはキャパシタ１
０３が接続され、ボンディング線１０６゜１０６にてこ
のＭＭＩＣが取付けられている接地用ベースプレート（
図示省略）に接続されている。さらに、ＦＥＴ １０２
のソース電極１０２ｓもボンディング線１０６によりベ
ースプレートに接続、接地されている。
ＭＩＣの等価回路図を示す。ＧａＡｓ等の半絶縁性半導
体基板１０１の表面にイオン注入や蒸着、スパッタリン
グ等の方法によってＦＥＴ １０２、キャパシタ１０３
、１０３、マイクロストリップ線路１０４．１０４・等
が形成されている。ＦＥＴ １０２のゲート電極１０２
ｇ、ドレイン電極１０２ｄにはマイクロストリップ線路
１０４を介し、ゲート電極へのバイアス供給端子１０５
ｇ、トレイン電極へのバイアス供給端子１０５ｄが夫々
設けられている。また、これらの夫々にはキャパシタ１
０３が接続され、ボンディング線１０６゜１０６にてこ
のＭＭＩＣが取付けられている接地用ベースプレート（
図示省略）に接続されている。さらに、ＦＥＴ １０２
のソース電極１０２ｓもボンディング線１０６によりベ
ースプレートに接続、接地されている。
ここで、例えばＦＥＴ １０２のゲート電極１０２．、
は金属−半導体（ショットキ）接合になり、キャパシタ
】０３は絶縁体薄膜の両主面に金属膜を被着した、いわ
ゆるＭＴＭ型（Ｍは金属薄膜、■は絶縁体薄膜）である
。
は金属−半導体（ショットキ）接合になり、キャパシタ
】０３は絶縁体薄膜の両主面に金属膜を被着した、いわ
ゆるＭＴＭ型（Ｍは金属薄膜、■は絶縁体薄膜）である
。
叙りのＭＭＩＣの構成要素（ＦＥＴ、キャパシタ、マイ
グロストリップ線路）はすべて薄膜形成工程により連続
して作られるので、従来のハイブリッド技術を用いたマ
イクロ波集積回路のように部品の固定、配線等の］―程
がない。従ってＭＭＩＣでは量産時の低価格化が期待で
きる。
グロストリップ線路）はすべて薄膜形成工程により連続
して作られるので、従来のハイブリッド技術を用いたマ
イクロ波集積回路のように部品の固定、配線等の］―程
がない。従ってＭＭＩＣでは量産時の低価格化が期待で
きる。
ところが、上記については次項において（ｉ）で述べる
問題点があり、これに対しては耐電圧の低い能動素子髪
外部からの高電圧等に対し保護する手段も提唱されてお
り、その−例としてｌＧ１１ｚ以下の比較的低い周波数
帯で用いられるデュアルゲートＧａＡｓ ＦＥＴがある
。これは第６図の等価回路に示されるように、ショット
キ接合になる２個のゲートの第１ゲート１１１、第２ゲ
ート１．２１の夫々とソース１１３との間に第１保護ダ
イオード１１２、第２保護ダイオード１２２が夫々接続
されている。Ｌ記両保護ダイオードはいずれもＦＥＴが
形成されている半絶縁性ＧａＡｓ基板の表面にイオン注
入等の手段により形成されたＰＮ接合のツェナダイオー
ドである。
問題点があり、これに対しては耐電圧の低い能動素子髪
外部からの高電圧等に対し保護する手段も提唱されてお
り、その−例としてｌＧ１１ｚ以下の比較的低い周波数
帯で用いられるデュアルゲートＧａＡｓ ＦＥＴがある
。これは第６図の等価回路に示されるように、ショット
キ接合になる２個のゲートの第１ゲート１１１、第２ゲ
ート１．２１の夫々とソース１１３との間に第１保護ダ
イオード１１２、第２保護ダイオード１２２が夫々接続
されている。Ｌ記両保護ダイオードはいずれもＦＥＴが
形成されている半絶縁性ＧａＡｓ基板の表面にイオン注
入等の手段により形成されたＰＮ接合のツェナダイオー
ドである。
なお、第６図における１１４はドレインである。
」―記デュアルゲートＧａＡｓ ＦＥＴの第１ゲート１
１１、あるいは第２−ゲート１２１とソース１１３の間
に過電圧が印加されようとしても、この過電圧は−Ｉ−
記第１−保護ダイオード１１２、あるいは第２保護ダイ
オードに吸収されて両ゲートは保護される。従って、人
体の静電気等による破壊が防止され、取扱いが容易にな
る。
１１、あるいは第２−ゲート１２１とソース１１３の間
に過電圧が印加されようとしても、この過電圧は−Ｉ−
記第１−保護ダイオード１１２、あるいは第２保護ダイ
オードに吸収されて両ゲートは保護される。従って、人
体の静電気等による破壊が防止され、取扱いが容易にな
る。
ところが」−記については次項における（ｉｉ）で述べ
る問題点がある。
る問題点がある。
（発明が解決しようとする問題点）
い）一般の半導体を用いた能動素子は耐圧が低く、能動
素子の電極に過電圧を印加すると瞬時にして回復不能な
ダメージを受ける。特にＭＭＩＣに多用されるショット
キ接合ゲーｔ”ＧａＡｓ ＦＥＴのゲー］−・ソース間
、あるいはゲート・トレイン間の耐圧は５〜１０ｖ程度
の低いもので、取扱い中に人体が帯びている静電気によ
っても破壊されるという問題点があった。
素子の電極に過電圧を印加すると瞬時にして回復不能な
ダメージを受ける。特にＭＭＩＣに多用されるショット
キ接合ゲーｔ”ＧａＡｓ ＦＥＴのゲー］−・ソース間
、あるいはゲート・トレイン間の耐圧は５〜１０ｖ程度
の低いもので、取扱い中に人体が帯びている静電気によ
っても破壊されるという問題点があった。
（ｊｊ） 保護ダイオードは通常、寄生抵抗や寄生容
量が大きく、これらは１．Ｇ Ｉｔ ｚ以上の高い周波
数で雑音指数、利得、帯域幅等の特性を劣化させること
になる。従って高い周波数帯域で動作するＦＥＴやＭＭ
ＴＣでは、上記のように保護ダイオードに端子間に直接
に接続する手段は適用できなかった。
量が大きく、これらは１．Ｇ Ｉｔ ｚ以上の高い周波
数で雑音指数、利得、帯域幅等の特性を劣化させること
になる。従って高い周波数帯域で動作するＦＥＴやＭＭ
ＴＣでは、上記のように保護ダイオードに端子間に直接
に接続する手段は適用できなかった。
この発明は叙−１−の問題点に鑑み、並列に接続された
保護ダイオードとキャパシタとを、ゲートおよびトレイ
ンのバイアス供給端子と接地間に接続することにより、
静電気等の過電圧が印加されても特性劣化、破壊等が起
りにくい構造のモノリシックマイクロ波集積回路を提供
することを目的とする。
保護ダイオードとキャパシタとを、ゲートおよびトレイ
ンのバイアス供給端子と接地間に接続することにより、
静電気等の過電圧が印加されても特性劣化、破壊等が起
りにくい構造のモノリシックマイクロ波集積回路を提供
することを目的とする。
（問題点を解決するための手段）
この発明にかかるモノリシックマイクロ波集積回路は、
半絶縁性半導体基板（１０１） ｌに、能動素子、マイ
クロストリップ線路、キャパシタ、保護ダイオード等が
集積化して形成されたモノリシックマイクロ波集積回路
において、並列接続されたキャパシタ（１３，１０３）
と保護ダイオード（１１，２］）を備え、かつその接続
体の一端は直接あるいはマイクロストリップ線路（１４
，１０４） ｔｒ介して能動素子（輿）の電極（１０２
ｄ、 １０２ｇ）に接続され、他端は直接あるいはマイ
クロストリップ線路（１４，１０４）を介して接地され
ていることに特徴とするものである。
半絶縁性半導体基板（１０１） ｌに、能動素子、マイ
クロストリップ線路、キャパシタ、保護ダイオード等が
集積化して形成されたモノリシックマイクロ波集積回路
において、並列接続されたキャパシタ（１３，１０３）
と保護ダイオード（１１，２］）を備え、かつその接続
体の一端は直接あるいはマイクロストリップ線路（１４
，１０４） ｔｒ介して能動素子（輿）の電極（１０２
ｄ、 １０２ｇ）に接続され、他端は直接あるいはマイ
クロストリップ線路（１４，１０４）を介して接地され
ていることに特徴とするものである。
（作 用）
叙上の構造により、この発明によればＦＥＴのゲートあ
るいはドレインに過電圧が印加されても、この過電圧は
保護ダイオードで吸収されて破壊を免れる。また、保護
ダイオードのもつ寄生抵抗。
るいはドレインに過電圧が印加されても、この過電圧は
保護ダイオードで吸収されて破壊を免れる。また、保護
ダイオードのもつ寄生抵抗。
寄生容量は、高周波ではこの保護ダイオードと並列に接
続されているキャパシタが充分低いインピーダンスであ
るために問題にならない。このようにして比較的低い耐
圧の能動素子が内装されたマイクロ波集積回路の高周波
特性に劣化させることなくその取扱いが容易にできる。
続されているキャパシタが充分低いインピーダンスであ
るために問題にならない。このようにして比較的低い耐
圧の能動素子が内装されたマイクロ波集積回路の高周波
特性に劣化させることなくその取扱いが容易にできる。
（実施例）
以下、この発明の実施例の一つを第１図および第２図を
参照して説明する。なお、説明において従来と変わらな
い部分については図面に従来と同し番号を付けて示し説
明を省略する。
参照して説明する。なお、説明において従来と変わらな
い部分については図面に従来と同し番号を付けて示し説
明を省略する。
第１図に平面図、第２図に等価回路図で示す一実施例の
モノリシックマイクロ波集積回路は、ＦＥＴ ］旦にの
ゲー１へ１０２ｇ、またはトレイン１０２ｄに一端が接
続されているマイクロストリップ線路１０４の他端には
キャパシタ１０３と保護ダイオード１１が並列に夫々の
一方の電極で接続されている。ここで、例えばキャパシ
タ】０３にはＭＩＭ構造、保護ダイオード１１にはＰＮ
接合ツェナダイオードが用いられる。前記キャパシタ１
０３と保護ダイオード】１の他方の電極はボンディング
線１２により、このＭＭＩＣが取付けられている接地用
ベースプレート（図示省略）に接続されており、また、
ＦＥＴ １０２のソース電極１０２Ｓも同様にボンディ
ング線１２によりベースプアー レートに接続されている。従って、保護ダイオード１１
は直流的にはＦＥＴ １０２のゲート１０２ｇとソース
１０２５間、あるいはドレイン１０２ｄとソース１０２
ｓ間に接続されることになり、ＦＥＴのゲート１０２ｇ
あるいはトレイン１０２ｄに過電圧が印加されてもこの
過電圧は保護ダイオード１１で吸収されることになる。
モノリシックマイクロ波集積回路は、ＦＥＴ ］旦にの
ゲー１へ１０２ｇ、またはトレイン１０２ｄに一端が接
続されているマイクロストリップ線路１０４の他端には
キャパシタ１０３と保護ダイオード１１が並列に夫々の
一方の電極で接続されている。ここで、例えばキャパシ
タ】０３にはＭＩＭ構造、保護ダイオード１１にはＰＮ
接合ツェナダイオードが用いられる。前記キャパシタ１
０３と保護ダイオード】１の他方の電極はボンディング
線１２により、このＭＭＩＣが取付けられている接地用
ベースプレート（図示省略）に接続されており、また、
ＦＥＴ １０２のソース電極１０２Ｓも同様にボンディ
ング線１２によりベースプアー レートに接続されている。従って、保護ダイオード１１
は直流的にはＦＥＴ １０２のゲート１０２ｇとソース
１０２５間、あるいはドレイン１０２ｄとソース１０２
ｓ間に接続されることになり、ＦＥＴのゲート１０２ｇ
あるいはトレイン１０２ｄに過電圧が印加されてもこの
過電圧は保護ダイオード１１で吸収されることになる。
従って、例えばＦＥＴのゲート１０２ｇへのバイアス供
給用端子１０５ｇ、あるいはドレイン１０２ｄのバイア
ス供給用端子１０５ｄに人体の静電気等によるサージ電
圧が印加されても、それらによってＦＩＥＴが電気的に
破壊されることは少なくなり、従来に比べ取扱いは格段
に容易になる。
給用端子１０５ｇ、あるいはドレイン１０２ｄのバイア
ス供給用端子１０５ｄに人体の静電気等によるサージ電
圧が印加されても、それらによってＦＩＥＴが電気的に
破壊されることは少なくなり、従来に比べ取扱いは格段
に容易になる。
また、保護ダイオード１１が持つ寄生抵抗、寄生容量は
高周波では、並列に接続されているキャパシタ１０３が
充分低いインピーダンスになっているため、隠されて影
響がなくなる。
高周波では、並列に接続されているキャパシタ１０３が
充分低いインピーダンスになっているため、隠されて影
響がなくなる。
従って、ＭＭＩＣの雑音指数、利得、周波数帯域等の特
性は保護ダイオード１１の持つ寄生抵抗、寄生容量によ
り劣化することがない。
性は保護ダイオード１１の持つ寄生抵抗、寄生容量によ
り劣化することがない。
さらに、マイクロストリップ線路１０４はＦＥＴ １０
２のマイクロ波整合回路要素の一部であるため、従来の
第５図に示される回路と同様に設計すればよい。
２のマイクロ波整合回路要素の一部であるため、従来の
第５図に示される回路と同様に設計すればよい。
次に、この発明にかかる別の実施例につきその等価回路
を示す第３図によって説明する。なお、説明において前
記実施例とかわらない部分については図中に同一符号を
付して示し説明を省略する。
を示す第３図によって説明する。なお、説明において前
記実施例とかわらない部分については図中に同一符号を
付して示し説明を省略する。
この例ではＦＥＴ １．０２のゲート側の保護ダイオー
ド２】とキャパシタ１３の並列回路の一方の電極は直接
に接地されず、マイクロストリップ線路１４を介して接
地されている。このようにしても保護ダイオードはＦＩ
ＥＴのゲート１０２ｇとソース１０２ｓに直流的に接続
されているため、その作用効果は前記実施例におけると
同じである。
ド２】とキャパシタ１３の並列回路の一方の電極は直接
に接地されず、マイクロストリップ線路１４を介して接
地されている。このようにしても保護ダイオードはＦＩ
ＥＴのゲート１０２ｇとソース１０２ｓに直流的に接続
されているため、その作用効果は前記実施例におけると
同じである。
また、これまで述べた例では、能動素子としてショット
キ接合ゲートＧａＡｓ ＦＥＴを例示して説明したが、
これに限られることなく高電子移動度トランジスタ、Ｍ
ＩＳ ＦＥＴ（メタル・インシュレータ・セミコンダク
タＦＥＴ）等、他の比較的耐圧の低い能動素子にも本発
明を適用できる。
キ接合ゲートＧａＡｓ ＦＥＴを例示して説明したが、
これに限られることなく高電子移動度トランジスタ、Ｍ
ＩＳ ＦＥＴ（メタル・インシュレータ・セミコンダク
タＦＥＴ）等、他の比較的耐圧の低い能動素子にも本発
明を適用できる。
また、保護ダイオードはＰＮ接合ダイオード、キャパシ
タはＭＩＮ構造に限られるものでないことはいうまでも
なく、例えば、保護ダイオードとしてＦＥＴのドルイン
−ソース間を用い、ゲートをピンチオフ状態にバイアス
してトレイン−ソース間電圧の低いときは電流が流れな
いようにしておき、トレイン−ソース間に高電圧が加わ
ったときにブレークダウン特性により電流が流れるよう
になることを利用しても本発明の効果に変わりはない。
タはＭＩＮ構造に限られるものでないことはいうまでも
なく、例えば、保護ダイオードとしてＦＥＴのドルイン
−ソース間を用い、ゲートをピンチオフ状態にバイアス
してトレイン−ソース間電圧の低いときは電流が流れな
いようにしておき、トレイン−ソース間に高電圧が加わ
ったときにブレークダウン特性により電流が流れるよう
になることを利用しても本発明の効果に変わりはない。
以上述べたように本発明によれば、比較的耐圧の低い能
動素子が内装されたマイクロ波集積回路の高周波特性を
劣化させることなくサージ電圧等の不所望の印加゛に対
応でき、取扱いが容易にできる顕著な利点がある。
動素子が内装されたマイクロ波集積回路の高周波特性を
劣化させることなくサージ電圧等の不所望の印加゛に対
応でき、取扱いが容易にできる顕著な利点がある。
第１図は本発明にかかるマイクロ波集積回路の一実施例
を示す平面図、第２図は第１図の一実施例の等価回路図
、第３図は本発明の別の実施例を説明するための等価回
路図、第４図は従来のマイクロ波集積回路を示す平面図
、第５図は第４図に示されたマイクロ波集積回路の等価
回路図、第６図は従来の過電圧保護対策を施したデュア
ルゲートＦＥＴの等価回路図である。
を示す平面図、第２図は第１図の一実施例の等価回路図
、第３図は本発明の別の実施例を説明するための等価回
路図、第４図は従来のマイクロ波集積回路を示す平面図
、第５図は第４図に示されたマイクロ波集積回路の等価
回路図、第６図は従来の過電圧保護対策を施したデュア
ルゲートＦＥＴの等価回路図である。
Claims (1)
- 半絶縁性半導体基板上に、能動素子、マイクロストリ
ップ線路、キャパシタ、保護ダイオード等が集積化して
形成されたモノリシックマイクロ波集積回路において、
並列接続されたキャパシタと保護ダイオードを備え、か
つ、その接続体の一端は能動素子の電極に接続され、他
端は接地されていることを特徴とするモノリシックマイ
クロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112504A JPS62269366A (ja) | 1986-05-19 | 1986-05-19 | モノリシツクマイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112504A JPS62269366A (ja) | 1986-05-19 | 1986-05-19 | モノリシツクマイクロ波集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62269366A true JPS62269366A (ja) | 1987-11-21 |
Family
ID=14588304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61112504A Pending JPS62269366A (ja) | 1986-05-19 | 1986-05-19 | モノリシツクマイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62269366A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416660A (en) * | 1992-01-24 | 1995-05-16 | Sumitomo Electric Industries, Ltd. | Package for microwave device |
| WO2001018865A1 (en) * | 1999-09-06 | 2001-03-15 | Hitachi, Ltd. | High-frequency power amplification module and radio communication device |
| KR100471386B1 (ko) * | 2002-06-05 | 2005-02-21 | 주식회사 웨이브아이씨스 | 전기적 튜닝이 가능한 전치왜곡기 |
| JP2015061205A (ja) * | 2013-09-19 | 2015-03-30 | 三菱電機株式会社 | 増幅器 |
| WO2025084030A1 (ja) * | 2023-10-17 | 2025-04-24 | 住友電気工業株式会社 | ダイヤモンドセンサ |
-
1986
- 1986-05-19 JP JP61112504A patent/JPS62269366A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416660A (en) * | 1992-01-24 | 1995-05-16 | Sumitomo Electric Industries, Ltd. | Package for microwave device |
| WO2001018865A1 (en) * | 1999-09-06 | 2001-03-15 | Hitachi, Ltd. | High-frequency power amplification module and radio communication device |
| US6636118B1 (en) | 1999-09-06 | 2003-10-21 | Hitachi, Ltd. | High-frequency power amplification module and radio communication device |
| KR100471386B1 (ko) * | 2002-06-05 | 2005-02-21 | 주식회사 웨이브아이씨스 | 전기적 튜닝이 가능한 전치왜곡기 |
| JP2015061205A (ja) * | 2013-09-19 | 2015-03-30 | 三菱電機株式会社 | 増幅器 |
| WO2025084030A1 (ja) * | 2023-10-17 | 2025-04-24 | 住友電気工業株式会社 | ダイヤモンドセンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707102B2 (en) | Semiconductor device including an insulated gate type field effect transistor and method for fabricating the same | |
| CN110521114B (zh) | 半导体装置 | |
| JP3745901B2 (ja) | Ｍｅｓｆｅｔを用いたスイッチ回路 | |
| US6163221A (en) | High-frequency amplification device | |
| JP2003197754A (ja) | 高周波半導体装置 | |
| Leuther et al. | InGaAs HEMT MMIC technology on silicon substrate with backside field-plate | |
| JP4843927B2 (ja) | 高周波集積回路 | |
| EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
| KR100676803B1 (ko) | 반도체 장치 | |
| US20030139159A1 (en) | Protective circuit and radio frequency device using the same | |
| JPH05129856A (ja) | 保護回路 | |
| JP2888005B2 (ja) | マイクロ波デバイス用パッケージ | |
| JP4810904B2 (ja) | 高周波スイッチ回路を有する高周波装置 | |
| JP2679781B2 (ja) | 半導体装置 | |
| US5698886A (en) | Protection circuit against electrostatic discharges | |
| EP0762631B1 (en) | Power amplification circuit | |
| US20130049873A1 (en) | System and method for providing improved impedance matching to rf power transistor using shunt inductance | |
| US20070159246A1 (en) | Power amplifier | |
| US20030031063A1 (en) | Semiconductor integrated circuit and electronic apparatus including the same | |
| JP7853299B2 (ja) | 保護回路及び半導体装置 | |
| JPH024146B2 (ja) | ||
| JPH06104291A (ja) | 電界効果型半導体装置 | |
| JPS63280463A (ja) | 半導体装置 | |
| JP3496639B2 (ja) | 高周波半導体装置 | |
| JPS6348869A (ja) | 半導体装置 |