JPS62273462A - オツシロスコ−プのトリガ方式 - Google Patents
オツシロスコ−プのトリガ方式Info
- Publication number
- JPS62273462A JPS62273462A JP11469486A JP11469486A JPS62273462A JP S62273462 A JPS62273462 A JP S62273462A JP 11469486 A JP11469486 A JP 11469486A JP 11469486 A JP11469486 A JP 11469486A JP S62273462 A JPS62273462 A JP S62273462A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- circuit
- input
- oscilloscope
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 abstract description 3
- 230000005856 abnormality Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000003236 psychic effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
(産業上の利用分野)
本発明はオツシロスコープのトリガ方式に関する。
(発明の背景)
オツシロスコープにより完全に周期的なロジック信号な
らば、通常のトリガ方法で波形の観測が可能である。し
かしマイクロコンピュータのバスの切替え等に異常はな
いか等は、バス上の信号を入力信号とし、バス上の信号
波形を表示しかつそのうちの1つの信号によりトリガを
掛けることでは、観測が殆んど行なえない問題点があっ
た。これはたとえば、入力ポートへの入力をレジスタA
に読み込み、引き続く他の複数のプログラムの実行後、
レジスタAの内容をエビットシフトさせ、レジスタAか
らのキャリーが発生するまで所定ループのプログラムを
実行するような場合、前記ルーfから脱出しないような
ときにアドレスバス、コントロールバス中のI10リク
エストラインおよびライトライン、データバスのMSB
ラインの信号レベルをオツシロスコープにより観測する
ことによって、前記ループから脱出しない理由をチェッ
クするような場合に生ずる。これは、たとえばイネーブ
ル線の混線により生ずるパスラインの混線等が実質的に
生じ、 MSBのレベルが不定となるためである。
らば、通常のトリガ方法で波形の観測が可能である。し
かしマイクロコンピュータのバスの切替え等に異常はな
いか等は、バス上の信号を入力信号とし、バス上の信号
波形を表示しかつそのうちの1つの信号によりトリガを
掛けることでは、観測が殆んど行なえない問題点があっ
た。これはたとえば、入力ポートへの入力をレジスタA
に読み込み、引き続く他の複数のプログラムの実行後、
レジスタAの内容をエビットシフトさせ、レジスタAか
らのキャリーが発生するまで所定ループのプログラムを
実行するような場合、前記ルーfから脱出しないような
ときにアドレスバス、コントロールバス中のI10リク
エストラインおよびライトライン、データバスのMSB
ラインの信号レベルをオツシロスコープにより観測する
ことによって、前記ループから脱出しない理由をチェッ
クするような場合に生ずる。これは、たとえばイネーブ
ル線の混線により生ずるパスラインの混線等が実質的に
生じ、 MSBのレベルが不定となるためである。
一方、ロノツクアナライザでは2値化して表現されるた
め、レベルによっては正常に見えたシして異常の発見が
できない問題点があった。
め、レベルによっては正常に見えたシして異常の発見が
できない問題点があった。
(発明の目的)
本発明は上記にかんがみなされたもので、特定のロジッ
ク条件で波形を観測できるようにしたオフシロスロープ
のトリガ方式を提供することを目的とする。
ク条件で波形を観測できるようにしたオフシロスロープ
のトリガ方式を提供することを目的とする。
(問題点を解決するための手段)
本発明は上記の問題点を解決するために、下記の如く構
成した。
成した。
入力信号を比較器によってロジックレベルに変換し、変
換されたロジックレベルの高電位側ま之は低電位側をト
リガ信号の元の信号とするかを第1の選択手段により選
択し、かつ前記入力信号を選択的に無視するか否がかを
第2の選択手段にょシ選択するようにされた装置を、複
数の入力信号に対応してそれぞれ設け、前記装置の出力
の、論理積演算出力をオフシロスコープの外部トリガ信
号とした。
換されたロジックレベルの高電位側ま之は低電位側をト
リガ信号の元の信号とするかを第1の選択手段により選
択し、かつ前記入力信号を選択的に無視するか否がかを
第2の選択手段にょシ選択するようにされた装置を、複
数の入力信号に対応してそれぞれ設け、前記装置の出力
の、論理積演算出力をオフシロスコープの外部トリガ信
号とした。
(作用)
本発賭上記の如く構成された本発明において。
入力信号は比較器によりロシックレベルに変換され、第
1の選択手段によりロシックレベルの高電位側または低
電位側をトリガ信号の元の信号として選択される。また
入力信号を無視するか否かが第2の選択手段により選択
されて、第2の選択手段により入力信号が無視されたと
きは論理積出力に対しては描該入力信号は影響を与えず
、第1の選択手段により選択されたトリガ信号の元の信
号が、論理積演算きれる。
1の選択手段によりロシックレベルの高電位側または低
電位側をトリガ信号の元の信号として選択される。また
入力信号を無視するか否かが第2の選択手段により選択
されて、第2の選択手段により入力信号が無視されたと
きは論理積出力に対しては描該入力信号は影響を与えず
、第1の選択手段により選択されたトリガ信号の元の信
号が、論理積演算きれる。
そこで複数の入力信号に対するそれぞれの出力のタイミ
ングが一致したとき外部トリガがかかることになる。こ
の場合において、第1の選択手段によりロジックレベル
の高電位側をトリガ信号の元の信号とするかまたは低電
位側をトリガ信号の元の信号とするかが選択でき、かつ
第2の選択手段により対応する入力信号を無視するか否
かが選択できて、たとえばマイクロコンピュータのバス
の切替えに異常がないか等、オフシロスコープによる入
力信号波形の観測によって判断できる。
ングが一致したとき外部トリガがかかることになる。こ
の場合において、第1の選択手段によりロジックレベル
の高電位側をトリガ信号の元の信号とするかまたは低電
位側をトリガ信号の元の信号とするかが選択でき、かつ
第2の選択手段により対応する入力信号を無視するか否
かが選択できて、たとえばマイクロコンピュータのバス
の切替えに異常がないか等、オフシロスコープによる入
力信号波形の観測によって判断できる。
(発明の実施例)
以下、本発明を実施例により説明する。
第1図は本発明の構成を示す一実施例のブロック図であ
る。
る。
まず、チャンネルA用について説明する。過大入力から
後段を保護する保護回路1を介して入力信号を比較器2
に供給し、電圧vccを可変抵抗3によって分圧した基
準電圧(”ref)と比較して入力信号のレベルを弁別
し、比較器2の出力は時間遅れ調整回路4に供給して後
記するスイッチS′w2までの遅れ時間を調整する。
後段を保護する保護回路1を介して入力信号を比較器2
に供給し、電圧vccを可変抵抗3によって分圧した基
準電圧(”ref)と比較して入力信号のレベルを弁別
し、比較器2の出力は時間遅れ調整回路4に供給して後
記するスイッチS′w2までの遅れ時間を調整する。
時間遅れ調整回路4を介し念比較器2の出力はEX −
NOR回路5に供給する。EX −NOR回路5には電
圧vccを他方の端子に選択的【供給するためのスイッ
チSWlが接続してあシ、スイッチSW。
NOR回路5に供給する。EX −NOR回路5には電
圧vccを他方の端子に選択的【供給するためのスイッ
チSWlが接続してあシ、スイッチSW。
のオン・オフにより入力信号が比較器2に弁別のための
基準電圧以上のとき、すなわち高電位側をトリガ条件と
するか、基準電圧未満のとき、すなわち低電位側をトリ
ガ条件とするを選択する。
基準電圧以上のとき、すなわち高電位側をトリガ条件と
するか、基準電圧未満のとき、すなわち低電位側をトリ
ガ条件とするを選択する。
EX−NOR回路5の出力を出力させるか否か、すなわ
ち入力信号を無視するか否かを定めるためスイッチSW
2がEX−NOR回路5の出力端に接続しである。本例
ではEX−NOR回路5をオープンコレクタ型とし、電
圧vceの出力段への供給をスイッチSW2のオン・オ
フにより選択でき、るように構成しである。
ち入力信号を無視するか否かを定めるためスイッチSW
2がEX−NOR回路5の出力端に接続しである。本例
ではEX−NOR回路5をオープンコレクタ型とし、電
圧vceの出力段への供給をスイッチSW2のオン・オ
フにより選択でき、るように構成しである。
なおチャンネルA用と同一に構成されたチャンネルB用
、C用・・・によって必要なnチャンネル分を構成し、
チャンネルA用、B用、C用・・・のそれぞれのEX−
NOR回路5の出力は、反転のうえアンドグー)6に供
給して、nチャンネルの入力条件の論理積をとシ、アン
ドゲート6の出力はオフシロスコープの外部トリガ信号
として供給する。
、C用・・・によって必要なnチャンネル分を構成し、
チャンネルA用、B用、C用・・・のそれぞれのEX−
NOR回路5の出力は、反転のうえアンドグー)6に供
給して、nチャンネルの入力条件の論理積をとシ、アン
ドゲート6の出力はオフシロスコープの外部トリガ信号
として供給する。
上記の如く構成された本発明の一実施例において、入力
信号は、比較器2により弁別されて、ロジックレベルに
変換される。このロジックレベルの高電位のものをトリ
ガ条件とするか、低電位のものをトリガ条件とするかが
、EX−NOR回路5と協働してスイッチSW、のオン
・オフにより選択される。したがって、各チャンネルに
おける入力信号が低電位のときが通常であシ、高電位の
ときが通常であるかによりスイッチSWlがオンまたは
オフ状態に設定される。
信号は、比較器2により弁別されて、ロジックレベルに
変換される。このロジックレベルの高電位のものをトリ
ガ条件とするか、低電位のものをトリガ条件とするかが
、EX−NOR回路5と協働してスイッチSW、のオン
・オフにより選択される。したがって、各チャンネルに
おける入力信号が低電位のときが通常であシ、高電位の
ときが通常であるかによりスイッチSWlがオンまたは
オフ状態に設定される。
各チャンネルのEX−NOR回路5の出力はアンドゲー
ト6に供給され、入力信号の条件の一致をアンドゲート
6により取りまとめられて、トリガ用の信号として出力
される。ここでスイッチSW2は、そのチャンネルの入
力信号を無視するか否かを選択するものであって、たと
えばスイッチSW2をオン状態にすることにより対応す
るチャンネルの入力信号が無視される。
ト6に供給され、入力信号の条件の一致をアンドゲート
6により取りまとめられて、トリガ用の信号として出力
される。ここでスイッチSW2は、そのチャンネルの入
力信号を無視するか否かを選択するものであって、たと
えばスイッチSW2をオン状態にすることにより対応す
るチャンネルの入力信号が無視される。
したがって、外部トリガ入力に使用者が所望する複数の
ロジック信号が一致するときにオンシロスコープにトリ
ガを掛けることができる。
ロジック信号が一致するときにオンシロスコープにトリ
ガを掛けることができる。
(発明の効果)
以上説明した如く本発明によれば、外部トリガ入力に使
用者が所望する複数のロジック信号が一致するときにオ
ンシロスコープにトリガを掛けるようにしたため、マイ
クロコンピュータのパスの切替え等に異常はないか等が
オンシロスコープによる入力信号波形の観測にて容易に
行なえる。
用者が所望する複数のロジック信号が一致するときにオ
ンシロスコープにトリガを掛けるようにしたため、マイ
クロコンピュータのパスの切替え等に異常はないか等が
オンシロスコープによる入力信号波形の観測にて容易に
行なえる。
第1図は本発明の一実施例のブロック図。
1・・・保製回路、2・・・比較器、3・・・可変抵抗
、4・・・時間遅れ調整回路、5・・・E X −NO
R回路、SWlおよびSWl・・・スイッチ、6・・・
アンドダート。
、4・・・時間遅れ調整回路、5・・・E X −NO
R回路、SWlおよびSWl・・・スイッチ、6・・・
アンドダート。
Claims (1)
- 入力信号を比較器によつてロジックレベルに変換し、変
換されたロジックレベルの高電位側または低電位側をト
リガ条件とするかを第1の選択手段により選択し、かつ
前記入力信号を選択的に無視するか否かを第2の選択手
段により選択するようにされた装置を、複数の入力信号
に対応してそれぞれ設け、前記装置の出力の論理積演算
出力をオツシロスコープの外部トリガ信号としたことを
特徴とするオツシロスコープのトリガ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11469486A JPS62273462A (ja) | 1986-05-21 | 1986-05-21 | オツシロスコ−プのトリガ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11469486A JPS62273462A (ja) | 1986-05-21 | 1986-05-21 | オツシロスコ−プのトリガ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62273462A true JPS62273462A (ja) | 1987-11-27 |
Family
ID=14644290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11469486A Pending JPS62273462A (ja) | 1986-05-21 | 1986-05-21 | オツシロスコ−プのトリガ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62273462A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111758A (ja) * | 1981-12-25 | 1983-07-02 | Meidensha Electric Mfg Co Ltd | トリガ回路 |
| JPS59119269A (ja) * | 1982-12-27 | 1984-07-10 | Meidensha Electric Mfg Co Ltd | トリガ回路 |
| JPS60133371A (ja) * | 1983-04-21 | 1985-07-16 | テクトロニツクス・インコーポレイテツド | 多現象オシロスコープ |
-
1986
- 1986-05-21 JP JP11469486A patent/JPS62273462A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111758A (ja) * | 1981-12-25 | 1983-07-02 | Meidensha Electric Mfg Co Ltd | トリガ回路 |
| JPS59119269A (ja) * | 1982-12-27 | 1984-07-10 | Meidensha Electric Mfg Co Ltd | トリガ回路 |
| JPS60133371A (ja) * | 1983-04-21 | 1985-07-16 | テクトロニツクス・インコーポレイテツド | 多現象オシロスコープ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090060212A1 (en) | Multi-channel switch and testing apparatus using the same | |
| US5923675A (en) | Semiconductor tester for testing devices with embedded memory | |
| JPS62273462A (ja) | オツシロスコ−プのトリガ方式 | |
| CN117851150B (zh) | Gpio驱动测试系统、方法、装置及存储介质 | |
| US6816983B2 (en) | Microprocessor internally provided with test circuit | |
| JP3918344B2 (ja) | 半導体試験装置 | |
| JP3446755B2 (ja) | A−d入力回路の故障検出方法 | |
| JP2616196B2 (ja) | 制御装置の異常検出回路 | |
| KR890002856A (ko) | 브이씨알의 재생기능 제어장치 및 그 제어방법 | |
| JP3605146B2 (ja) | I/oピンエレクトロニクス回路 | |
| JP2502012B2 (ja) | スイッチ状態検出装置 | |
| JP2995817B2 (ja) | シングルチップ・マイクロコンピュータ | |
| JPH05322979A (ja) | 試験装置 | |
| KR0165818B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JPS5912626Y2 (ja) | 入力マルチプレクサ | |
| SU460547A1 (ru) | Устройство дл допускового контрол | |
| JPH0645261Y2 (ja) | ロジック・アナライザ | |
| JPH0774816B2 (ja) | 信号発生装置 | |
| SU1164711A1 (ru) | Устройство дл контрол цифровых узлов | |
| JP2754700B2 (ja) | I/o装置 | |
| SU1649547A1 (ru) | Сигнатурный анализатор | |
| JPS6113978Y2 (ja) | ||
| JPH11205139A (ja) | マルチプレクサを用いた信号処理回路 | |
| JPH0338703A (ja) | アナログ信号入出力装置 | |
| JPS62140453A (ja) | 半導体集積回路装置 |