JPS62274632A - 検査用小基板およびその使用方法 - Google Patents
検査用小基板およびその使用方法Info
- Publication number
- JPS62274632A JPS62274632A JP61116196A JP11619686A JPS62274632A JP S62274632 A JPS62274632 A JP S62274632A JP 61116196 A JP61116196 A JP 61116196A JP 11619686 A JP11619686 A JP 11619686A JP S62274632 A JPS62274632 A JP S62274632A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- integrated circuit
- inspection
- circuit chip
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は集積回路チップの検査を行なうための検査用
小基板およびその使用方法に関するものである。
小基板およびその使用方法に関するものである。
従来、集積回路チップの検査を行なうには、検査装置の
テストピンを集積回路チップの入出力端子に接触させて
いる。
テストピンを集積回路チップの入出力端子に接触させて
いる。
しかしながら、集積回路チップの高集積化に伴い、入出
力端子の微細化、多端子化が進んでおり。
力端子の微細化、多端子化が進んでおり。
たとえば数ｃＩＩ＋平方の集積回路チップの全面に数千
側の入出力端子を有するものもあり、この場合には０．
１１ＩＩＩオーダのピッチに並ぶ入出力端子にテストピ
ンを接触させなければならないので、集積回路チップの
検査を容易にかつ確実に行なうことができない。
側の入出力端子を有するものもあり、この場合には０．
１１ＩＩＩオーダのピッチに並ぶ入出力端子にテストピ
ンを接触させなければならないので、集積回路チップの
検査を容易にかつ確実に行なうことができない。
この発明は上述の問題点を解決するためになされたもの
で、集積回路チップの検査を容易にかつ確実に行なうこ
とができる検査用小基板およびその使用方法を提供する
ことを目的とする。
で、集積回路チップの検査を容易にかつ確実に行なうこ
とができる検査用小基板およびその使用方法を提供する
ことを目的とする。
この目的を達成するため、この発明においては、集積回
路チップの検査を行なうための検査用小基板において、
中央部の表面の上記集積回路チップの入出力端子と対応
した位置に設けられた複数の表面端子と、上記中央部の
裏面に設けられかつ上記各表面端子と接続された複数の
裏面端子と１周辺部に設けられかつ上記各表面端子と接
続された検査用パッドとを設ける。また、この検査用小
基板を使用する方法において、上記表面端子と上記入出
力端子とを接続し、上記検査用パッドに検査装置のテス
トピンを接触させて、上記集積回路チップの検査を行な
ったのち、上記周辺部を上記中央部から切り離し、上記
裏面端子と配線基板の端子とを接続する。
路チップの検査を行なうための検査用小基板において、
中央部の表面の上記集積回路チップの入出力端子と対応
した位置に設けられた複数の表面端子と、上記中央部の
裏面に設けられかつ上記各表面端子と接続された複数の
裏面端子と１周辺部に設けられかつ上記各表面端子と接
続された検査用パッドとを設ける。また、この検査用小
基板を使用する方法において、上記表面端子と上記入出
力端子とを接続し、上記検査用パッドに検査装置のテス
トピンを接触させて、上記集積回路チップの検査を行な
ったのち、上記周辺部を上記中央部から切り離し、上記
裏面端子と配線基板の端子とを接続する。
この検査用小基板、検査用小基板の使用方法においては
、検査装置のテストピンを検査用パッドに接触すれば、
集積回路チップの検査を行なうことができ、また集積回
路チップの検査を行なったのち、中央部から周辺部を切
り離し、裏面端子と配線基板の端子とを接続すれば、配
線基板に集積回路チップを実装することができる。
、検査装置のテストピンを検査用パッドに接触すれば、
集積回路チップの検査を行なうことができ、また集積回
路チップの検査を行なったのち、中央部から周辺部を切
り離し、裏面端子と配線基板の端子とを接続すれば、配
線基板に集積回路チップを実装することができる。
第１図はこの発明に係る検査用小基板を示す概略斜視図
、第２図は同じく一部断面図である。図において、２は
検査用小基板で、検査用小基板２は配線基板（説明後述
）の熱膨張係数に等しい材料からなる。２ａは検査用小
基板２の中央部、２ｂは検査用小基板２の周辺部、５は
中央部２ａの表面に設けられた複数の表面端子（第１図
では図示省略）で、表面端子５は集積回路チップ（説明
後述）の入出力端子と対応した所に位置している。７は
表面端子５と接続されたスルホール、８は中央部２ａの
裏面に設けられた裏面端子で、裏面端子８はスルホール
７を介して表面端子５と接続されている。 １０は周辺
部２ｂに設けられた検査用パッド、９は表面端子５と検
査用パッド１０とを接続する配線で、各検査用パッド１
０はそれぞれ１つの表面端子５と接続されている。
、第２図は同じく一部断面図である。図において、２は
検査用小基板で、検査用小基板２は配線基板（説明後述
）の熱膨張係数に等しい材料からなる。２ａは検査用小
基板２の中央部、２ｂは検査用小基板２の周辺部、５は
中央部２ａの表面に設けられた複数の表面端子（第１図
では図示省略）で、表面端子５は集積回路チップ（説明
後述）の入出力端子と対応した所に位置している。７は
表面端子５と接続されたスルホール、８は中央部２ａの
裏面に設けられた裏面端子で、裏面端子８はスルホール
７を介して表面端子５と接続されている。 １０は周辺
部２ｂに設けられた検査用パッド、９は表面端子５と検
査用パッド１０とを接続する配線で、各検査用パッド１
０はそれぞれ１つの表面端子５と接続されている。
つぎに、第１図、第２回に示した検査用小基板の使用方
法について説明する。まず、第３図、第４図に示すよう
に、集積回路チップ１の入出力端子３と表面端子５とを
はんだ球４によって接続したのち、検査用小基板２と集
積回路チップ１との間に、はんだ球４とほぼ同じ熱膨張
係数の樹脂６を充填する。このような樹脂６の一例とし
では。
法について説明する。まず、第３図、第４図に示すよう
に、集積回路チップ１の入出力端子３と表面端子５とを
はんだ球４によって接続したのち、検査用小基板２と集
積回路チップ１との間に、はんだ球４とほぼ同じ熱膨張
係数の樹脂６を充填する。このような樹脂６の一例とし
では。
エポキシ樹脂（エピコート８２８＞ ｔｏｏ部、ポリブ
タジェン（ＣＴ Ｂ Ｎ）１５部、ジシアンシア、ミド
１０部、イミダゾール（２部４ＭＨｚ）５部、グリシド
オキシプロピルトリメトシシラン（Ａ−１８７）２部、
石英粉（Ｅ Ｍ Ｃ−Ｙ ４０） ５５ｖｏ１％からな
るものが考えられる。つぎに、検査装置のテストピンを
検査用パッドｌＯに接触して、集積回路チップ１の動作
状態の検査を行なう、そして、この検査が終了したのち
、第５図に示すように、レーザカッタ等により周辺部２
ｂを中央部２ａから切り離す。つぎに、第６図に示すよ
うに、裏面端子８と配線基板１３の端子１７とを融点が
はんだ球４の融点よりも低い低温はんだ１４で接続する
。
タジェン（ＣＴ Ｂ Ｎ）１５部、ジシアンシア、ミド
１０部、イミダゾール（２部４ＭＨｚ）５部、グリシド
オキシプロピルトリメトシシラン（Ａ−１８７）２部、
石英粉（Ｅ Ｍ Ｃ−Ｙ ４０） ５５ｖｏ１％からな
るものが考えられる。つぎに、検査装置のテストピンを
検査用パッドｌＯに接触して、集積回路チップ１の動作
状態の検査を行なう、そして、この検査が終了したのち
、第５図に示すように、レーザカッタ等により周辺部２
ｂを中央部２ａから切り離す。つぎに、第６図に示すよ
うに、裏面端子８と配線基板１３の端子１７とを融点が
はんだ球４の融点よりも低い低温はんだ１４で接続する
。
このようにすれば、検査用パッド１０は同一平面上に設
けられているので、検査用パッド１０の表面はほぼ同一
平面であるため、多数のテストピンを一定の接触圧でほ
ぼ同時に各検査用パッド１０に押し付けることが可能で
あるとともに、検査用小基板２として大きな基板を用い
ることにより、検査用パッド１０のピッチおよび面積を
大きくすることができるから、テストピンの位置合わせ
精度に余裕を持たせることができる。したがって、集積
回路チップ１の検査をより容易にかつ正確に行なうこと
ができる。しかも、周辺部２ｂを中央部２ａから切り離
したのちに、裏面端子８と配線基板１３の端子１７とを
接続しているから、集積回路チップ１を配線基板１３に
高密度に実装することができるとともに、周辺部２ｂに
存在する配線容量を削除できるので、信号伝送特性の劣
化を防止することができる。また、検査用小基板２と集
積回路チップ１との間に、はんだ球４とほぼ同じ熱膨張
係数の樹脂６を充填しているから、集積回路チップ１と
検査用小基板２との熱膨張係数の違いに起因するはんだ
球４の熱疲労の影響が低減される。さらに、検査用単基
Ｆｉ２は配線基板１３の熱膨張係数に等しい材料からな
るので、検査用小基板２と配線基板１３との接触部分す
なわち低温はんだ１４に熱応力が加わることはないから
、検査用小基板２と配線基板１３との接触部分を特に補
強する必要がなく。
けられているので、検査用パッド１０の表面はほぼ同一
平面であるため、多数のテストピンを一定の接触圧でほ
ぼ同時に各検査用パッド１０に押し付けることが可能で
あるとともに、検査用小基板２として大きな基板を用い
ることにより、検査用パッド１０のピッチおよび面積を
大きくすることができるから、テストピンの位置合わせ
精度に余裕を持たせることができる。したがって、集積
回路チップ１の検査をより容易にかつ正確に行なうこと
ができる。しかも、周辺部２ｂを中央部２ａから切り離
したのちに、裏面端子８と配線基板１３の端子１７とを
接続しているから、集積回路チップ１を配線基板１３に
高密度に実装することができるとともに、周辺部２ｂに
存在する配線容量を削除できるので、信号伝送特性の劣
化を防止することができる。また、検査用小基板２と集
積回路チップ１との間に、はんだ球４とほぼ同じ熱膨張
係数の樹脂６を充填しているから、集積回路チップ１と
検査用小基板２との熱膨張係数の違いに起因するはんだ
球４の熱疲労の影響が低減される。さらに、検査用単基
Ｆｉ２は配線基板１３の熱膨張係数に等しい材料からな
るので、検査用小基板２と配線基板１３との接触部分す
なわち低温はんだ１４に熱応力が加わることはないから
、検査用小基板２と配線基板１３との接触部分を特に補
強する必要がなく。
このため低温はんだ１４を溶融すれば、検査用小基板２
．集積回路チップ１を配線基板１３から取外すことがで
きるので、集積回路チップ１の交換を容易に行なうこと
が可能である。
．集積回路チップ１を配線基板１３から取外すことがで
きるので、集積回路チップ１の交換を容易に行なうこと
が可能である。
また、検査用パッド１０と配線基板１３上の検査用パッ
ド１６との配置、ピッチ、集積回路チップ１の入出力端
子３との接続関係を一致させておけば。
ド１６との配置、ピッチ、集積回路チップ１の入出力端
子３との接続関係を一致させておけば。
第７図、第８図に示すように、集積回路チップ１単体の
検査と集積回路チップ１を配線基板１３に搭載したのち
の検査とをテストピン１５を有する同一の検査装置で行
なうことが可能である。
検査と集積回路チップ１を配線基板１３に搭載したのち
の検査とをテストピン１５を有する同一の検査装置で行
なうことが可能である。
第９図はこの発明に係る他の検査用小基板の表面を示す
概略斜視図、第１Ｏ図は同じく裏面を示す概略斜視図で
ある。図において、１１は検査用小基板２の裏面の中央
部２ａと周辺部２ｂとの間に設けられた四角形状の溝で
、溝１１は集積回路チップ１の外周と等しい寸法に形成
されている。１２は周辺部２ｂに設けられたスリットで
、スリット１２は溝１１の４つの頂点から検査用小基板
２の４つの頂点に向かって形成されている。これらの溝
１１およびスリット１２の形成方法としては、ダイヤモ
ンドブレード等を用いた切削加工によるものが考えられ
る。なお、表面端子５、裏面端子８の図示は省略しであ
る。
概略斜視図、第１Ｏ図は同じく裏面を示す概略斜視図で
ある。図において、１１は検査用小基板２の裏面の中央
部２ａと周辺部２ｂとの間に設けられた四角形状の溝で
、溝１１は集積回路チップ１の外周と等しい寸法に形成
されている。１２は周辺部２ｂに設けられたスリットで
、スリット１２は溝１１の４つの頂点から検査用小基板
２の４つの頂点に向かって形成されている。これらの溝
１１およびスリット１２の形成方法としては、ダイヤモ
ンドブレード等を用いた切削加工によるものが考えられ
る。なお、表面端子５、裏面端子８の図示は省略しであ
る。
つぎに、第９図、第１０図に示した検査用小基板の使用
方法について説明する。まず、第１１図、第１２図に示
すように、表面端子５と入出力端子３とをはんだ球４で
接続したのち、検査用小基板２と集積回路チップ１との
間に樹脂６を充填する。つぎに、検査装置のテストピン
を検査用パッド１０に接触させることにより、集積回路
チップ１の検査を行なう。そして、この検査が終了した
のち、第１３図に示すように、周辺部２ｂの端部−上方
に押し上げることにより、溝１１部で周辺部２ｂを中央
部２ａから切り離す。つぎに、第１４図に示すように、
裏面端子８と配線基板１３の端子１７とを低温はんだ１
４で接続する。
方法について説明する。まず、第１１図、第１２図に示
すように、表面端子５と入出力端子３とをはんだ球４で
接続したのち、検査用小基板２と集積回路チップ１との
間に樹脂６を充填する。つぎに、検査装置のテストピン
を検査用パッド１０に接触させることにより、集積回路
チップ１の検査を行なう。そして、この検査が終了した
のち、第１３図に示すように、周辺部２ｂの端部−上方
に押し上げることにより、溝１１部で周辺部２ｂを中央
部２ａから切り離す。つぎに、第１４図に示すように、
裏面端子８と配線基板１３の端子１７とを低温はんだ１
４で接続する。
このようにすれば、周辺部２ｂを中央部２ａから容易に
切り雛すことができるので、作業性が向上する。
切り雛すことができるので、作業性が向上する。
なお、上述実施例においては、集積回路チップ１と検査
用小基板２との熱膨張係数の違いに起因するはんだ球４
の熱疲労の影響を低減するために、樹脂６を用いて補強
したが、表面端子５と入出力端子３とを耐疲労特性の良
好な材質および形状のはんだにより接続し、樹脂６を充
填しなくてもよい。たとえば、組成が９５ｗｔ％Ｐｂ−
５ｗｔ％Ｓｎのはんだを９０％圧下率まで加工し、５０
°Ｃの不活性雰囲気中で２０間熱処理を行なって、耐疲
労特性を改善するとともに、たとえば入出力端子３、表
面端子５の形状が直径０．１５ｍｍの円形の場合には直
径０．１５ｍｍ、高さ０．３ｍｍの円柱状に加工して、
その形状を接続すべき端子に合わせた柱状にし、低融点
はんだを用いて入出力端子３１表面端子５と上記はんだ
とを接続してもよい。
用小基板２との熱膨張係数の違いに起因するはんだ球４
の熱疲労の影響を低減するために、樹脂６を用いて補強
したが、表面端子５と入出力端子３とを耐疲労特性の良
好な材質および形状のはんだにより接続し、樹脂６を充
填しなくてもよい。たとえば、組成が９５ｗｔ％Ｐｂ−
５ｗｔ％Ｓｎのはんだを９０％圧下率まで加工し、５０
°Ｃの不活性雰囲気中で２０間熱処理を行なって、耐疲
労特性を改善するとともに、たとえば入出力端子３、表
面端子５の形状が直径０．１５ｍｍの円形の場合には直
径０．１５ｍｍ、高さ０．３ｍｍの円柱状に加工して、
その形状を接続すべき端子に合わせた柱状にし、低融点
はんだを用いて入出力端子３１表面端子５と上記はんだ
とを接続してもよい。
以上説明したように、この発明に係る検査用小店板およ
びその使用方法においては、集積回路チップの検査を容
易にかつ確実に行なうことができ、また配線基板に集積
回路チップを高密度に実装することができる。このよう
に、この発明の効果は顕著である。
びその使用方法においては、集積回路チップの検査を容
易にかつ確実に行なうことができ、また配線基板に集積
回路チップを高密度に実装することができる。このよう
に、この発明の効果は顕著である。
第１図はこの発明に係る検査用小基板を示す概略斜視図
、第２図は同じく一部断面図、第３図は第１図、第２図
に示した検査用小基板の使用方法の説明図、第４図は第
３図のＡ部詳細図、第５図、第６図は第１図、第２図に
示した検査用小基板の使用方法の説明図、第７図、第８
図はこの発明に係る検査用小基板の使用方法の説明図、
第９図はこの発明に係る他の検査用小基板の表面を示す
概略斜視図、第１０図は同じく裏面を示す概略斜視図、
第１１図ないし第１４図は第９図、第１Ｏ図に示した検
査用小基板の使用方法の説明図である。 １・・・集積回路チップ ２・・・検査用小基板２ａ
・・・中央部 ２ｂ・・・周辺部３・・・入出
力端子 ４・・・はんだ球５・・・表面端子
６・・・樹脂７・・・スルホール ８・・
・裏面端子９・・・配線 １０・・・検査
用パッド１１・・・溝 １２・・・スリ
ット１３・・・配線基板 １４・・・低温はん
だ１６・・・検査用バッド １７・・・端子代理人
弁理士 中 村 純之助 ｆｌ 円 矛５医 Ｗ６ 副 ｔ７ 匙 ？８図 十９図 矛１０図
、第２図は同じく一部断面図、第３図は第１図、第２図
に示した検査用小基板の使用方法の説明図、第４図は第
３図のＡ部詳細図、第５図、第６図は第１図、第２図に
示した検査用小基板の使用方法の説明図、第７図、第８
図はこの発明に係る検査用小基板の使用方法の説明図、
第９図はこの発明に係る他の検査用小基板の表面を示す
概略斜視図、第１０図は同じく裏面を示す概略斜視図、
第１１図ないし第１４図は第９図、第１Ｏ図に示した検
査用小基板の使用方法の説明図である。 １・・・集積回路チップ ２・・・検査用小基板２ａ
・・・中央部 ２ｂ・・・周辺部３・・・入出
力端子 ４・・・はんだ球５・・・表面端子
６・・・樹脂７・・・スルホール ８・・
・裏面端子９・・・配線 １０・・・検査
用パッド１１・・・溝 １２・・・スリ
ット１３・・・配線基板 １４・・・低温はん
だ１６・・・検査用バッド １７・・・端子代理人
弁理士 中 村 純之助 ｆｌ 円 矛５医 Ｗ６ 副 ｔ７ 匙 ？８図 十９図 矛１０図
Claims (1)
- 【特許請求の範囲】 １、集積回路チップの検査を行なうための検査用小基板
において、中央部の表面の上記集積回路チップの入出力
端子と対応した位置に設けられた複数の表面端子と、上
記中央部の裏面に設けられかつ上記各表面端子と接続さ
れた複数の裏面端子と、周辺部に設けられかつ上記各表
面端子と接続された検査用パッドとを具備することを特
徴とする検査用小基板。 ２、上記中央部と上記周辺部との間に溝が設けられ、上
記周辺部にスリットが設けられたことを特徴とする特許
請求の範囲第１項記載の検査用小基板。 ３、上記検査用パッドの配置を上記集積回路チップが取
付けられるべき配線基板の検査用パッドの配置と等しく
したことを特徴とする特許請求の範囲第１項または第２
項記載の検査用小基板。 ４、中央部の表面の集積回路チップの入出力端子と対応
した位置に設けられた複数の表面端子と、上記中央部の
裏面に設けられかつ上記各表面端子と接続された複数の
裏面端子と、周辺部に設けられかつ上記各表面端子と接
続された検査用パッドとを具備する検査用小基板を使用
する方法において、上記表面端子と上記入出力端子とを
接続し、上記検査用パッドに検査装置のテストピンを接
触させて、上記集積回路チップの検査を行なったのち、
上記周辺部を上記中央部から切り離し、上記裏面端子と
配線基板の端子とを接続することを特徴とする検査用小
基板の使用方法。 ５、上記検査用小基板と上記集積回路チップとの間に樹
脂を充填することを特徴とする特許請求の範囲第４項記
載の検査用小基板の使用方法。 ６、上記裏面端子と上記配線基板の端子とを低温はんだ
で接続することを特徴とする特許請求の範囲第４項また
は第５項記載の検査用小基板の使用方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61116196A JPS62274632A (ja) | 1986-05-22 | 1986-05-22 | 検査用小基板およびその使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61116196A JPS62274632A (ja) | 1986-05-22 | 1986-05-22 | 検査用小基板およびその使用方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62274632A true JPS62274632A (ja) | 1987-11-28 |
Family
ID=14681214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61116196A Pending JPS62274632A (ja) | 1986-05-22 | 1986-05-22 | 検査用小基板およびその使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62274632A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439950A (ja) * | 1990-06-05 | 1992-02-10 | Alps Electric Co Ltd | 半導体装置 |
| US6288346B1 (en) * | 1997-07-16 | 2001-09-11 | Sharp Kabushiki Kaisha | System and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board |
| KR20010104147A (ko) * | 2000-05-13 | 2001-11-24 | 윤종광 | 반도체용 멀티플 라인 그리드와 그의 제조 방법 및 그를이용하여 피시비 보드 상에 반도체 칩을 실장하는 방법 |
| JP2011129856A (ja) * | 2009-11-16 | 2011-06-30 | Aica Kogyo Co Ltd | アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法 |
| JP2011179963A (ja) * | 2010-03-01 | 2011-09-15 | Nec Corp | 半導体検査用プローブカードおよびその製造方法 |
-
1986
- 1986-05-22 JP JP61116196A patent/JPS62274632A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439950A (ja) * | 1990-06-05 | 1992-02-10 | Alps Electric Co Ltd | 半導体装置 |
| US6288346B1 (en) * | 1997-07-16 | 2001-09-11 | Sharp Kabushiki Kaisha | System and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board |
| KR20010104147A (ko) * | 2000-05-13 | 2001-11-24 | 윤종광 | 반도체용 멀티플 라인 그리드와 그의 제조 방법 및 그를이용하여 피시비 보드 상에 반도체 칩을 실장하는 방법 |
| JP2011129856A (ja) * | 2009-11-16 | 2011-06-30 | Aica Kogyo Co Ltd | アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法 |
| JP2011179963A (ja) * | 2010-03-01 | 2011-09-15 | Nec Corp | 半導体検査用プローブカードおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825085B2 (ja) | 半導体装置の実装構造、実装用基板および実装状態の検査方法 | |
| US6825678B2 (en) | Wafer level interposer | |
| JPH0577184B2 (ja) | ||
| KR19980028019A (ko) | 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 | |
| JP2003243564A (ja) | プリント回路基板ストリップのメッキのための設計方法及びこれを用いた半導体チップパッケージの製造方法 | |
| JP2001160597A (ja) | 半導体装置、配線基板及び半導体装置の製造方法 | |
| JPH10256479A (ja) | 半導体装置 | |
| CN109786265B (zh) | 一种封装器件、制备方法及信号测量的方法 | |
| KR20040080739A (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
| US5181317A (en) | Method of making an engineering change to a printed wiring board | |
| US5086335A (en) | Tape automated bonding system which facilitate repair | |
| KR20020026854A (ko) | 반도체 장치 제조 방법 | |
| US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
| JPH11243120A (ja) | 半導体装置およびその製造方法 | |
| JPH11330256A (ja) | 半導体装置およびその製造方法 | |
| EP0849800A1 (en) | Multichip module with differently packaged integrated circuits and method of manufacturing it | |
| JPH01138791A (ja) | 混成集積回路装置 | |
| JPH02106943A (ja) | 半導体集積回路の実装構造 | |
| JP2002520879A (ja) | 電気的なテストを伴ったチップキャリア配置体及びチップキャリア配置体を製造する方法 | |
| JP2623952B2 (ja) | 集積回路パッケージ | |
| TW200401415A (en) | Semiconductor device, and method of manufacturing the same | |
| JPH10335520A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| JPS612343A (ja) | 半導体装置 | |
| JPS614264A (ja) | 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ | |
| US6106367A (en) | Method and device for analysis of flip chip electrical connections |