JPH02106943A - 半導体集積回路の実装構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の実装に関し、特に、バイポー
ラデバイスを使用する超高速な例えば先端スーパーコン
ピュータあるいは大型汎用フンピユータ等システムハー
ド用途に有用な実装構造およびその製造方法に係わる。

〔従来の技術〕

従来、この種の実装方法としてはテープオートメイテッ
ドポンディング（以下ＴＡＢと呼ぶ）法、およびフリッ
プチップ法が知られている。前者は、キャリアテープの
リードをチップの周辺部で接着して接続するものであり
、後者はソルダバンブによるソルダリングによってチッ
プの内部に接続を設けるものである。

〔発明が解決しようとする課題〕

システムハードのニーズを満足させるため■ＬＳＩチッ
プをさらに高集積化、高速化することがＶＬＳＩテクノ
ロジーに求められている。ＶＬＳＩチップは益々大型に
なり、他ビン化されてきている。今後もその動向は継続
すると予想される。

上述したＴＡＢ法およびフリップチップ法等従来の実装
方法は、今後の動向に下記に述べる通り、対応し切れな
い。

先ず、ＴＡＢ法はＶＬＳＩチップの周辺部のみに外部リ
ードとの接続を設けているために、大型なＶＬＳＩチッ
プの中央部への給電はＶＬＳ　Ｉチップの配線を通して
実行しなければならない。

そのような長い配線を通した給電は、配線抵抗による電
圧降下の大きなものとなる。それはハイスピード用途に
常用されているバイポーラ型のＶＬＳＩチップ（ＥＣＬ
形回路を構成要素としている）にとっては極めて深刻な
問題である。なぜならば配線抵抗による電圧降下分がバ
イポーラトランジスタのエミッターベース間（Ｅ−Ｂ間
）バイアスを変動させ、電流に大きなバラツキを引き起
こすからである。現在実用化され広い範囲に使用されて
いるＴＡＢ法による実装は、今後の技術動向に対応する
点で１つの技術的バリアに直面しつつあると云われてい
る。

一方、フリップチップ法による実装は、実用化の面から
は従来から既に問題視されており、極く限られた特殊な
用途にしか使用されていないのが実情である。１部メー
カーを除いてほとんどが実用化に到っていない技術的な
障害の高さがＶＬＳ　Ｉチップの大型化と多ビン化に今
後対応しようとするとき、より深刻な問題になるであろ
うと見なされている。すなわち、フリップチップポンデ
ィングは、フェースダウンで回路基板に接続するために
、ＶＬＳＩチップ側回路基板側共に接続すべきパターン
が目視できず、十分な目合わせ精度が得られない。適当
なりフローを行なえば、ソルダーの表面張力によるセル
ファライン化が可能であると云われてはいるがＶＬＳＩ
チップのようにソルダーバンブ数が増加し、バンブピッ
チが狭くなり、バンプの形成される面積が大型化された
状態では机上で予想する程スムーズには実行できない。

ＶＬＳ　Ｉチップのフリップチップ法としては、これま
で鋭意開発努力が払われたにもかかわらず実用化される
までに到っていないことは量産という立場からの技術的
な難しさを十分に暗示していると云える。さらに、シス
テムハードの信頼性維持のためにＶＬＳＩチップは十分
な選別検査とバーインテストで初期故障を起こす不良の
除去が行なわれる必要があるが、フリップチップ法では
その点についての実行が多数の丸い形状のバンプへのブ
ロービングが実際上極めて難しく出来ない。

〔課題を解決するための手段〕

本発明の実装構造はＶＬＳＩチップの配線と回路基板の
実装配線を接続するにあたり、ＶＬＳＩチップの周辺部
に金属突起に熱圧着法等で接着する金属リードによる接
続とＶＬＳＩチップの中央部に設けた金属突起（バンプ
）による接続とを有している。

中央部に設けたバンプによる接続は、ＶＬＳＩチップの
中央部、およびその近傍への給電用々途として使用され
、金属リードは信号用途および周辺部とその近傍への給
電用々途に使用される。製造工程中のバーインテストに
はＶＬＳＩチップの中央部のバンプに電気的接続を設け
なくても、すなわち、ＶＬＳＩチップ周辺部の金属リー
ドだけで実行できるようにＶＬＳＩチップ上の配線が施
されている。なお、ＶＬＳＩチップの選別検査のとぎに
は中央部のバンプにもブロービングして電気的接続を行
なう。

また、ＶＬＳＩチップの周辺部に形成した、給電用途の
金属リードをＶＬＳＩチップの中央部方向に延長し、延
長部分でもＶＬＳＩチップの配線と、単数側もしくは複
数個接続することもできる。

ＶＬＳＩチップの中央部に設けるバンプは金属リードを
接着するためにＶＬＳＩチップの周辺部に設ける金属突
起と同時に設けることができる。

上記の実装構造は、ＶＬＳＩチップ周辺部の金属突起と
中央部のバンプを形成する工程、周辺部の金属突起にテ
ープキャリア実装の金属リードを接着する工程、金属リ
ードに接続するキャリアテープ上の測定用パッドおよび
中央部のバンプにブロービング（測定用探針を接続する
こと）して、ＶＬＳＩチップを検査選別する工程、ＶＬ
ＳＩチップをバーインテストして初期故障を起こす不良
を除去する工程、金属リードを一括切断し、キャリアテ
ープから切り離す工程、ＶＬＳＩチップの周辺部の金属
リードを回路基板の実装配線に接続する工程、および中
央部のバンプを回路基板の実装配線に接続する工程とを
有する方法によって製造できる。

この製造方法において、ＶＬＳＩチップの中央部のバン
プを回路基板の実装配線に接続するにあたり、その位置
合わせを周辺部の金属リードを利用して行なう、すなわ
ち、金属リードを回路基板上の所定の配線パターンに目
合わせすることで行なうことができる。この両者の位置
合わせは周辺部の所定の金属リードを回路基板上の所定
の配線パターンに目視で（顕微鏡は使用する）目合わせ
することで実行される。

〔実施例〕

以下、図面にもとづき本発明の詳細について説明する。

第１図は、本発明の一実施例を示す平面図である。第２
図は第１図のＡ−Ａ’線の断面図である。第１図および
第２図は、次の諸点を示している。

大まかに云って素子数がチップ当り１０６個以上が形成
され、そのサイズが１０ｍｍ口を越えるものをここでは
ＶＬＳＩチップとする。そのＶＬＳ　Ｉチップ１がフェ
イスダウンで回路基板７に搭載されている。第１図およ
び第２図にはＶＬＳＩチップ１を１ケしか記載していな
いが、それは全体の１部分を抜き書きしただけのことで
、実際には複数個が回路基板７に搭載されている。

ＶＬＳＩチップ１の配線（図中記載なし）と回路基板７
の実装配線９との接続は、ＶＬＳＩチップの周辺部に設
けられた金属突起２に熱圧着法等で接着した金属リード
４を回路基板７上に設けた金属突起６に接着する周辺部
の接続と、ＶＬＳＩチップ１の中央部に設けたバンプ３
をソルダー５を介して回路基板７の金属突起６に結ぶ、
中央部の接続の二種類を有している。両方の接続は回路
基板７０表面の実装配線９あるいは内部の実装配線１０
を介して他のＶＬＳＩチップ１（図中記載なし）の所定
の配線あるいは所定の外部接続ピン８に接続されている
。

本実施例における各部の具体的内容は、次のようになっ
ている。金属突起２とバンプ３は電気メツキ法で同時に
形成された高さ１０〜２０μｍ程度、サイズが８０μｍ
×８０μｍで材料にＡｕを使用している。金属突起６も
電気メツキ法により高さ約５０μｍ、サイズは１００μ
ｍＸ１００μｍで材料にはＡｕを使用している。

金属リード４は、材料がＡｕ、幅が１００μｍ１厚さが
３μｍ、長さが１〜３０のリードである。

金属突起２と金属リード４および金属突起６と金属リー
ド４とはそれぞれ４００℃以上で荷重を加える熱圧着に
より接着されている。

ソルダー５にはＰｂ−８ｎソルダーを使用している。本
実施例では、予めｓ　Ｐ　ｂ　　Ｓ　ｎソルダーを金属
突起６に接着しておき、金属リード４の接着でＶＬＳＩ
チップ１が固定された後、還元性の雰囲気（例えばＨ，
ガス）を充満したピーク温度が約３５０℃のりフロー炉
を通して中央部の接続を行った。本実施例においては、
フラックスは特に使用せず共、十分なソルダリングがで
きている。

回路基板７はサイズが１００ｍｍ口程度の多層セラミッ
ク基板で実装配線９およびｌＯ１外部接続ビン８は従来
使用されているものと同様なものである。

第３図（ａ）〜（「）は本発明の製造方法の一実施例を
示す断面図である。第３図（ａ）はＶＬＳＩチップ１の
周辺部に金属突起２、中央部にバンプ３を形成したこと
を示している。金属突起２相当部分およびバンプ３相当
部分以外を膜厚的２０μｍの厚膜レジストで被覆した状
態でＡｕをＴｉあるいはＰｔ−Ｔｉ等の下地メタルの上
に電気メツキ法で盛り上げ、金属突起２およびバンプ３
を本実施例においては形成したが、他の材料、他のプロ
セスで形成し得ることは勿論である。また、本実施例の
ように金属突起２とバンプ３を同時に形成することなく
、個々に以降の工程に好都合なように形成することも、
材料を相違させることも可能である。

第３図（ｂ）は幅３５ｍｍないし７０薗あるいはもっと
大きなキャリアテープ１３上に形成された金属リードな
ＶＬＳＩチップ１の金属突起２にポンディングツール１
６で荷重を加えながら熱圧着したことを示している。図
中記載していないがボンディングツール１６の先端には
ヒータが埋め込まれており、熱圧着部を約４００℃に加
熱するようになっている。その状態で、数１０ｋｇ／ａ
ｎｔの荷重を加えて熱圧着する。キャリアテープ１３の
両端にはテープを走行させるためのスプロケットホール
１５が設けられている。また、各金属リード４の先端に
は最終的には切り離されて、使用されなくなるが製造工
程の途中で使用される測定用パッド１４が設けられてい
る。図中、破線の円で囲った部分はその点を説明するた
めに局部的に斜視図にして示したものである。

第３図（ｃ）は、選別検査するためにプローブ１７を上
述した測定用パッド１４に接触させた、また、バンププ
ローブ１８をバ、ンプ３に接触させたことを示している
。このような電気的接続で外部へ引き出し、テスターに
よりＶＬＳＩチップの選別検査を行なう。この工程では
、実際上フリップチップ法よりはるかに容易であるＴＡ
Ｂ法のブロービングを享受できる。その為に適当な治工
具類を使用することにより、図には記載していないが、
高温バイアス印加（ＢＴ）試験、動作試験等のバーイン
テストが可能である。

第３図（ｄ）は選別検査、バーインテストで良好だった
ＶＬＳＩチップ１を打抜・成形ツール１９によりキャリ
アテープ１３から切断分離し、金属リード４を図に示し
たように成形したことを示す。

切断後の金属リード４の長さは１〜３閣程度である。金
属リード４を成形する理由は後述するように回路基板７
にフェイスダウンでＶＬＳＩチップｌを搭載したときに
ＶＬＳＩチップ１を浮き上がらせて、ＶＬＪＩチ、プ１
の主表面が回路基板７の表面の実装配線に接触しないよ
うにすることと、ＶＬＳＩチップ１の中央部のバンプ３
による接続を行なうためのスペースを形成するためであ
る。

第３図（ｅ）は回路基板７の所定の位置に、第３図（ｄ
）で述べたＶＬＳＩチップ１を位置合わせし、ボンディ
ングツール２０で金属リード４を回路基板７上の金属突
起６に熱圧着したことを示している。ＶＬＳＩチップ９
の位置合わせは、■ＬＳＩチップ１の裏面（図の上側）
から目視により所定の金属リード４と、所定の金属突起
６とを目合わせすることにより行なう。そのような位置
合わせにより、バンプ３と金属突起６との位置合わせが
自動的にかつ、高精度に行なうことができる。原理的に
は金属リード４の変形が位置合わせの精度低下させるこ
とになるが、フリップチップ法で行なわれていたチップ
のコーナーと回路基板のパターンとを目合わせる位置合
わせ方法よりも格段に精度がよい。−例を示すと、従来
の位置合わせ方法が±１０μｍ程度の精度だったものが
この位置合わせ方法によれば±５μｍ、あるいはそれ以
下の精度が可能である。

中央部の接続のために、Ｐｂ、Ｓｎを組成成分とするソ
ルダー５がバンプ３と金属突起６との間に配置されてい
る。本実施例の場合には予め金属突起６にソルダー５を
接着した状態で、ボンディングツール２０で金属リード
４を熱圧着した。なお、ソルダー５をバンプ３と金属突
起６との間に配置する方法は、上述した実施例に限る必
要はなく、例えばバンプ３側に電気メツキを追加して、
Ｐｂ、Ｓｎを盛り上げること（その際金属突起２は厚膜
レジストで被覆して、盛り上がらないようにしておく）
でも可能である。また、ソルダー５の材料も本実施例の
よりなＰｂ−Ｓｎ系組成成分に限る必要はなく金属リー
ド４の接着を破壊しない温度、すなわち４００℃程度以
下で金属突起３と金属突起６とを溶融接着できる材料で
あれば使用可能である。

第３図（「）はりフロー炉を通して金属突起３と金属突
起６とを、ソルダー５により溶融接着したことを示して
いる。本実施例においては、リフロー炉には還元性のＨ
２ガスが充満されており、ソルダリングのためのフラッ
クスは特に使用せずども良好な接着状態を得ることがで
きる。ここでフラックスを使用してソルダリングが可能
なことは勿論である。

本実施例におけるリフロー炉のピーク温度は約３５０℃
であり、金属リード４は金属突起２および金属突起Ｇと
接着されたまｔｖリフロー炉通過し、上述のソルダリン
グ中、ＶＬＳＩチップ１を所定の位置に固定する。その
ために、従来、フリップチップ法ではしばしば発生して
いた、ソルダリングにおけるチップ位置ズレ不良が防止
される。

金属突起３と金属突起６とはソルダー５により機械的に
固く接続されているためＶＬＳＩチップ１と回路基板７
との間の熱膨張係数のミスマツチに起因する熱応力が発
生する。しかしながら、その接続はＶＬＳＩチップ１の
中央部の狭い領域のみにしか形成されておらず、その為
、発生する最大熱応力が小さく温度サイクル試験にも十
分な耐量を得ることができる。この点は、信号用の接続
も含めて全ての接続を機械的に固く固定された接続で形
成するフリップチップ法とは類似しているが本質的に異
なった本発明の優れた点の１つである。

第４図は本発明の他の実施例を示す断面図である。図中
に示した各部の番号で、上述した第２図と同一なものは
同じ内容である。説明の重複を避けるため省略する。

第４図中、本実施例により特に設けられているのは、Ｖ
ＬＳＩチップ１の周辺部に設けた金属突起２と中央部に
設けたバンプ３との中間に単数側もしくは複数個設けら
れている金属突起１１である。金属リード４の中で給電
用途のものをＶＬＳＩチップ１の内部へ延長し、金属突
起１１に接着している。金属突起１１を使用した給電を
追加することによりｖＬＳＩチップ上の給電用の配線が
短かくなり、その分電圧降下が低減される。電圧降下に
対してより厳しい回路設計を採用する際、あるいは、Ｖ
ＬＳＩチップ１がさらに大型化される際、この構造は、
極めて有用である。

なお、図中には記載していないが、金属突起１１を同電
位の金属突起２あるいはバンプ３もしくはその両方にチ
ップ上の配線で接続することも配線長が短かいチップレ
イアウトの場合は電圧降下の低減に幾分かの効果を得る
ことができる。

また、ＶＬＳＩチップ１と外部接続ピン８とを結ぶ回路
基板７側の実装配線の抵抗分も可能なかぎり低減するこ
とが望ましい。その為に、回路基板７を貫通してＶＬＳ
Ｉチップ搭載面側と、外部接続ピン８形成面側とを接続
する実装配線で給電系を接続するとより大きな効果が得
られる。

〔発明の効果〕

以上説明したように本発明は、ＶＬＳＩチップの周辺部
だけでなく中央部あるいは場合によっては周辺部と中央
部の中間部に給電用の接続を設けることにより、ＶＬＳ
Ｉチップが大型化されても従来のＴＡＢ法による実装と
は異なり配線抵抗による電圧降下を低く押えることが可
能でハイスピード用途に極めて有用なバイポーラＥＣＬ
系回路が使用できる効果がある。給電関係接続を内部に
移した分、周辺部の金属リードは信号用途に余計に使用
できることになり、実効的に多ビン化が図られる効果が
ある。

また、製造工程途中で十分な選別検査、およびバーイン
テストが実施できるため、高信頼性なシステムハードを
得ることができる。このために、システムハードの検査
費用が大幅に低減され、フリップチップ法による実装に
比較してトータルコストが安価にできる効果がある。

さらに、ＶＬＳＩチップの中央部のバンプを回路基板の
実装配線に接続する際に、周辺部の金属リードを利用し
て目視しながら位置合わせできるために高精度目金わせ
が可能となり、バンプ間ピッチを狭くすることが可能と
なり、その分多ビン化が図られる効果がある。

【図面の簡単な説明】

第１図は本発明の実装構造を示す平面図、第２図は第１
図のＡ−Ａ’線断面図、第３図（ａ）〜（「）は本発明
の製造方法を示す断面図、第４図は本発明の他の実装構
造を示す断面図である。 １・・・・・・ＶＬＳＩチップ、２・・・・・・金属突
起、３・・・・・・バンプ、４・・・・・・金属リード
、５・・・・・・ソルダー　６・・・・・・金属突起、
７・・・・・・回路基板、８・・・・・・外部接続ビン
、９・・・・・・実装配線（表面）、１０・・・・・・
実装配線（内部）、１１・・・・・・金属突起、１２・
・・・・・実装配線、１３・・・・・・キャリアテープ
、１４・・・・・・測定用パッド、１５・・・・・・ス
プロケットホール、１６・・・・・・ポンディングツー
ル、１７・旧・・プローブ、８・・・・・・バンププロ
ーブ、 ９・・・・・・打抜＆成形 ツール、 ２０・・・・・・ポンディングツール。

Claims (1)

【特許請求の範囲】
1. 実装配線を具備した回路基板上に複数個の半導体集積回
   路チップを搭載する半導体集積回路の実装構造において
   、半導体集積回路チップの配線と、回路基板の実装配線
   を接続するにあたり、半導体集積回路チップの周辺部に
   形成した金属リードで接続することの他に半導体集積回
   路チップの中央部に設けた金属突起でも接続することを
   特徴とする半導体集積回路の実装構造