JPS62274640A

JPS62274640A - 半導体装置およびその製造方法

Info

Publication number: JPS62274640A
Application number: JP11823286A
Authority: JP
Inventors: Takeki Kishiyama; 岸山　武樹; Akihiro Yokoyama; 横山　明弘; Hiroaki Tezuka; 弘明手塚
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1986-05-22
Filing date: 1986-05-22
Publication date: 1987-11-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明（産業上の利用分野）本発明は、半導体装置およびその製造方法に係り、特に
、コンタクト孔内への配線の形成に関す゛る。

〔従来技術およびその問題点］近年、微細加工技術の進歩にはめざましいしのがあり、
１．５μｍ程度の微細パターンの形成（１，５μｍルー
ル）に至るまで開発が進められている。

ここで最も大きな課題となっているのは、コンタクト孔
の穿孔のための微細加工技術である。微細加工技術にお
いてポイントとなるのはりソグラフィ技術とエツチング
技術である。リソグラフィ技術では、ステップアンドリ
ピート方式の縮小投影露光が主流となり、エツチング技
術では寸法精度の向上のためパターン変換差が極めて小
さい異方性エツチングのなされる反応性イオンエツチン
グ（ＲｅａｃＴｉｖｅ　Ｊｏｎ　Ｅｃｔｉｒ＋ｇ）技術
が注目されている。

しかしながら、反応性イオンエツチング等の異方性エツ
チングによって形成されたコンタクト孔は、急峻な断面
形状をなしており、配線金属層が急峻な段差をも被覆し
得る程、良好なステップカバレージをもち得ないことか
ら、段差における配線金属層の段切れが生じ、デバイス
の歩留りおよび信頼性の低下を招いていた。

すなわち、例えば、第３図に示す如く、シリコン基板１
０１内に形成されたＮ＋型型数散層１０２対してコンタ
クトを形成するに際し、酸化シリコンｒ！１０３内に反
応性イオンエツチングによってコンタクト孔１０４を穿
孔し、電極配線層１０５を形成するような場合、コンタ
クト孔１０４の側壁が急峻であるため、コンタクト孔１
０４のエツジ近傍での電極配線層１’０５の膜厚ｔ′が
小さくなり、段線（段切れ）が生じてしまうことが多い
。

そこで、コンタクト孔側面に、更に絶縁層を形成し、側
面をテーバ状にすることにより、段切れを防止する方法
等も提案されてはいる。

しかしながら、依然として、段切れ防止を完全にするこ
とは不可能であり、半導体装置の信頼性を低下させる原
因となっていた。

本発明は、前記実情に鑑みてなされたもので、絶縁膜の
段差における配？！電極の段切れを防止し、信頼性の高
い半導体装置を提供することを目的とする。

〔問題点を解決するための手段）そこで本発明での半導体装置では、コンタクト孔部での
絶縁膜のエツジの傾きに対して、エツジがなだらかな傾
きをもつ断面形状をなすような配線層をもつようにして
いる。

また、本発明の方法によれば、コンタクト孔を含む絶縁
膜表面への配線層の形成工程が該コンタクト孔の凹所内
の少なくとも一部に第１の導体層を形成する第１の工程
と、その上層に第２の導体層を形成する第２の工程とを
含むようにしており、望ましくは絶縁膜に対してコンタ
クト孔を穿孔した後、配線層の形成に先立ち、導体層を
成膜し、これを異方性エツチング法によってエッチバッ
クすることによりコンタクト孔の側壁に該導体層を残留
せしめる工程を含むようにしている。

更にまた、本絶縁膜に対してコンタクト孔を穿孔した後
、配線層の形成に先立ち、導体層を成膜した後凹所に耐
エツチング性の流動物質を充填し、これをマスクとして
前記導体層をエツチングすることにより、コンタクト孔
内に導体口を残留せしめる工程を含むようにしている。

〔作用〕すなわち、コンタクト孔の形成された基板表面全体に導
体層を成膜した後、異方性エツチング法で該導体層をエ
ッチバックすると、エツチングは垂直方向にのみ進行す
るため、コンタクト孔の側壁には導体層が残留し、緩や
かなテーパ状の断面を形成している。

この状態で配線層を成膜するようにすれば、コンタクト
孔側面での配線層の膜厚が薄くなっても前記導体層によ
って補われるためステップカバレージが向上し、段切れ
はほとんど皆無となる。

また、コンタクト孔の形成された基板表面全体に導体層
を成膜した後、コンタクト孔の存在に起因する凹所内に
耐エツチング物質を充填し、これをマスクとして該導体
層をエツチングすることにより、コンタクト孔内に該導
体層が残留し、コンタクト孔が実質的に浅くなることに
より、この上層に形成される配線層はなだらかなテーパ
状断面をなし、段切れはほとんど皆無となる。

（実施例）以下本発明の実施例について図面を参照しつつ詳細に説
明する。

（実施例１）第１図（ａ）乃至（ｄ＞は、本発明実施例の配５１層の
形成工程を示す図である。

まず、第１図（ａ）に示す如く、砒素イオンのイオン注
入によって１ｑられたＮ＋型型数散層２有するＰ型シリ
コン基板１の表面全体に絶縁膜としての酸化シリコン膜
３を堆積し、全面にポジレジスト４を塗布した後、フォ
トリソ法により、該Ｎ“型拡散層２に対応する位置に窓
を形成し、これをマスクとして反応性イオンエツチング
によりコンタクト孔５を穿孔する。

次いで、前記ポジレジスト４を除去した後、アルゴン雰
囲気中で加熱スパッタ法により、第１図（ｂ）に示す如
く膜厚８０００人の第１のアルミニウムーシリコン（Ａ
Ｉ−３ｌ）膜６ａを形成する。このとき、基板温度は２
５０℃、アルゴンの圧力は２　Ｘ　１０−３Ｔｏｒｒと
する。

続いて、第１図（Ｃ）に示す如く基板表面全体を、反応
性イオンエツチングにより、約１μｍ程度エッチバック
する。このときのエツチング条件は、塩化ホウ素（ＢＣ
ｌ２　）　　（２５０ｃｃ／１ｉｎ）　＋Ｆｊ。

素（ＣＩ２　＞　　（３０ｃｃ／１ｉｎ）　＋酸素（０
２）（３ｃｃ／ｎ１ｎ）＋テトラフルオルメタン（ＣＦ
４）（１５ｃｃ／ｍ１ｎ）の混合ガス雰囲気中で、圧力
８Ｐａとし、高周波電力６００Ｗとする。かかるエツチ
ング条件のもとでは、Ａｌ−３ｉ膜６ａのエツチングは
、膜の厚さ方向にのみ異方性をもって進行し、水平方向
には進行しない。従って、コンタクト孔の側壁に成長し
たＡｌ−５ｉ層のみが残留する。

そして再び、第１図（ｄ）に示す如く前記と同様に、加
熱スパッタ法により、約ｓ　ｏ’ｏ　ｏ人の第２のＡｌ
−３ｉ層６ｂを形成する。

このようにして、極めて良好なステップカバレージをも
ツＡｌ−３ｉ層６　（６ａ、６ｂ）からなる配線層が形
成される。

この方法では、フォトリソ工程が付加されることもない
ため、微１０なコンタクト孔にも有効であり、作業性が
良好である上、高精度のパターン形成が可能である。

なお実施例では、第１のＡｌ−３ｉ層を約８０００人の
厚さに形成した後、異方性エツヂレグ法によりエッチバ
ックするに際し、エッヂバック伍を約８０００人とし、
コンタクト孔の側壁に残留せしめるのみで仙は全て除去
するようにしたが、エッチバックｆｆ１ｔをｔ＜８００
０人とし、コンタクト孔内のＮ＋型型数散層２表面（お
よび酸化シリコン膜上）に、わずかに第１のＡｌ−３ｉ
ｆｔＨ６ａが残留するようにすれば、Ｎ＋型型数散層表
面異方性エツチングによるダメージから保護することが
できる。この方法でも、良好なステップカバレージを得
ることができることはいうまでもない。

また、実施例では、コンタクト孔の側壁に残留せしめる
導体層と、配！５１４体とを同一材料で形成したが、必
ずしも同−材料を用いる必要はなく、適宜選択可能であ
る。ただし、同一のエツチング条件でエツチングできな
いような組み合わせの異種材料で構成する場合はエッチ
バック工程で絶縁膜表面上の第１の導体層は全て除去し
ておくのが望ましい。そうでない場合は、配線導体のバ
ターニング工程において、エツチング工程を２工程とし
、第１の導体層を別工程にバターニングしなければなら
ない。

（実施例２）次に、本発明の他の実施例について説明する。

第２図（ａ）乃至（ｆ）は、本発明の第２の実施例の配
線層の形成工程を示す図である。

第１図（ａ）に示したように、通常の方法でＮ＋型型数
散層２有するＰ型シリコン基板１の表面に形成した絶縁
膜としての酸化シリコン脱３内にコンタクト孔５を形成
した後、同様に第２図（ａ）に示す如く、アルゴン雰囲
気中で加熱スパッタ法により膜厚８０００Ａの第１のア
ルミニウム膜１６ａを形成する。このとき基板温度は２
５０℃、アルゴンの圧力は２　Ｘ　１０’　ｔｏｒｒと
する。

続いて、第２図（ｂ）に示す如く、スピンコード法によ
り、表面にフォトレジスト１７を塗布する。

この後、Ｍ素プラズマ中で該フォトレジスト表面をライ
トアッシングすることにより凹部にのみ該フォトレジス
ト１７を残し、他の表面上のフォトレジストは第２図（
Ｃ）に示す如く灰化除去する。

次いで、第２図（ｄ）に示す如く、該フォトレジスト１
７をマスクとして、反応性イオンエツチング（ＲＩＥ＞
により下地の酸化シリコン膜３が表われるまで前記第１
のアルミニウム膜１６ａをエツチング除去する。

このときのエツチング条件は、塩素（ｃ１２）　３０Ｓ
ＣＣＩｌｌ＋テトラフルオルメタン（ＣＦ４）１８ｓｃ
Ｃト酸素（０）ａｓｃｃｎ十塩化ホウ素（ＢａＩ２）２
５０５ｃｃｎの混合ガス雰囲気中で、圧力ａＰａ高周波
電力６００Ｗとする。

そして、前記フォトレジスト１７を除去すると、第２図
（ｅ）に示す如く、コンタクト孔５の底部の第１のアル
ミニウム膜１６ａのみが残留する。

このようにして、コンタクト孔５の内部に第１のアルミ
ニウム膜１６ａを形成した後、第２図（ｆ）に示す如く
、−前記と同様に加熱スパッタ法により、膜厚的８００
０Ａの第２のアルミニウム膜１６ｂを形成する。

このようにして、極めて良好な段差被覆性（ステップカ
バレージ）をもつアルミニウム膜１６（１６ａ、１６ｂ
）からなる配線層が形成される。

この方法で形成した配！６Ａ層は、段差部においても充
分な段差被覆性を有し、また、配線層表面の凹凸が少な
いため、後続のフォトプロセスにおいて乱反射によるレ
ジストパターンの欠陥等が減少し、更に歩留りを向上せ
しめることが可能となる。

なお、この実施例では、コンタクト孔の存在によってで
きる第１のアルミニウム層上の凹部にフォトレジストを
充填したが、フォトレジストに限定されることなく、ス
ピンオングラス（ＳＯＧ）等エツチング耐性のある流動
物質のうちから適宜選択可能である。

ＳＯＧを用いる場合には、同様にスピンコード法で基板
表面全体にＳＯＧを塗布した後、希弗酸（ＨＦ）を用い
たライトエツチング工程により、表面をうずくエツチン
グし、凹部内にのみＳＯＧを残留せしめるようにすると
よい。

〔効果］以上説明してきたように、本発明によれば、コンタクト
孔内への配線層の形成に際し、まず、導体層を形成後、
異方性エツチングによりエッチバックし、コンタクト孔
の側壁に該導体層を残留せしめ、側壁を緩やかなテーパ
状とし、この上層に配Ｆｉ１層を形成するようにしてい
るため、微細パターンに対してもパターン精度を低下さ
せることなく、ステップカバレージが良好で信頼性の高
い配線層をもつ半導体ｇ＠を提供することができる。

また、導体層の形成後、コンタクト孔による凹部内に耐
エツチング性のある流動物質を充填し、これをマスクと
して該導体層をエツチング除去し、コンタクト孔内にの
み該導体層を残留せしめてコンタクト孔の実賞的深さを
小さくした後、配線層を形成ザるようにしているため、
同様にステップカバレージが良好で信頼性の高い半導体
装置を提供することができる。

【図面の簡単な説明】

第１図（ａ）乃至（ｄ＞は、本発明実施例の配線層の形
成工程を示す図、第２図（ａ）乃至（ｆ）は、本発明の
他の実施例の配線層の形成工程を示す図、第３図は、従
来例の方法によって形成された配線層を示す図である。１．１０１・・・シリコン基板、２．１０２・・・Ｎ＋
型型数散層３，１０３・・・酸化シリコン膜、１０４・
・・コンタクト孔、１０５・・・電極配線層、４・・・
ポジレジスト、５・・・コンタクト孔、６ａ・・・第１
のへ１−８ｉ層、６ｂ・・・第２のＡｌ−３ｉ層、６・
・・配線層、１６　ａ−・・第１のＡ１層、１６　ｂ　
・・・第２のＡ１層、１６・・・配線層、１７・・・レ
ジスト。第１図（０）第１図（ｂ）第１図（Ｃ）第１図（ｄ）第２図（Ｑ）１．７１鰭第２図（ｂ）１．７１戸０第２図（Ｃ）第２図（（ｊ）６ａ

Claims

【特許請求の範囲】

（１）基板の１主面上に配設されたコンタクト孔を含む
絶縁膜上に形成される配線層が、該コンタクト孔部での
絶縁膜のエッジの傾きに対して、なだらかな傾きをもつ
断面形状をなすことを特徴とする半導体装置。
（２）コンタクト孔を含む絶縁膜表面への配線層の形成
工程が、該コンタクト孔の凹所内の少なくとも一部に第
１の導体層を形成する第１の工程と、その上層に第２の
導体層を形成する第２の工程とを含むことを特徴とする
半導体装置の製造方法。
（３）前記第１の工程が第１の導体層を成膜した後、異
方性エッチングにより、該第１の導体層をエッチバック
し、前記コンタクト孔の側壁に第１の導体層を残留せし
める工程からなることを特徴とする特許請求の範囲第（
２）項記載の半導体装置の製造方法。
（４）前記第１の工程が第１の導体層を成膜する工程と
、該第１の導体層表面のコンタクト孔等に起因する凹所内
にエッチング耐性を有する流動物質を充填する工程と、前記流動物質をマスクとして前記第１の導体層をエッチ
ングし、コンタクト孔底部に前記第１の導体層を残留せ
しめる工程からなることを特徴とする特許請求の範囲第
（２）項記載の半導体装置の製造方法。
（５）前記充填する工程は、前記流動物質としてフォト
レジストを塗布する工程と、凹所にのみフォトレジストを残留せしむべく表面のフォ
トレジストを灰化除去するライトアッシング工程とから
なることを特徴とする特許請求の範囲第（４）項記載の
半導体装置の製造方法。
（６）前記充填する工程は、前記流動物質としてスピン
オングラス（ＳＯＧ）を塗布する工程と、凹所にのみ該
ＳＯＧを残留せしむべく、表面のＳＯＧをエッチング除
去するライトエッチング工程とからなることを特徴とす
る特許請求の範囲第（４）項記載の半導体装置の製造方
法。
（７）前記残留せしめる工程は反応性イオンエッチング
工程であることを特徴とする特許請求の範囲第（４）項
第（６）項のいずれかに記載の半導体装置の製造方法。