JPS6227624B2 - - Google Patents

Info

Publication number
JPS6227624B2
JPS6227624B2 JP56129588A JP12958881A JPS6227624B2 JP S6227624 B2 JPS6227624 B2 JP S6227624B2 JP 56129588 A JP56129588 A JP 56129588A JP 12958881 A JP12958881 A JP 12958881A JP S6227624 B2 JPS6227624 B2 JP S6227624B2
Authority
JP
Japan
Prior art keywords
voltage
triangular wave
capacitor
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56129588A
Other languages
Japanese (ja)
Other versions
JPS5850023A (en
Inventor
Jiro Togawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP56129588A priority Critical patent/JPS5850023A/en
Publication of JPS5850023A publication Critical patent/JPS5850023A/en
Publication of JPS6227624B2 publication Critical patent/JPS6227624B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/338Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 本発明は電流帰還型トランジスタ直流安定化電
源装置等に使用するためのスイツチング制御パル
ス発生回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching control pulse generation circuit for use in a current feedback transistor DC stabilized power supply device or the like.

従来の一石式の電流帰還型トランジスタ直流安
定化電源装置を示す第1図に於いては、直流電源
1に出力トランス2の1次巻線3と電流帰還トラ
ンス4即ちCTの帰還巻線5とを介してスイツチ
ングトランジスタ6が接続され、出力トランス2
の2次巻線7には整流回路8を介して負荷9が接
続され、帰還トランス4のベース駆動巻線10は
トランジスタ6のベース・エミツタ間に接続さ
れ、帰還トランス4のオンオフ制御巻線11には
コンデンサ12が直列接続され、更に巻線11と
コンデンサ12との直列回路に電源ライン(+
V)の電圧を選択的に印加するためにトランジス
タ13が接続され、またコンデンサ12の放電回
路を選択的に形成するために巻線11とコンデン
サ12に並列にトランジスタ14が接続されてい
る。尚、15は制御パルス発生回路であり、直流
出力電圧の検出に応答して、トランジスタ13に
オン駆動パルスを与え、トランジスタ14にオフ
駆動パルスを与えるものである。16はトランス
2のリセツト回路である。
In FIG. 1, which shows a conventional single-stone current feedback transistor DC stabilized power supply device, a DC power supply 1 includes a primary winding 3 of an output transformer 2, a current feedback transformer 4, a feedback winding 5 of a CT, and a DC power supply 1. The switching transistor 6 is connected through the output transformer 2.
A load 9 is connected to the secondary winding 7 of the feedback transformer 4 via a rectifier circuit 8, a base drive winding 10 of the feedback transformer 4 is connected between the base and emitter of the transistor 6, and an on/off control winding 11 of the feedback transformer 4 is connected to the base drive winding 10 of the feedback transformer 4. A capacitor 12 is connected in series with the winding 11 and the capacitor 12, and a power supply line (+
A transistor 13 is connected to selectively apply a voltage of V), and a transistor 14 is connected in parallel to the winding 11 and the capacitor 12 to selectively form a discharge circuit for the capacitor 12. Reference numeral 15 denotes a control pulse generation circuit, which provides an on-drive pulse to the transistor 13 and an off-drive pulse to the transistor 14 in response to detection of the DC output voltage. 16 is a reset circuit for the transformer 2.

このように構成された電源回路に於いて、トラ
ンジスタ13をオンにすれば、巻線11を介して
コンデンサ12を充電する電流が流れ、ベース駆
動巻線10に誘起する電圧でスイツチングトラン
ジスタ6がオンになる。スイツチングトランジス
タ6がオン状態になると、コレクタ電流が流れる
ため、これがトランス4によつてベースに帰還さ
れ、トランジスタ6の導通が維持される。トラン
ジスタ6をオフに転換させる場合には、一方のト
ランジスタ13をオフに保つた状態で他方のトラ
ンジスタ14をオンにし、コンデンサ12の放電
回路を形成することによつて今迄と逆の方向の電
流を流し、ベース駆動巻線10に逆の方向の電圧
を発生させてトランジスタ6をオフに導く。
In the power supply circuit configured in this way, when the transistor 13 is turned on, a current flows through the winding 11 to charge the capacitor 12, and the voltage induced in the base drive winding 10 causes the switching transistor 6 to Turns on. When the switching transistor 6 is turned on, a collector current flows, which is fed back to the base by the transformer 4, thereby maintaining the conduction of the transistor 6. When turning off the transistor 6, one transistor 13 is kept off while the other transistor 14 is turned on to form a discharge circuit for the capacitor 12, thereby causing a current in the opposite direction. flows, generating a voltage in the opposite direction in the base drive winding 10, turning off the transistor 6.

ところで、スイツチングトランジスタ6を制御
する場合に、周波数即ちオン・オフ周期を一定に
保つて、オン期間を制御する方式を採用すること
が考えられる。ところが、軽負荷時や垂下方式の
過電流保護動作時にトランジスタ6のオン期間を
短かくすると、オンパルスとオフパルスとの重な
り合いが生じ、帰還トランス4の飽和や異常信号
の発生の問題が生じる。このため、一般には、オ
ン期間を一定に保ち、オフ期間を変化させる周波
数制御方式が採用されている。しかし、周波数制
御方式を採用すると、電圧変動に応じて動作周波
数が変動するために、動作周波数の整数倍のノイ
ズでこの直流電源を使用するコンピユータ等の電
子機器が誤動作する可能性が多くなる。
By the way, when controlling the switching transistor 6, it is conceivable to adopt a method of keeping the frequency, that is, the on/off period constant, and controlling the on period. However, if the on-period of the transistor 6 is shortened during a light load or droop-type overcurrent protection operation, on-pulses and off-pulses overlap, causing problems such as saturation of the feedback transformer 4 and generation of abnormal signals. For this reason, a frequency control method is generally adopted in which the on-period is kept constant and the off-period is varied. However, when a frequency control method is adopted, the operating frequency changes in response to voltage fluctuations, which increases the possibility that electronic equipment such as computers that use this DC power supply will malfunction due to noise that is an integral multiple of the operating frequency.

今、電流帰還型トランジスタ直流安定化電源装
置について述べたが、別の周波数制御型パルス幅
制御方式に於いても同様な問題がある。
Although the current feedback type transistor DC stabilized power supply device has been described above, similar problems exist in other frequency control type pulse width control systems.

そこで、本発明の目的は、周波数変動を低減し
て誤動作を少なくすることが可能なスイツチング
制御パルス発生回路を提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a switching control pulse generation circuit that can reduce frequency fluctuations and reduce malfunctions.

上記目的を達成するために本発明は、スイツチ
ング回路の出力電圧に対応した第1の制御信号の
電圧変化に応答して周期が変化するように形成さ
れた三角波発生回路と、前記三角波発生回路から
得られる三角波と前記スイツチング回路の入力電
圧に対応した第2の制御信号とを比較し、前記三
角波の電圧が前記第2の制御信号の電圧よりも高
い期間に第1のレベル(例えば低レベル)の出力
を発生し、前記三角波の電圧が前記第2の制御信
号の電圧よりも低い期間に第2のレベル(例えば
高レベル)の出力を発生する電圧比較器とを具備
して前記電圧比較器からスイツチング制御のため
の制御パルスを発生するスイツチング制御パルス
発生回路に係わるものである。
In order to achieve the above object, the present invention provides a triangular wave generating circuit formed so that the period changes in response to a voltage change of a first control signal corresponding to the output voltage of a switching circuit, and a triangular wave generating circuit formed from the triangular wave generating circuit. The obtained triangular wave is compared with a second control signal corresponding to the input voltage of the switching circuit, and the voltage of the triangular wave is set to the first level (for example, low level) during a period when the voltage of the triangular wave is higher than the voltage of the second control signal. and a voltage comparator that generates an output of a second level (for example, a high level) during a period in which the voltage of the triangular wave is lower than the voltage of the second control signal. The present invention relates to a switching control pulse generation circuit that generates control pulses for switching control from a switching control pulse.

上記本発明によれば、出力電圧に基づく周波数
制御のみとせずに、周波数制御された三角波と入
力電圧とを比較するための比較器を設け、パルス
幅制御も行うので、もし、出力電圧が一定で入力
電圧のみが変化したとすれば、周波数の変化を伴
わないでパルス幅のみを変えることが可能にな
る。従つて、周波数変動が少なくなり、整数倍の
周波数によるノイズで電子機器が誤動作する恐れ
が少なくなる。
According to the present invention, in addition to frequency control based on the output voltage, a comparator is provided to compare the frequency-controlled triangular wave and the input voltage, and pulse width control is also performed. If only the input voltage changes, it is possible to change only the pulse width without changing the frequency. Therefore, frequency fluctuations are reduced, and the possibility that electronic equipment malfunctions due to noise due to integral multiples of frequencies is reduced.

以下、第2図〜第4図を参照して本発明の実施
例について述べる。但し、第2図に於いて符号1
〜10及び16で示すものは第1図で同一符号で
示すものと実質的に同一であるので、その説明を
省略する。
Embodiments of the present invention will be described below with reference to FIGS. 2 to 4. However, in Figure 2, the symbol 1
10 and 16 are substantially the same as those indicated by the same reference numerals in FIG. 1, and therefore their explanations will be omitted.

第2図に於いては、電圧検出用の誤差増幅器1
7の一方の入力端子に電圧検出ライン18が結合
され、他方の入力端子に基準電圧源19が接続さ
れている。従つて、その出力端子に接続されたラ
イン20には、第1の制御信号として出力電圧と
基準電圧との差に対応した電圧が得られる。点線
で囲んで示す制御パルス発生回路21にはライン
20から第1の制御信号が入力する外に、入力電
圧検出回路22の出力ライン23から入力電圧に
対応した第2の制御信号が入力する。
In Figure 2, the error amplifier 1 for voltage detection
A voltage detection line 18 is coupled to one input terminal of 7, and a reference voltage source 19 is connected to the other input terminal. Therefore, a voltage corresponding to the difference between the output voltage and the reference voltage is obtained as a first control signal on the line 20 connected to the output terminal. In addition to the first control signal input from line 20 to the control pulse generation circuit 21 shown surrounded by a dotted line, a second control signal corresponding to the input voltage is input from the output line 23 of the input voltage detection circuit 22.

出力電圧に比例した第2の制御信号が入力する
ライン20には直列に充電時定数決定用の入力抵
抗24が接続され、この抵抗24の出力端と接地
ラインとの間には三角波発生用コンデンサ25が
接続されている。また、コンデンサ25の上端は
点線で囲んで示すヒステリシスを有する電圧比較
器26の入力ラインと出力ラインとの両方に接続
されている。比較器26は演算増幅器即ちオペア
ンプ27と抵抗28,29,30,31,32と
で構成されている。そして、オペアンプ27の反
転入力端子には入力抵抗24の出力端子即ちコン
デンサ25の上端が接続され、オペアンプ27の
出力端子が抵抗31を介してコンデンサ25の上
端に接続されている。従つて、コンデンサ25と
比較器26とで無安定マルチバイブレータが形成
され、コンデンサ25の上端に接続された三角波
出力ライン33に第3図A及び第4図Aで説明的
に示すような三角波が得られる。
An input resistor 24 for determining the charging time constant is connected in series to the line 20 into which the second control signal proportional to the output voltage is input, and a triangular wave generating capacitor is connected between the output end of this resistor 24 and the ground line. 25 are connected. Further, the upper end of the capacitor 25 is connected to both the input line and the output line of a voltage comparator 26 having hysteresis, which is shown surrounded by a dotted line. Comparator 26 is comprised of an operational amplifier 27 and resistors 28, 29, 30, 31, and 32. The output terminal of the input resistor 24, that is, the upper end of the capacitor 25 is connected to the inverting input terminal of the operational amplifier 27, and the output terminal of the operational amplifier 27 is connected to the upper end of the capacitor 25 via the resistor 31. Therefore, an astable multivibrator is formed by the capacitor 25 and the comparator 26, and a triangular wave as illustrated in FIGS. 3A and 4A is generated on the triangular wave output line 33 connected to the upper end of the capacitor 25. can get.

34はオペアンプで構成されたオン駆動用電圧
比較器であり、その非反転入力端子は抵抗35と
抵抗36とによる電圧分割点に接続されていると
共に、抵抗37を介して入力電圧検出回路22に
接続されている。また比較器34の反転入力端子
は三角波出力ライン33に結合されている。38
はオペアンプで構成されたオフ駆動用電圧比較器
であり、その非反転入力端子が三角波出力ライン
33に結合され、その反転入力端子が抵抗35と
抵抗36との電圧分割点に接続されていると共
に、抵抗37を介して入力電圧検出回路22に接
続されている。
34 is an on-drive voltage comparator composed of an operational amplifier, and its non-inverting input terminal is connected to a voltage dividing point formed by a resistor 35 and a resistor 36, and is also connected to the input voltage detection circuit 22 via a resistor 37. It is connected. Further, the inverting input terminal of the comparator 34 is coupled to the triangular wave output line 33. 38
is an off-drive voltage comparator composed of an operational amplifier, whose non-inverting input terminal is coupled to the triangular wave output line 33, and whose inverting input terminal is connected to the voltage dividing point between the resistors 35 and 36. , are connected to the input voltage detection circuit 22 via a resistor 37.

39はオンパルス幅設定回路であり、前段の比
較器34の出力ライン40に直列に接続されたコ
ンデンサ41と、出力ライン40と電源ライン+
Vとの間に接続された放電用抵抗42,43とか
ら成る。尚コンデンサ41の出力端はオン駆動用
トランジスタ13のベースに結合されている。4
4はオフパルス幅設定回路であり、前段の比較器
38の出力ライン45に直列に接続されたコンデ
ンサ46と、出力ライン45と電源ライン+Vと
の間に接続された放電用抵抗47,48とから成
る。尚、コンデンサ46の出力端はトランジスタ
49のベースに結合されている。またトランジス
タ49は次段の第2の駆動用トランジスタ14に
ダーリントン接続されている。即ち、そのエミツ
タが次段のトランジスタ14のベースに結合さ
れ、そのコレクタが次段のコレクタに共通接続さ
れている。また、そのエミツタと電源ライン+V
との間に抵抗50が接続されている。
39 is an on-pulse width setting circuit, which includes a capacitor 41 connected in series to the output line 40 of the comparator 34 in the previous stage, and the output line 40 and the power supply line +
It consists of discharge resistors 42 and 43 connected between V and V. Note that the output terminal of the capacitor 41 is coupled to the base of the on-drive transistor 13. 4
4 is an off-pulse width setting circuit, which consists of a capacitor 46 connected in series to the output line 45 of the comparator 38 in the previous stage, and discharge resistors 47 and 48 connected between the output line 45 and the power supply line +V. Become. Note that the output terminal of the capacitor 46 is coupled to the base of the transistor 49. Further, the transistor 49 is Darlington connected to the second driving transistor 14 at the next stage. That is, its emitter is coupled to the base of the next stage transistor 14, and its collector is commonly connected to the next stage's collector. Also, its emitter and power line +V
A resistor 50 is connected between them.

オンオフ制御巻線11はセンタタツプ形式に構
成され、下半分がオン駆動巻線11a、上半分が
オフ駆動巻線11bとして使用され、そのセンタ
タツプが接地されている。オン駆動巻線11aの
一端と正の電源ライン(+V)との間にオン駆動
用トランジスタ13が接続され、オフ駆動巻線1
1bの一端と正の電源ライン(+V)との間にオ
フ駆動用トランジスタ14が接続されている。
The on/off control winding 11 is configured in a center tap type, with the lower half used as the on drive winding 11a and the upper half used as the off drive winding 11b, the center tap of which is grounded. The on-drive transistor 13 is connected between one end of the on-drive winding 11a and the positive power supply line (+V), and the off-drive winding 1
An off-drive transistor 14 is connected between one end of 1b and a positive power supply line (+V).

次に第2図の回路の動作を第3図及び第4図の
波形を参照して説明する。
Next, the operation of the circuit shown in FIG. 2 will be explained with reference to the waveforms shown in FIGS. 3 and 4.

今、第2図の回路に於いて、出力電圧即ち第1
の制御信号が一定に保たれていると仮定すれば、
三角波出力ライン33に周期即ち周波数の一定の
三角波Aが第3図Aに示すように得られ、これが
比較器34,38の一方の入力となる。比較器3
4,38には入力電圧検出回路22から与えられ
る電圧と、電源電圧+Vを抵抗35と抵抗36と
で分割した電圧とを合成することによつて得られ
る入力電圧に比例した第2の制御信号が入力す
る。入力電圧に比例するこの第2の制御信号の電
圧レベルが第3図の実線23aであるとすれば、
第1の比較器34にて三角波Aと第2の制御信号
電圧とが比較され、第1の比較器34から第3図
Bに示すオン時間TONのパルス幅を有する低レベ
ルのパルス幅制御信号が得られる。また第2の比
較器38からは、第1の比較器34の出力と180
度位相差を有して、オフ時間TOFFのパルス幅を
有する低レベルの信号が第3図Cに示すように得
られる。
Now, in the circuit of Fig. 2, the output voltage, that is, the first
Assuming that the control signal of is kept constant,
A triangular wave A having a constant period or frequency is obtained on the triangular wave output line 33 as shown in FIG. 3A, and this becomes one input of the comparators 34 and 38. Comparator 3
4 and 38, a second control signal proportional to the input voltage obtained by combining the voltage applied from the input voltage detection circuit 22 and the voltage obtained by dividing the power supply voltage +V by the resistor 35 and the resistor 36. enters. If the voltage level of this second control signal, which is proportional to the input voltage, is the solid line 23a in FIG.
The first comparator 34 compares the triangular wave A and the second control signal voltage, and the first comparator 34 provides low-level pulse width control having the pulse width of the on time T ON shown in FIG. 3B. I get a signal. Also, from the second comparator 38, the output of the first comparator 34 and 180
A low level signal having a pulse width of off time T OFF with a degree phase difference is obtained as shown in FIG. 3C.

一方、入力電圧が第3図Aの点線23bで示す
ように変化すれば、比較器34,38の出力も第
3図B,Cの点線で示す如く変化する。もし、ス
イツチング回路が電流帰還型でなければ、第3図
Bに示す低レベルのパルス幅制御信号を例えばス
イツチングトランジスタのベース信号として使用
しても差支えない。しかし、本実施例のスイツチ
ング回路は電流帰還型に構成されているので、オ
ンパルス幅設定回路39と駆動トランジスタ13
とによつて、第3図Bのパルスの立上り時点で第
3図Dに示すオンパルスを作り、一方、オフパル
ス設定回路39とトランジスタ14とによつて、
第3図Cのパルスの立上り時点で第3図Eのオフ
パルスを作つている。
On the other hand, if the input voltage changes as shown by the dotted line 23b in FIG. 3A, the outputs of the comparators 34 and 38 also change as shown by the dotted lines in FIGS. 3B and 3C. If the switching circuit is not of the current feedback type, the low level pulse width control signal shown in FIG. 3B may be used, for example, as the base signal of the switching transistor. However, since the switching circuit of this embodiment is configured as a current feedback type, the on-pulse width setting circuit 39 and the drive transistor 13
Accordingly, the on-pulse shown in FIG. 3D is generated at the rising edge of the pulse shown in FIG. 3B, while the off-pulse setting circuit 39 and the transistor 14
The off-pulse shown in FIG. 3E is generated at the rising edge of the pulse shown in FIG. 3C.

オンパルス幅設定回路39はパルスを決定する
ためのコンデンサ41とその放電回路を形成する
抵抗42,43とから成り、コンデンサ41の容
量の調整によつてスイツチングトランジスタ6の
立上り時間trよりも長いオンパルス幅(t1〜t2
のオンパルスを得るように設定されている。一
方、オフパルス幅設定回路44はパルス幅を決定
するコンデンサ46とこの放電回路を形成する抵
抗47,48とから成り、コンデンサ46の容量
の調整により、スイツチングトランジスタ6の蓄
積時間(tstg)と下降時間(tf)との和よりも
少し長いオフパルス幅(t5〜t6)のオフパルスを得
るように設定されている。
The on-pulse width setting circuit 39 consists of a capacitor 41 for determining the pulse and resistors 42 and 43 forming a discharge circuit for the capacitor 41. By adjusting the capacitance of the capacitor 41, the on-pulse width setting circuit 39 is set to be longer than the rise time t r of the switching transistor 6. On-pulse width ( t1 to t2 )
is set to obtain an on-pulse. On the other hand, the off-pulse width setting circuit 44 consists of a capacitor 46 that determines the pulse width and resistors 47 and 48 that form this discharge circuit, and by adjusting the capacitance of the capacitor 46, the storage time (t stg ) of the switching transistor 6 can be adjusted. It is set to obtain an off-pulse with an off-pulse width ( t5 to t6 ) that is slightly longer than the sum of the fall time ( tf ).

比較器34の出力が第3図Bのt1〜t5の期間で
示すように低レベルとなると、比較器34は定電
流吸引型に構成されているので、電源ライン+V
と、トランジスタ13のエミツタ・ベースと、コ
ンデンサ41とを介してコンデンサ41の充電電
流が流れ、トランジスタ13がオンになり、コン
デンサ41の容量C1で決定されたオンパルスが
トランス4のオン駆動巻線11aに印加され、ス
イツチングトランジスタ6がオン駆動される。一
方、第3図のt5〜t7期間に於いて、第2の比較器
38の出力が低レベルになり、逆に第1の比較器
34の出力が高レベルになると、上側の第1のオ
ンパルス幅設定回路39のコンデンサ41の充電
電荷は抵抗42,43の回路によつて放電され
る。また、第2の比較器38の低レベル出力に応
答して電源ライン+Vと、トランジスタ14のエ
ミツタ・ベースと、トランジスタ49のエミツ
タ・ベースと、コンデンサ46と、比較器38と
の回路によつてコンデンサ46の充電が行われ
る。この際、比較器38は定電流吸引型に構成さ
れているので、コンデンサ46は定電流充電さ
れ、オンパルスの幅はコンデンサ46の容量C2
によつて決定される。尚、2つのトランジスタ1
4,49がダーリントン接続されて電流増幅率が
大きくなつているので、コンデンサ46の充電波
形に応答して十分なオフパルスを得ることが出来
る。オフパルスがトランス4のオフ駆動巻線11
bに印加されると、トランジスタ6が逆バイアス
駆動され、オフに転換される。
When the output of the comparator 34 becomes low level as shown in the period t 1 to t 5 in FIG. 3B, since the comparator 34 is configured as a constant current drawing type,
Then, the charging current of the capacitor 41 flows through the emitter base of the transistor 13 and the capacitor 41, the transistor 13 is turned on, and the on-pulse determined by the capacitance C1 of the capacitor 41 is applied to the on-drive winding of the transformer 4. 11a, and the switching transistor 6 is turned on. On the other hand, in the period t5 to t7 in FIG. 3, when the output of the second comparator 38 becomes low level and conversely, the output of the first comparator 34 becomes high level, The charge in the capacitor 41 of the on-pulse width setting circuit 39 is discharged by a circuit including resistors 42 and 43. In addition, in response to the low level output of the second comparator 38, a circuit including the power supply line +V, the emitter-base of the transistor 14, the emitter-base of the transistor 49, the capacitor 46, and the comparator 38 The capacitor 46 is charged. At this time, since the comparator 38 is configured as a constant current drawing type, the capacitor 46 is charged with a constant current, and the width of the on-pulse is determined by the capacitance C 2 of the capacitor 46.
determined by. In addition, two transistors 1
4 and 49 are connected in a Darlington manner to increase the current amplification factor, it is possible to obtain a sufficient off-pulse in response to the charging waveform of the capacitor 46. The off pulse is the off drive winding 11 of the transformer 4.
When applied to b, transistor 6 is reverse biased and turned off.

次に、入力電圧が一定で出力電圧のみが変化し
た場合に於いては、第4図Aに示す如く第2の制
御信号の電圧レベルは実線23aで示すように一
定に保たれ、出力電圧に対応する第1の制御信号
に応答して三角波Aのみが変化する。即ち、コン
デンサ25と比較器26とから成る無安定マルチ
バイブレータの三角波の周期が第4図の点線とで
示すように変化する。これを更に詳しく説明する
と、出力電圧の上昇に応じてライン20に於ける
第1の制御信号電圧が高くなると、コンデンサ2
5の充電電圧の立上りが速くなる。そして、この
電圧がオペアンプ27の基準電圧よりも高くなる
と、オペアンプ27の基準電圧よりも高くなる
と、オペアンプ27の出力が低レベルに反転し、
コンデンサ25の放電回路がコンデンサ25と抵
抗31とオペアンプ27とから成る回路で形成さ
れる。ところで、オペアンプ27は定電流吸引型
に構成されているので、出力が低レベルに反転し
た際に、一定電流の流れ込みのみを許容する。コ
ンデンサ25の放電期間に於いてコンデンサ25
のみが接続されていれば、コンデンサ25は常に
定電流放電されることになるが、オペアンプ27
の出力端子には、第1の制御信号のライン20が
接続され、このライン20の電圧が出力電圧に応
じて変化するので、第1の制御信号とコンデンサ
25の充電電圧との合成電流がオペアンプ27の
出力端子に流れ込むことになり、第1の制御信号
即ち出力電圧が高い場合には、これに基づく電流
成分が必然的に多くなり、逆にコンデンサ25の
放電電流が少なくなり、比較器26のヒステリシ
スの低レベルトリガポイントに達するまでの時間
が長くなる。従つて、三角波Aの発生周期が長く
なり、スイツチングトランジスタ6のオン・オフ
周期もT1からT2に変化する。尚、三角波Aと実
線23aで示す第2の制御信号との交差点は三角
波Aの比較的上に設定されているので、三角波A
の周期が出力電圧に応答して変化しても、オン時
間TONは殆んど変化せず、オフ時間TOFFが主と
して変化する。上述から明らかなように、出力電
圧が変化した場合には、スイツチングトランジス
タ6のスイツチングの周波数がオフ時間TOFF
変化に基づいて変化し、出力電圧を一定に保つよ
うな制御となる。
Next, when the input voltage is constant and only the output voltage changes, as shown in FIG. 4A, the voltage level of the second control signal is kept constant as shown by the solid line 23a, and the output voltage Only the triangular wave A changes in response to the corresponding first control signal. That is, the period of the triangular wave of the astable multivibrator composed of the capacitor 25 and the comparator 26 changes as shown by the dotted line in FIG. To explain this in more detail, as the first control signal voltage on line 20 increases in response to an increase in output voltage, capacitor 2
5, the charging voltage rises faster. When this voltage becomes higher than the reference voltage of the operational amplifier 27, the output of the operational amplifier 27 is inverted to a low level.
A discharge circuit for the capacitor 25 is formed by a circuit including the capacitor 25, a resistor 31, and an operational amplifier 27. By the way, since the operational amplifier 27 is configured as a constant current attraction type, it only allows a constant current to flow in when the output is reversed to a low level. During the discharge period of the capacitor 25, the capacitor 25
If only the operational amplifier 27 is connected, the capacitor 25 will always be discharged with a constant current.
A first control signal line 20 is connected to the output terminal of the operational amplifier, and the voltage of this line 20 changes according to the output voltage, so that the combined current of the first control signal and the charging voltage of the capacitor 25 flows through the operational amplifier. If the first control signal, that is, the output voltage is high, the current component based on this will inevitably increase, and conversely, the discharge current of the capacitor 25 will decrease, and the comparator 26 will flow into the output terminal of the comparator 26. It takes longer to reach the low level trigger point of hysteresis. Therefore, the generation cycle of the triangular wave A becomes longer, and the on/off cycle of the switching transistor 6 also changes from T1 to T2 . Incidentally, since the intersection point between the triangular wave A and the second control signal shown by the solid line 23a is set relatively above the triangular wave A, the triangular wave A
Even if the cycle of T changes in response to the output voltage, the on time T ON hardly changes, and the off time T OFF changes mainly. As is clear from the above, when the output voltage changes, the switching frequency of the switching transistor 6 changes based on the change in the off time T OFF , resulting in control that keeps the output voltage constant.

入力電圧と出力電圧との両方が同時に変化した
場合には、第3図と第4図との合成の制御とな
る。
When both the input voltage and the output voltage change simultaneously, the control is a combination of those shown in FIGS. 3 and 4.

上述から明らかなように、本実施例の装置には
次の利点がある。
As is clear from the above, the device of this embodiment has the following advantages.

(a) 入力電圧が変化した場合には、オン時間TON
の変化で電圧を調整するので、スイツチング周
波数が変化しない。従つて、周波数の変化が少
なくなり、動作周波数の整数倍のノイズによる
電子機器の誤動作の可能性が少なくなる。尚、
負荷9の変動によつて出力電圧が変動し、スイ
ツチングの周波数が変化するが、軽負荷になる
ことによつてスイツチングの周波数が変化した
場合には、電源装置の主回路の電流が小さいの
で、雑音のレベルが低く、誤動作の可能性は少
ない。また垂下過電流保護動作時は異常事態で
あるため、雑音障害となる可能性は少ない。
(a) When the input voltage changes, the on-time T ON
Since the voltage is adjusted by changes in , the switching frequency does not change. Therefore, frequency changes are reduced, and the possibility of electronic equipment malfunctioning due to noise that is an integral multiple of the operating frequency is reduced. still,
The output voltage fluctuates due to fluctuations in the load 9, and the switching frequency changes, but if the switching frequency changes due to a light load, the current in the main circuit of the power supply is small, so The noise level is low and the possibility of malfunction is low. Furthermore, since it is an abnormal situation when the drooping overcurrent protection is activated, there is little possibility that it will cause a noise disturbance.

(b) オンパルス幅設定回路39とオフパルス幅設
定回路40とを設け、オンパルス幅よりもオフ
パルス幅を大きく設定したので、スイツチング
トランジスタ6をオン駆動する時に必要以上に
駆動電流が流れ続けることが制限され、駆動電
力の損失を小さくすることが出来る。
(b) Since an on-pulse width setting circuit 39 and an off-pulse width setting circuit 40 are provided, and the off-pulse width is set larger than the on-pulse width, it is possible to limit the drive current from continuing to flow more than necessary when turning on the switching transistor 6. This makes it possible to reduce drive power loss.

(c) コンデンサ41,46と巻線11a,11b
との間にトランジスタ13,14を介在させ、
且つトランジスタ13,14の電流増加率に余
裕を持たせてあるので、コンデンサの充電波形
を無視することが出来るような急峻な波形を得
ることが可能となり、スイツチング速度を早め
ることが可能になる。
(c) Capacitors 41, 46 and windings 11a, 11b
Transistors 13 and 14 are interposed between the
Further, since a margin is provided for the current increase rate of the transistors 13 and 14, it is possible to obtain a steep waveform that allows the charging waveform of the capacitor to be ignored, and it is possible to increase the switching speed.

(d) コンデンサ25と比較器26とから成る無安
定マルチバイブレータで可変周波数発振器を構
成しているので、三角波の周波数を出力電圧に
対応させて比較的容易に変化させることが出来
る。
(d) Since the variable frequency oscillator is constituted by the astable multivibrator consisting of the capacitor 25 and the comparator 26, the frequency of the triangular wave can be relatively easily changed in accordance with the output voltage.

以上、実施例について述べたが、本発明はこれ
に限定されるものではなく、更に変形可能なもの
である。例えば、1石型トランジスタ直流電源装
置に限ることなく、センタタツプを有するトラン
スの両端にスイツチングトランジスタを夫々接続
した並列インバータ方式の回路、又はブリツジイ
ンバータ回路等にも適用可能である。また、電流
帰還型とせずに第3図Bの信号を直接にスイツチ
ングトランジスタの駆動信号とする場合にも適用
可能である。また、一対の比較器34,38を設
けずに、例えば一方の比較器34の反転信号を形
成し、これによつてオフパルスを作るようにして
もよい。また、一方の比較器34の高レベル期間
に応答してオフパルスを作るようにしてもよい。
また、比較器34,38の低レベル出力をパルス
幅制御信号として利用しているが、トランジスタ
13,14を高レベルのベース信号に応答する形
式として比較器34,38から高レベル出力を発
生するようにしてもよい。また、第1及び第2の
制御信号は、出力電圧及び入力電圧と等しいか又
は比例するようなものであれば、どのような信号
でもよい。またトランジスタ以外のサイリスタ等
をスイツチング素子として使用する回路にも適用
可能である。
Although the embodiments have been described above, the present invention is not limited thereto and can be further modified. For example, the present invention is not limited to a single transistor type DC power supply, but can also be applied to a parallel inverter type circuit in which switching transistors are connected to both ends of a transformer having a center tap, or a bridge inverter circuit. It is also applicable to the case where the signal shown in FIG. 3B is directly used as a driving signal for a switching transistor without using a current feedback type. Furthermore, instead of providing the pair of comparators 34 and 38, for example, an inverted signal from one of the comparators 34 may be formed, thereby creating an off pulse. Alternatively, an off pulse may be generated in response to the high level period of one of the comparators 34.
Further, the low level outputs of the comparators 34 and 38 are used as pulse width control signals, but the transistors 13 and 14 are configured to respond to high level base signals to generate high level outputs from the comparators 34 and 38. You can do it like this. Further, the first and second control signals may be any signals as long as they are equal to or proportional to the output voltage and the input voltage. It is also applicable to circuits that use thyristors and the like as switching elements other than transistors.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の電流帰還型トランジスタ直流安
定化電源装置の回路図、第2図は本発明の実施例
に係わる電源装置の回路図、第3図及び第4図は
第2図のA〜F点の状態を示す波形図である。 尚図面に用いられている符号に於いて、4は電
流帰還トランス、5は電流帰還巻線、6はスイツ
チングトランジスタ、10はベース駆動巻線、1
1はオンオフ制御巻線、11aはオン駆動巻線、
11bはオフ駆動巻線、13,14はトランジス
タ、21は制御パルス発生回路、34は電圧比較
器、38は電圧比較器、39はオンパルス幅設定
回路、41はコンデンサ、44はオフパルス幅設
定回路、46はコンデンサである。
Fig. 1 is a circuit diagram of a conventional current feedback transistor DC stabilized power supply device, Fig. 2 is a circuit diagram of a power supply device according to an embodiment of the present invention, and Figs. 3 and 4 are A to A in Fig. 2. FIG. 3 is a waveform diagram showing the state of point F. FIG. In the symbols used in the drawings, 4 is a current feedback transformer, 5 is a current feedback winding, 6 is a switching transistor, 10 is a base drive winding, and 1 is a current feedback transformer.
1 is an on-off control winding, 11a is an on-drive winding,
11b is an off-drive winding, 13 and 14 are transistors, 21 is a control pulse generation circuit, 34 is a voltage comparator, 38 is a voltage comparator, 39 is an on-pulse width setting circuit, 41 is a capacitor, 44 is an off-pulse width setting circuit, 46 is a capacitor.

Claims (1)

【特許請求の範囲】 1 スイツチング回路の出力電圧に対応した第1
の制御信号の電圧変化に応答して周期が変化する
ように形成された三角波発生回路と、 前記三角波発生回路から得られる三角波と前記
スイツチング回路の入力電圧に対応した第2の制
御信号とを比較し、前記三角波の電圧が前記第2
の制御信号の電圧よりも高い期間に第1のレベル
の出力を発生し、前記三角波の電圧が前記第2の
制御信号の電圧よりも低い期間に第2のレベルの
出力を発生する電圧比較器と を具備して前記電圧比較器からスイツチング制御
のための制御パルスを発生するスイツチング制御
パルス発生回路。 2 前記三角波発生回路は、前記第1の制御信号
に応答して三角波を発生する無安定マルチバイブ
レータである特許請求の範囲第1項記載のスイツ
チング制御パルス発生回路。
[Claims] 1. A first circuit corresponding to the output voltage of the switching circuit.
a triangular wave generation circuit formed so that the period changes in response to a voltage change of a control signal; and a comparison between the triangular wave obtained from the triangular wave generation circuit and a second control signal corresponding to the input voltage of the switching circuit. and the voltage of the triangular wave is
a voltage comparator that generates a first level output during a period when the voltage of the triangular wave is higher than the voltage of the control signal, and generates a second level output during a period when the voltage of the triangular wave is lower than the voltage of the second control signal; A switching control pulse generation circuit for generating a control pulse for switching control from the voltage comparator. 2. The switching control pulse generation circuit according to claim 1, wherein the triangular wave generation circuit is an astable multivibrator that generates a triangular wave in response to the first control signal.
JP56129588A 1981-08-19 1981-08-19 Switching control pulse generating circuit Granted JPS5850023A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56129588A JPS5850023A (en) 1981-08-19 1981-08-19 Switching control pulse generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56129588A JPS5850023A (en) 1981-08-19 1981-08-19 Switching control pulse generating circuit

Publications (2)

Publication Number Publication Date
JPS5850023A JPS5850023A (en) 1983-03-24
JPS6227624B2 true JPS6227624B2 (en) 1987-06-16

Family

ID=15013153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56129588A Granted JPS5850023A (en) 1981-08-19 1981-08-19 Switching control pulse generating circuit

Country Status (1)

Country Link
JP (1) JPS5850023A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504396Y2 (en) * 1991-10-18 1996-07-10 株式会社ピーエフユー Paper guide

Also Published As

Publication number Publication date
JPS5850023A (en) 1983-03-24

Similar Documents

Publication Publication Date Title
US4346332A (en) Frequency shift inverter for variable power control
JPS5926193B2 (en) Switch mode power supply circuit
JPS631039B2 (en)
JPH0412792Y2 (en)
JPS6227624B2 (en)
CA1109122A (en) Speed regulator
US4412279A (en) Switching regulator with transient reduction circuit
EP0156586B1 (en) Switching power supply
US3426283A (en) Quadrature signal suppression circuit
JPH0422670B2 (en)
JPH0373191B2 (en)
JPS6161508B2 (en)
JPH078143B2 (en) Inverter device
JPH0715213Y2 (en) Switching transistor drive circuit
JPH06106019B2 (en) DC-DC converter
JPH0224278Y2 (en)
JPS605756Y2 (en) DC stabilized power supply
JPS6036605B2 (en) switching regulator
JPH0716302B2 (en) Switching power supply circuit
JPH0713435Y2 (en) Inverter device
JP2589820Y2 (en) Switching power supply
JP2811377B2 (en) AC power supply
JPS62178171A (en) High-voltage power unit
JPH0226228Y2 (en)
JP2816892B2 (en) Resonant switching power supply