JPS6227732B2 - - Google Patents
Info
- Publication number
- JPS6227732B2 JPS6227732B2 JP58124711A JP12471183A JPS6227732B2 JP S6227732 B2 JPS6227732 B2 JP S6227732B2 JP 58124711 A JP58124711 A JP 58124711A JP 12471183 A JP12471183 A JP 12471183A JP S6227732 B2 JPS6227732 B2 JP S6227732B2
- Authority
- JP
- Japan
- Prior art keywords
- stacking faults
- wafer
- annealing
- silicon
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の基体として用いられる
シリコンウエーハに関する。
シリコンウエーハに関する。
従来のシリコンウエーハの製造の標準プロセス
は、第３図を参照し、単結晶引き上げ工程１また
はフローテイングゾーン工程により形成されたシ
リコンインゴツトをダイヤモンドカツターにより
薄いウエーハにスライスする工程２、その後その
両面をラツピング（機械研摩）工程３、スライス
やラツプ歪層を除去するためのエツチング工程４
（省略することもある）を経て、さいごに鏡面仕
上研摩工程５を行なうものである。
は、第３図を参照し、単結晶引き上げ工程１また
はフローテイングゾーン工程により形成されたシ
リコンインゴツトをダイヤモンドカツターにより
薄いウエーハにスライスする工程２、その後その
両面をラツピング（機械研摩）工程３、スライス
やラツプ歪層を除去するためのエツチング工程４
（省略することもある）を経て、さいごに鏡面仕
上研摩工程５を行なうものである。
このような従来法で製造されたシリコンウエー
ハ中には微小不純物集合体（第３図の各ブロツク
中に多数の点により示す）が存在する。従つて従
来法のウエーハには、これらが多数の微小欠陥と
して全面に分布しておりこのようなウエーハを多
重の不純物拡散等のための酸化性雰囲気中での高
温処理により前記微小欠陥がもととなつて、いわ
ゆる積層欠陥が発生しやすい。これはシリコン単
結晶中に凍結された前記微小不純物集合体（酸素
一原子空孔、酸素一炭素等の複合体と言われてい
るがその詳細は不明）がそのまま加工されたウエ
ーハに残存するため、それが核となつて積層欠陥
が発生すると考えられている。そしてこの種の欠
陥はそれを有するシリコンウエーハを使用した半
導体製品の雑音、耐圧劣化、リーク電流増大等の
各種障害の原因となり、素子歩留りを著しく低下
させるものとなつた。そしてこのことは微小不純
物集合体を除去できない従来法の大きな欠点であ
つた。
ハ中には微小不純物集合体（第３図の各ブロツク
中に多数の点により示す）が存在する。従つて従
来法のウエーハには、これらが多数の微小欠陥と
して全面に分布しておりこのようなウエーハを多
重の不純物拡散等のための酸化性雰囲気中での高
温処理により前記微小欠陥がもととなつて、いわ
ゆる積層欠陥が発生しやすい。これはシリコン単
結晶中に凍結された前記微小不純物集合体（酸素
一原子空孔、酸素一炭素等の複合体と言われてい
るがその詳細は不明）がそのまま加工されたウエ
ーハに残存するため、それが核となつて積層欠陥
が発生すると考えられている。そしてこの種の欠
陥はそれを有するシリコンウエーハを使用した半
導体製品の雑音、耐圧劣化、リーク電流増大等の
各種障害の原因となり、素子歩留りを著しく低下
させるものとなつた。そしてこのことは微小不純
物集合体を除去できない従来法の大きな欠点であ
つた。
本願発明者は上記問題を解決するべく種々検討
し、シリコンウエーハを非酸化性雰囲気中で高温
アニールを行なうことにより従来法では除去でき
なかつた微小不純物集合体をゲツターし、その素
子歩留りの向上をはかると共に積層欠陥の核とな
るべきものを未然に除去し素子製造課程での発生
を防止することを考えた。
し、シリコンウエーハを非酸化性雰囲気中で高温
アニールを行なうことにより従来法では除去でき
なかつた微小不純物集合体をゲツターし、その素
子歩留りの向上をはかると共に積層欠陥の核とな
るべきものを未然に除去し素子製造課程での発生
を防止することを考えた。
したがつてこの発明の目的は半導体素子製造プ
ロセスで微小不純物集合体を除去し、未然に積層
欠陥の発生を防止することができるシリコンウエ
ーハを提供することにある。
ロセスで微小不純物集合体を除去し、未然に積層
欠陥の発生を防止することができるシリコンウエ
ーハを提供することにある。
以下、実施例にそつてこの発明を具体的に説明
する。
する。
第１図はこの発明によるシリコンウエーハの製
造プロセスを従来法（第３図）と即照して示すも
のである。
造プロセスを従来法（第３図）と即照して示すも
のである。
同図に各ブロツク線図で示される単結晶引き上
げ（工程）１、スライシング（工程）２、ラツピ
ング（工程）３およびエツチング（工程）４まで
は従来法をそのまま採用する。
げ（工程）１、スライシング（工程）２、ラツピ
ング（工程）３およびエツチング（工程）４まで
は従来法をそのまま採用する。
上記ラツピング工程またはエツチング工程を経
たシリコンウエーハに対し高温アニール（工程）
６を行なう。この高温アニールは、例えば1000℃
〜1250℃、非酸化雰囲気例えば窒素雰囲気中で２
〜20時間行なう。このアニールによつて微小不純
物集合体は欠陥の吸収場所である表面層に集ま
り、その結果中央部分を残して、欠陥のない領域
が形成される。
たシリコンウエーハに対し高温アニール（工程）
６を行なう。この高温アニールは、例えば1000℃
〜1250℃、非酸化雰囲気例えば窒素雰囲気中で２
〜20時間行なう。このアニールによつて微小不純
物集合体は欠陥の吸収場所である表面層に集ま
り、その結果中央部分を残して、欠陥のない領域
が形成される。
この後、ウエーハの両面に対し、エツチング
（工程）７を行ない、表面から５〜10μの部分を
除去する。
（工程）７を行ない、表面から５〜10μの部分を
除去する。
さいごに鏡面仕上げ（工程）５を行ないシリコ
ンウエーハが完成する。なお同図において、各ブ
ロツクをウエーハの一断面とみなし、微小不純物
集合体の分布を点により示してある。
ンウエーハが完成する。なお同図において、各ブ
ロツクをウエーハの一断面とみなし、微小不純物
集合体の分布を点により示してある。
このような本発明によれば、素子特性に悪影響
を及ぼす微小不純物集合体をゲツターしさらに積
層欠陥の発生を防止し、素子歩留りの向上、特性
のばらつきを少なくする効果が得られる。
を及ぼす微小不純物集合体をゲツターしさらに積
層欠陥の発生を防止し、素子歩留りの向上、特性
のばらつきを少なくする効果が得られる。
特にこの発明は60mm径以上の大断面の無転位単
結晶において顕著な効果を示した。
結晶において顕著な効果を示した。
この発明によつてその目的が達成できる理由は
下記の実験データにより明らかである。
下記の実験データにより明らかである。
第２図において、ａは従来法により製造された
Ｐ（リン）ドープのｎ型シリコンウエーハ（厚さ
400〜450μ、比抵抗５〜８Ωcm）に高温酸化処理
を行ない、二酸化シリコン膜を２μの厚さに形成
したもののウエーハ拡大断面を示すものである。
同図の×印は積層欠陥を示すもので酸化によつて
前記微小不純物集合体が積層欠陥となつたものと
考えられる。このような積層欠陥は結晶内全域に
分布し、ウエーハの主面である円板表面において
渦巻状として顕著にあらわれる。
Ｐ（リン）ドープのｎ型シリコンウエーハ（厚さ
400〜450μ、比抵抗５〜８Ωcm）に高温酸化処理
を行ない、二酸化シリコン膜を２μの厚さに形成
したもののウエーハ拡大断面を示すものである。
同図の×印は積層欠陥を示すもので酸化によつて
前記微小不純物集合体が積層欠陥となつたものと
考えられる。このような積層欠陥は結晶内全域に
分布し、ウエーハの主面である円板表面において
渦巻状として顕著にあらわれる。
ｂはａと同じ条件のシリコンウエーハをラツピ
ング、エツチング後に1000゜〜1250℃で２時間〜
20時間アニール処理し、これを素子形成過程でａ
の条件で高温酸化処理して二酸化シリコン膜を形
成した場合のウエハ断面を示すものである。この
場合×印で示される積層欠陥は表面層近傍（深さ
５〜10μ）８，９及び中央部１０に集中的に分布
し、表面層と中央部との間の領域（50〜100μ）
１１，１２には積層欠陥は全く観察されない。
ング、エツチング後に1000゜〜1250℃で２時間〜
20時間アニール処理し、これを素子形成過程でａ
の条件で高温酸化処理して二酸化シリコン膜を形
成した場合のウエハ断面を示すものである。この
場合×印で示される積層欠陥は表面層近傍（深さ
５〜10μ）８，９及び中央部１０に集中的に分布
し、表面層と中央部との間の領域（50〜100μ）
１１，１２には積層欠陥は全く観察されない。
ｃは上記ｂの条件でアニール処理したウエハの
両面を５〜10μの厚さでエツチングして表面層を
除去したものをａ、ｂの条件で高温酸化処理した
ものである。この場合、表面から50〜100μの深
さにわたり積層欠陥が全く見られない領域１１，
１２が得られる。ウエハの円板表面でも積層欠陥
が観察されないのは勿論である。
両面を５〜10μの厚さでエツチングして表面層を
除去したものをａ、ｂの条件で高温酸化処理した
ものである。この場合、表面から50〜100μの深
さにわたり積層欠陥が全く見られない領域１１，
１２が得られる。ウエハの円板表面でも積層欠陥
が観察されないのは勿論である。
これらの実験データから、アニールにより積層
欠陥の核となる微小不純物集合体はその吸収場所
である表面層に集まるため（第１図６）、その表
面層を除去することにより、（第１図７）その後
の酸化性雰囲気中での熱処理を経ても積層欠陥の
発生しない領域が形成される。そして素子形成に
あたつて、例えばpn接合をこの積層欠陥のない
領域に形成することになり、したがつて素子歩留
りの向上に寄与する。
欠陥の核となる微小不純物集合体はその吸収場所
である表面層に集まるため（第１図６）、その表
面層を除去することにより、（第１図７）その後
の酸化性雰囲気中での熱処理を経ても積層欠陥の
発生しない領域が形成される。そして素子形成に
あたつて、例えばpn接合をこの積層欠陥のない
領域に形成することになり、したがつて素子歩留
りの向上に寄与する。
この発明は前記実施例に限定されるものでな
く、これ以外の種々の形態で実施できる。例え
ば、アニール条件として非酸化性雰囲気に真空ア
ニールでも良く、アニール温度、アニール時間は
素子形成過程の酸化処理条件によつて種々に変更
し得る。一般的にアニール温度が高いときは時間
は短かく、低い場合は時間は長くすることにな
る。
く、これ以外の種々の形態で実施できる。例え
ば、アニール条件として非酸化性雰囲気に真空ア
ニールでも良く、アニール温度、アニール時間は
素子形成過程の酸化処理条件によつて種々に変更
し得る。一般的にアニール温度が高いときは時間
は短かく、低い場合は時間は長くすることにな
る。
この発明は半導体素子製造に用いられるシリコ
ンウエーハ全般に適用できる。
ンウエーハ全般に適用できる。
第１図はこの発明によるシリコンウエーハの製
造プロセスを示すブロツク線図で各ブロツクは微
小不純物集合体の分布状態を示すウエーハ断面を
兼ねる。第２図ａ〜ｃはこの発明の一実施例の実
験データであり積層欠陥の分布状態を示すウエー
ハの拡大断面図、第３図は従来の標準プロセスを
示すブロツク線図、各ブロツクは微小不純物集合
体の存在を示すウエーハ断面を兼ねるものであ
る。 １……単結晶引き上げ工程、２……スライシン
グ工程、３……ラツピング工程、４……エツチン
グ工程、５……鏡面仕上工程、６……アニール工
程、７……エツチング工程、８，９……積層欠陥
の集中した表面層、１０……積層欠陥の集中した
中央部、１１，１２……積層欠陥の少ない領域。
造プロセスを示すブロツク線図で各ブロツクは微
小不純物集合体の分布状態を示すウエーハ断面を
兼ねる。第２図ａ〜ｃはこの発明の一実施例の実
験データであり積層欠陥の分布状態を示すウエー
ハの拡大断面図、第３図は従来の標準プロセスを
示すブロツク線図、各ブロツクは微小不純物集合
体の存在を示すウエーハ断面を兼ねるものであ
る。 １……単結晶引き上げ工程、２……スライシン
グ工程、３……ラツピング工程、４……エツチン
グ工程、５……鏡面仕上工程、６……アニール工
程、７……エツチング工程、８，９……積層欠陥
の集中した表面層、１０……積層欠陥の集中した
中央部、１１，１２……積層欠陥の少ない領域。
Claims (1)
- １ シリコンウエーハの表面から一定の深さをも
つて形成された欠陥のない領域と、シリコンウエ
ーハの中央部に位置する欠陥が存在する領域とか
らなり、上記欠陥の存在する領域に達しないよう
に欠陥のない表面領域にPN接合を形成してなる
ことを特徴とするシリコンウエーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124711A JPS5925231A (ja) | 1983-07-11 | 1983-07-11 | シリコンウエ−ハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124711A JPS5925231A (ja) | 1983-07-11 | 1983-07-11 | シリコンウエ−ハ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11770675A Division JPS6019144B2 (ja) | 1975-10-01 | 1975-10-01 | シリコンウエ−ハの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5925231A JPS5925231A (ja) | 1984-02-09 |
| JPS6227732B2 true JPS6227732B2 (ja) | 1987-06-16 |
Family
ID=14892210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58124711A Granted JPS5925231A (ja) | 1983-07-11 | 1983-07-11 | シリコンウエ−ハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925231A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020217326A1 (ja) * | 2019-04-23 | 2020-10-29 | マクセル株式会社 | ヘッドマウントディスプレイ装置 |
| US11077096B2 (en) | 2003-08-29 | 2021-08-03 | Veloxis Pharmaceuticals Inc. | Modified release compositions comprising tacrolimus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4078822B2 (ja) * | 2001-10-10 | 2008-04-23 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
-
1983
- 1983-07-11 JP JP58124711A patent/JPS5925231A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11077096B2 (en) | 2003-08-29 | 2021-08-03 | Veloxis Pharmaceuticals Inc. | Modified release compositions comprising tacrolimus |
| US11129815B2 (en) | 2003-08-29 | 2021-09-28 | Veloxis Pharmaceuticals Inc. | Solid dispersions comprising tacrolimus |
| WO2020217326A1 (ja) * | 2019-04-23 | 2020-10-29 | マクセル株式会社 | ヘッドマウントディスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5925231A (ja) | 1984-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4276114A (en) | Semiconductor substrate and a manufacturing method thereof | |
| KR0132036B1 (ko) | 반도체기판 및 그 처리방법 | |
| KR100733111B1 (ko) | 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼 | |
| US5738942A (en) | Semiconductor silicon wafer and process for producing it | |
| JP3252702B2 (ja) | 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ | |
| US4144099A (en) | High performance silicon wafer and fabrication process | |
| KR20210037655A (ko) | 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 | |
| JPS583374B2 (ja) | シリコン単結晶の処理方法 | |
| US4878988A (en) | Gettering process for semiconductor wafers | |
| US5066359A (en) | Method for producing semiconductor devices having bulk defects therein | |
| JPH04163920A (ja) | Ｓｉ基板の製造方法 | |
| JPS6019144B2 (ja) | シリコンウエ−ハの製造法 | |
| US4564416A (en) | Method for producing a semiconductor device | |
| JP2621325B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPS6227732B2 (ja) | ||
| JPH0518254B2 (ja) | ||
| WO2011021349A1 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2004214402A (ja) | 半導体基板及びその製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JP3134951B2 (ja) | シリコン単結晶の処理方法 | |
| JPH023539B2 (ja) | ||
| JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
| JPS5999727A (ja) | シリコンウエ−ハの製造方法 | |
| JP2652344B2 (ja) | シリコンウエーハ | |
| JPS60176241A (ja) | 半導体基板の製造方法 |