JPS6227848A - バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バス制御方式に関し、特に情報処理装置にお
けるバスの制御方式に関する。

〔従来の技術〕

従来、この種のバス制御方式は複数のモジュールをバス
により結合し、各モジュールが前記バスを介して通信を
行なうというバスシステムがある。

このようなバスシステムは第３図に示すように、複数の
モジュールト・・ｎがバスに接続されており、モジュー
ルト・・ｎにはそれぞれ１・・・ｎのアドレスが設定さ
れていて、各モジュールが自分に設定されたアドレスと
通信しようとする相手に設定されたアドレスとをバス上
へ送出することによりデータ転送を行なうように構成さ
れている。

たとえば、モジュール１からモジュール２ヘデータを転
送する場合はまず、モジュール１がバスの使用権を獲得
するための動作を行なう、モジュール１は使用権を獲得
すると要求側モジュールとなり、バス上へ自分のアドレ
ス（以下ＳＡと略す）の”１°°と通信したい相手のア
ドレス（以下ＤＡと略す）の°“２゛′と必要なデータ
とを送出する。

モジュール２は、要求側モジュールより送出された相手
アドレスＤＡが自分のアドレスの２″であることを認識
すると応答側モジュールとなり送出された自アドレスＳ
Ａ、相手アドレスＤＡ及びデータを取り込み、さらに必
要な動作を行ない、データ転送が終了する。

次に、モジュール１から他のすべてのモジュール２・・
・ｎヘデータ転送する場合はモジュール１が前記と同様
に使用権を獲得するとバス上へ自アドレスＳＡの１°′
と相手アドレスＤＡとしてすべてのモジュール宛を表わ
すあらかじめ定められた同報通信アドレス（以下ＧＡと
略す）と必要なデータとを送出する。他のすべてのモジ
ュールは、要求側モジュールより送出された相手アドレ
スＤＡが回報通信アドレスＧＡであることを認識すると
応答側モジュールとなり送出された自アドレスＳＡ、相
手アドレスＤＡ及びデータを取り込み、さらに必要な動
作を行ないデータ転送が終了する。

以上のように従来のバス制御方式では、要求側モジュー
ルと応答側モジュールとの１対１通信又は要求側モジュ
ールと他のすべてのモジュールという通信のみが行なえ
る。

〔発明が解決しようとする問題点〕

上述した従来のバス制御方式は、バスの使用権を獲得し
た要求側モジュールが送出する相手アドレスと一致する
アドレスを持ったモジュールと通信を行なうか又はあれ
かしめ定められた回報通信アドレスを相手アドレスＤＡ
として使用することにより要求側モジュール以外のバス
上のすべてのモジュールとデータ転送を行なう方式とな
っているので、バスの使用権を獲得した要求側モジュニ
ルが任意の複数のモジュールと同時に通信を行なうとい
うことができないという欠点があった。

〔問題点を解決するための手段〕

本発明のバス制御方式は複数のモジュールを持ち、要求
側モジュールが自分のアドレスを自アドレスとして、応
答側モジュールのアドレスを相手アドレスとしてバス上
に送信することにより通信を行なうバス制御方式におい
て、バス上に接続されている各モジュール内に自分が持
っている自アドレスと要求側モジュールより送信された
相手アドレスとが一致したことを判定する相手アドレス
−回路と、受信したい相手のアドレスを設定する相手ア
ドレスレジスタと、該相手アドレスレジスタに設定され
た値と要求側モジュールより送信された自アドレスとが
一致したことを判定する自アドレス一致回路とを有する
。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示す。第１図において、本
実施例は複数のモジュール３．４．１５を持ちそれぞれ
バス３０を介して接続されている。

各モジュールは要求側モジュール又は応答側モジュール
になり得るが、要求側モジュールが自分のアドレスを自
アドレスとして、応答側モジュールのアドレスを相手ア
ドレスとしてバス３０上に送信することにより通信を行
なうバス制御方式で、各モジューｌしくたとえば、モジ
ュール４）には自分が持っている自アドレスと要求側モ
ジュールより送信された相手アドレスとが一致したこと
を判定する相手アドレス一致回路７と、受信したい相手
のアドレスを設定する相手アドレスレジスタ９と、該相
手アドレスレジスタ９に設定された値と要求側モジュー
ルより送信された自アドレスレジスタとが一致したこと
を判定する自アドレス一致回路８とを含んでいる。

更にモジュール４にはバス３０に接続されているデータ
バッファ５およびアドレスバッファ６と、自アドレスを
格納する自アドレスレジスタ１０と、相手アト゛レス一
致回路７と自アドレス一致回路８との出力の論理和をと
る論理和回路１０２と、この論理和回路１０２に接続さ
れその出力がアドレスバッファ６に供給する受信認識フ
リップフロップ１４と、受信認識フリップフロップ１４
とバスクロツタ線２１との出力の論理和を取り、かつそ
の出力をデータバッファ５に供給する論理和回路１０１
と、内部バス２２に接続され各種の制御を行うプロセッ
サ１１とを有している。

各モジュールの内部バス２２はデータバッファ５とアド
レスバッファ６とに接続されており、更に相手アドレス
レジスタ９に接続されている。

各モジュールに接続されるバス３０は上位８ビーツトの
バス３１と下位８ビツトのバス３２を有しており、両バ
ス３１．３２はデータバッファ５とアドレスバッファ６
に接続され、上位８ビツトのバス３１は自アドレス一致
回路８に接続されていて、下位８ビツトのバス３２は相
手アドレス一致回路７に接続されている。

本実施例においてはモジュール３からモジュール４ヘデ
ータ転送する場合で要求側モジュール３゜４を応答側モ
ジュール４とする。データバッファ５はデータ受信用バ
ッファで、アドレスバッファ６は要求側モジュール３よ
り転送された自アドレスＳＡ及び相手アドレスＤＡを格
納するバッファである。相手アドレス一致回路７は要求
側モジュールより転送されたＤＡと応答側モジュールの
自アドレスとが一致したことを判定する一致回路で、自
アドレス一致回路８は要求側モジュールより転送された
自アドレスＳＡと応答側モジュールの相手アドレスレジ
スタの内容とが一致したことを判定する一致回路である
。相手アドレスレジスタ９は受信したい相手のアドレス
をプロセッサ１１により設定するレジスタで、自アドレ
スレジスタ１０は応答側モジュールの自アドレスを格納
しているレジスタである。受信認識フリップフロップ１
゛４は転送されたデータが自分宛であることを認識する
とセットされる受信認識フリップフロップである。なお
、モジュール１５は応答側モジュール４とまったく同じ
構成をもつモジュールである。

次に本実施例の動作について説明すると、要求側モジュ
ール３から応答側モジュール４ヘデータ転送する場合、
まず、要求側モジュール３がバスの使用権を獲得すると
自分のアドレスバス３１へ、応答側モジュール４のアド
レスをバス３２へ、送出する。この場合バス３１上のデ
ータが自アドレスＳＡであり、バス３２上のデータが相
手アドレスＤＡである。送出された相手アドレスＤＡは
応答側モジュール４の内部にある相手アドレス一致回路
７に入力され、応答側モジュール４の自アドレスレジス
タ１０の値と相手アドレスＤＡが一致すると相手アドレ
ス一致回路７の出力が“１”となり、次のバスクロック
の立ち上りで受信認識フリップフロップ１４が“１”に
セットされ、同時に自アドレスＳＡ及び相手アドレスＤ
Ａをアドレスバッファ６へ格納し、さらに自アドレスＳ
Ａと相手アドレスＤＡに続くデータをバスクロックごと
にデータバッファ５へ格納する。このようにして、要求
側モジュール３から送出されたデータを応答側モジュー
ル４が受信する。第２図は上で述べた内容をタイムチャ
ートで示したものである。

次に、応答側モジュール４の相手アドレスレジスタ９に
要求側モジュール３の自アドレスをプロセッサ１１によ
り設定しておく、前記と同様に要求側モジュール３がバ
スの使゛用権を獲得すると、自アドレスＳＡをバス１１
＼、相手アドレスＤＡをバス２へ送出する。この場合、
相手アドレスＤＡは任意の値でよい。

要求側モジュール３より送出された自アドレスＳＡは、
応答側モジュール４の内部にある自アドレス一致回路８
に入力され、応答側モジュール４の相手アドレスレジス
タ９の値と自アドレスＳＡが一致すると自アドレス一致
回路８の出力が１°。

となり、前記とまったく同様な手順で自アドレスＳＡ、
相手アドレスＤＡをアドレスバッファ６へ、データをデ
ータバッファ５へそれぞれ格納する。

この時、モジュール１５の内部にある相手アドレスレジ
スタに要求側モジュール３の自アドレスが設定されてい
ればモジュール１５も応答側モジュール４とまったく同
様な手順で応答側モジュール４と同時にデータを格納で
きる。

〔発明の効果〕

以上説明したように本発明は、各モジュール内に、自分
が持っている自アドレスと要求側モジュールより送信さ
れた相手アドレスとが一致したことを判定す相手アドレ
ス一致回路、受信したり相手のアドレスを設定する相手
アドレスレジスタ、その相手アドレスレジスタの値と要
求側モジュールより送信された自アドレスとが一致した
ことを判定する自アトーレス一致回路を有し、その２つ
の一致回路のどちらか一方の条件が満された場合に応答
側モジュールになるようにすることにより、要求側モジ
ュールが任意の複数のモジュールと同時に通信を行なう
ことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は本実施例
におけるタイムチャートを示す図、第３図は従来のバス
システムを示す図である。 ３・・・要求側モジュール、４・・・応答側モジュール
、５・・・データバッファ、６・・・アドレスバッファ
、７・・・相手アドレス一致回路、８・・・自アドレス
一致回路、９・・・相手アドレスレジスタ、１０・・・
自アドレスレジスタ、１１・・・プロセッサ、１４・・
・受信認識フリップフロップ、１５・・・モジュール、
２１・・・バスクロック線、２２・・・内部バス、３０
・・・バス、１０１．１０２・・・論理和回路。 代理人　升埋士　　門　涼　　　首＼Ｐ】ｌ、１３’？
−’２、−ノ

Claims (1)

【特許請求の範囲】
1. 複数のモジュールを持ち、要求側モジュールが自分のア
   ドレスを自アドレスとして、応答側モジュールのアドレ
   スを相手アドレスとしてバス上に送信することにより通
   信を行なうバス制御方式において、バス上に接続されて
   いる各モジュール内に自分が持っている自アドレスと要
   求側モジュールより送信された相手アドレスとが一致し
   たことを判定する相手アドレス一致回路と、受信したい
   相手のアドレスを設定する相手アドレスレジスタと、該
   相手アドレスレジスタに設定された値と要求側モジュー
   ルより送信された自アドレスとが一致したことを判定す
   る自アドレス一致回路とを含み、前記自アドレス一致回
   路と相手アドレス一致回路のうち少なくとも一方の条件
   が満たされた場合に応答側モジュールになるようにした
   ことを特徴とするバス制御方式。