JPH01112457A - ブートロード方式 - Google Patents

ブートロード方式

Info

Publication number
JPH01112457A
JPH01112457A JP62271551A JP27155187A JPH01112457A JP H01112457 A JPH01112457 A JP H01112457A JP 62271551 A JP62271551 A JP 62271551A JP 27155187 A JP27155187 A JP 27155187A JP H01112457 A JPH01112457 A JP H01112457A
Authority
JP
Japan
Prior art keywords
address
data
bootload
module
predetermined value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62271551A
Other languages
English (en)
Inventor
Yukio Uchiyama
内山 幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62271551A priority Critical patent/JPH01112457A/ja
Publication of JPH01112457A publication Critical patent/JPH01112457A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、情報処理装置のデータ転送方式に関し、特に
ブートロード方式に関する。
(従来の技術) 複数のモジュールをバスによ抄結合し、このバスを介し
て各モジエールが通信を行うという手法は広く用いられ
ている。このようなバスシステムの一例として、第2図
のブロック図に示す方式が公知である。この場合、複数
のモジュール21〜24をバスに接続し、モジュール2
1〜24にはそれぞれ(1)、(2)、(n−1)、(
n)のアドレスを設定する。各モジュール21〜24は
自身に設定されだ自アドレスと、通信しようとする相手
に設定され九相手アドレスとをバス2S上へ送出するこ
とによりデータ転送を行う。
例えば、第1のモジュール21から第2のモジュール2
2ヘデータ分転送する場合を考える。まず、第1のモジ
ュール21はバス25の使用権を獲得するための動作を
行う、第1のモジュール2′1がバス2Sの使用構分獲
得すると、当該モジュール21は要求側モジュールとな
ってバス2S上へ自アドレス(以下、SAと略す、)を
表わす(1)と、通信したい相手モジュール22の相手
アドレス(以下、DAと略す、)を表わす(2)と、必
要なデータとを送出する。、第2のモジュール22では
、要求側モジュール21より送出されたDAが自アドレ
スを表わす(2)であることをl!識すると、応答側の
モジュールとなって送出されたSA、DA、およびデー
タを取込み、さらに必要な動作を行ってデータの転送を
終了させる。
次に、第1のモジュール21から他のモジュール22〜
24ヘブートロードする場合を考える。
この場合、第1のモジュール21は各モジュール22〜
24へ送出すべきデータを選び、上記の実例とまったく
同様な方法で第2〜第nのモジュール22〜24に対し
てデータを転送する。
(発明が解決しようとする問題点) 上述し虎従来のブートロード方式では、各モジュールご
とにブートロードを実施しなければならないので、同じ
データ群であっても何度も転送しなければならず、ブー
トロードの処理時間、およびその手間が英文になるとい
う欠点がある。
本発明の目的は、各モジエール内で送信された自アドレ
スが予め定められ走置になったこと分確認しておくとと
もだ、同時に送出され次相手アドレスと比較するために
ブートロード番号分データとして保持しておき、上記デ
ータと相手アドレスとが一致したことを示すようKして
おき、ブートロードを実施するモジュールには自アドレ
スにブートロードを表わす予め定められた値を入れ、相
手アドレスの代りにブートロード群番号を送出し、受信
側は送出され虎ブートロード群番号と自身のブートロー
ド番号を表わすデータとが一致したときにデータを取込
むようにすることによって上記欠点を除去し、短時間で
容易に処理が実行できるように構成しなブートロード方
式を提供することくある。
C間頂点を解決するための手段) 本発明によるブートロード方式は、自アドレスチェック
回路と、ブートロード番号保持回路と、相手アドレス一
致回路と、処理手段とを具備しな複数のモジュールによ
りバスを介して・モジュール間通信を行うことができる
ように構成したものである。
自アドレスチェック回路は、自身から送信され九0アド
レスが予め定められ走置になう九ことを確認するための
ものである。
ブートロード番号保持回路は、上記自アドレスが予め定
められた値になったときに、上記アドレスと同時に送出
された相手アドレスを比較用のデータとして保持するた
めのものでちる。
相手アドレ不一致回路は、上記データと通信相手アドレ
スとが一致したことを示すためのものである。
処理手段は、ブートロード時には自アドレス分子め定め
られ走置に設定してから相手アドレスの代りにブートロ
ードデータ群番号を送出するとともに、受信時には自ア
ドレスが上記予め定められた値であるならば通信相手か
ら送出されたブートロードデータ群番号とブートロード
番号保持回路のデータとが一致し九ときに上記データ?
取込む九めのものである。
(実施例) 次に、本発明について図面を参照して説明する。
第1図は、本発明によるブートロード方式の一実施例を
示すブロック図である。ここで、4よ、2バイトのパラ
レルバスを例に挙げて説明する。
第1図において、1.2はそれぞれバス、4は要求側モ
ジュール、S〜7はそれぞれ応答側モジュール、10は
ブートロード番号保持回路、11はセレクタ、12は相
手アドレス一致回路、13はデータ書込みパルス発生回
路、14はデータバッファ、15は自アドレスチェック
回路である。
バス1.2はそれぞれデータの上位側の8ビツトと、下
位側の8ピツトとを表わす。本発明はバス1.2の制御
方式に関するものである。ここでは、要求側モジュール
4.と応答側モジュール5゜8、フとから成立つものと
し、応答側モジュール4,6.7も要求側モジュールS
と同様の内部構成としている。
本実施例では、要求側モジエール4から応答側モジュー
ル5〜フにブートロードする場合を考える。
要求開モジュール4は、ブートロードを実施する場合に
、自アドレスとして、例えばFF@のようなあらかじめ
定められた値を入れ、相手アドレストシてブートロード
データ群に予め定められている番号を入れてバス1,2
上へこれらを送出する。
各応答側モジュール5〜7は送られてきたデータの自ア
ドレスを自アドレスチェック回路15に入れ、それがブ
ートロードを表わす予め定められた値であると判断する
と、ブートロード番号を選択するために、データを取込
む条件として相手アドレスと比較するためのデータとし
てSAの代わりにブートロード番号保持回路10のデー
タを相手アドレス一致回路12に入力する。
続いて、各応答側モジュールS〜7は自身のブートロー
ド保持回路10のデータと送出されてきた相手アドレス
(ブートロードデータ群番号)とが一致しているか否か
を判断し、一致していた場合にはデータを取込む0例え
ば、応答側モジュール5の場合、データが送出されると
自アドレス−致回路18に自アドレスが入力される。こ
れがブートロードを表わす予め定められ走置と一致する
と、データを取込む条件としてSi2代わりにブートロ
ード番号保持回路10のデータを相手アドレス一致回路
12JC入力する六めにセレクタ11を切換える。
次に、送出された相手アドレスとブートロード保持回路
10のデータとを相手アドレス一致回路12で比較する
。比較の結果、一致がとれると相手アドレス一致回路1
2の出力を論理11′にセットする。相手アドレス一致
回路12の出力が論理%1#になるとデータバッファ書
込みパルス発生回路13は、必要なデータをデータバッ
ファ14に取込む企めに必要なパルスを発生させ、デー
タバッファ14にデータを取込む。
このとき、応答側モジュール6.7でもブートロード番
号保持回路101C同じデータがあれば、応答側モジュ
ールSL!−まつ念く同じ手順で同時くデータを取込む
以上のように、ブートロード番号保持回路10に同じデ
ータをもつモジュールは同じデータを同時に取込むこと
ができる。
(発明の効果) 以上説明したように本発明は、各モジュール内に送信さ
れた自アドレスが予め定められた値になったことを確認
しておくとともに、同時に送出され虎相手アドレスと比
較する虎めにブートロード番号をデータとして保持して
おき、上記データと相手アドレスとが一致したことを示
すようにしておき、ブートロードを実施するモジュール
内ツアドレスにブートロードを表わす予め定められた値
を入れ、相手アドレスの代りにブートロード群番号を送
出し、受信側は送出されたブートロード群番号と自身の
ブートロード番号を表わすデータとが一致し九ときにデ
ータを取込むようにするととKより、ブートロードを効
率よく短時間で行うことができるという効果がある。
【図面の簡単な説明】
第1図は、本発明によるブートロード方式の一実施例を
示すブロック図である。 第2図は、従来技術によるバスシステムの一例を示すブ
ロック図である。 1.2.28・―・バ ス 4〜7.21〜24・・−モジュール 10・・働ブートロード番号保持回路 11、・・・セレクタ 12・・・・相手アドレス一致回路 13、−・データバッファ書込みパルス発生回路 14・・−データバッファ 1S・・・自アドレスチェック回路

Claims (1)

    【特許請求の範囲】
  1. 送信された自アドレスが予め定められた値になつたこと
    を確認するための自アドレスチェック回路と、前記自ア
    ドレスが前記予め定められた値になつたときに、前記ア
    ドレスと同時に送出された相手アドレスを比較用のデー
    タとして保持するためのブートロード番号保持回路と、
    前記データと通信相手のアドレスとが一致したことを示
    すための相手アドレス一致回路と、ブートロード時には
    前記自アドレスを前記予め定められた値に設定してから
    前記相手アドレスの代りにブートロードデータ群番号を
    送出するとともに、受信時には前記自アドレスが前記予
    め定められた値であるならば前記通信相手から送出され
    たブートロードデータ群番号と前記ブートロード番号保
    持回路のデータとが一致したときに前記データを取込む
    ための処理手段とを具備した複数のモジュールによりバ
    スを介してモジュール間通信を行うことができるように
    構成したブートロード方式。
JP62271551A 1987-10-27 1987-10-27 ブートロード方式 Pending JPH01112457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62271551A JPH01112457A (ja) 1987-10-27 1987-10-27 ブートロード方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62271551A JPH01112457A (ja) 1987-10-27 1987-10-27 ブートロード方式

Publications (1)

Publication Number Publication Date
JPH01112457A true JPH01112457A (ja) 1989-05-01

Family

ID=17501641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62271551A Pending JPH01112457A (ja) 1987-10-27 1987-10-27 ブートロード方式

Country Status (1)

Country Link
JP (1) JPH01112457A (ja)

Similar Documents

Publication Publication Date Title
JPS63255760A (ja) 制御システム
JP3108080B2 (ja) アクセス制御回路装置
JPH01112457A (ja) ブートロード方式
JPS61127251A (ja) 加入者プロトコル処理方式
JP3940843B2 (ja) シリアル通信システム及びシリアル通信用ローカル端末
JPS6220058A (ja) デ−タ処理装置
CN120704963B (zh) 芯片调试装置和芯片
JPS63216153A (ja) ブ−トロ−ド方式
US5579483A (en) Communication controller for controlling multi-channel multiplex communication and having channel selection functions and memory for storing communication control data for each channel
JPH0589033A (ja) 半導体集積回路
JPS6362064A (ja) バス変換装置
JP2661305B2 (ja) 集積回路
JPS626361A (ja) 複数プロセツサ間デ−タ転送方式
JPH0548504B2 (ja)
JPH02150949A (ja) バス接続装置
JP2508982B2 (ja) 装置内制御方式
JPS5994127A (ja) バツフア制御装置
JPH0236975B2 (ja) Shusekikaronrisochiniokeruchitsupushikibetsujohoyomitorihoshiki
JPH09269890A (ja) エンディアン変換方式
JPH0535693A (ja) データ転送装置
JPS62226252A (ja) シリアル入出力回路
JPH0895908A (ja) バス制御装置
JPH01270162A (ja) 入出力装置制御回路
JPS63271652A (ja) Dma制御装置
JPH01305458A (ja) パラレルインタフエースデータ転送方式

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040518

A621 Written request for application examination

Effective date: 20040518

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20050630

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050816

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20051104

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051111

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20081118

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20091118

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20111118

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20121118

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20131118