JPS62278843A - プロトコル変換装置 - Google Patents
プロトコル変換装置Info
- Publication number
- JPS62278843A JPS62278843A JP61122519A JP12251986A JPS62278843A JP S62278843 A JPS62278843 A JP S62278843A JP 61122519 A JP61122519 A JP 61122519A JP 12251986 A JP12251986 A JP 12251986A JP S62278843 A JPS62278843 A JP S62278843A
- Authority
- JP
- Japan
- Prior art keywords
- network
- address
- layer
- shared memory
- protocol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明は、異なるプロトコルを有する２つのネットワー
クを結合するためのゲートウェイ装置で両ネットワーク
の間のプロトコルを整合するだめのプロトコル変換装置
に関する。
クを結合するためのゲートウェイ装置で両ネットワーク
の間のプロトコルを整合するだめのプロトコル変換装置
に関する。
従来の技術
第３図に従来のゲートウェイ装置におけるプロトコル変
換装置の構成を示す。第３図において１は第１のネット
ワークのパケット受信部であり、２は第２のネットワー
クのパケット受信部であり、３はバスアービタであり、
４は共有メモリである。
換装置の構成を示す。第３図において１は第１のネット
ワークのパケット受信部であり、２は第２のネットワー
クのパケット受信部であり、３はバスアービタであり、
４は共有メモリである。
第４図は共有メモリ４上に展開された第１のネットワー
クおよび第２のネットワークの各パケットフォーマット
である。第４図においてネットワーク内個有のアドレス
はレイヤ２で規定しており、ネットワーク間のアドレス
はレイヤ３で規定している。第１のネットワークから第
２のネットワークへ上記プロトコルに従ってパケットを
送信する際の動作を説明する。
クおよび第２のネットワークの各パケットフォーマット
である。第４図においてネットワーク内個有のアドレス
はレイヤ２で規定しており、ネットワーク間のアドレス
はレイヤ３で規定している。第１のネットワークから第
２のネットワークへ上記プロトコルに従ってパケットを
送信する際の動作を説明する。
ゲートウェイ装置においては第１のネットワークのパケ
ットから第２のネットワーク内個有のアドレス情報を抜
き出して、第２のネットワークのレイヤ２ヘツダを生成
する。また共有メモリ上で第１のネットワークのレイヤ
２ヘツダを削除し、第２のネットワークのレイヤ２ヘツ
ダに置き換える処理を必要とする。このように上記従来
例でもゲートウェイ装置において両ネットワークのアド
レスを変換するだめのプロトコル変換装置を実現するこ
とができる。
ットから第２のネットワーク内個有のアドレス情報を抜
き出して、第２のネットワークのレイヤ２ヘツダを生成
する。また共有メモリ上で第１のネットワークのレイヤ
２ヘツダを削除し、第２のネットワークのレイヤ２ヘツ
ダに置き換える処理を必要とする。このように上記従来
例でもゲートウェイ装置において両ネットワークのアド
レスを変換するだめのプロトコル変換装置を実現するこ
とができる。
発明が解決しようとする問題点
しかしながら上記従来のプロトコル変換装置ではプロト
コルの整合をソフトウェアで行なうため、一度共有メモ
リ４に書き込んだ第１のネットワークのパケットを解析
してプロトコル変換を行い第２のネットワークのプロト
コル用しイアヘッダを生成せねばならない。
コルの整合をソフトウェアで行なうため、一度共有メモ
リ４に書き込んだ第１のネットワークのパケットを解析
してプロトコル変換を行い第２のネットワークのプロト
コル用しイアヘッダを生成せねばならない。
この処理をＣＰＵが行なうため、第１のネットワークで
パケットを受信した際ＣＰＵがこれを検出し、プロトコ
ル整合を行なうという手順を設けることによりソフトウ
ェアのオーバヘッドが増え、全体としてスループットが
低下するという問題があった。
パケットを受信した際ＣＰＵがこれを検出し、プロトコ
ル整合を行なうという手順を設けることによりソフトウ
ェアのオーバヘッドが増え、全体としてスループットが
低下するという問題があった。
本発明はこのような従来の問題を解決するものであり、
ソフトウェアの介在なしでハードウェアのみで両ネット
ワーク間のプロトコル整合を行うことができる優れたプ
ロトコル変換装置を提供することを目的とするものであ
る。
ソフトウェアの介在なしでハードウェアのみで両ネット
ワーク間のプロトコル整合を行うことができる優れたプ
ロトコル変換装置を提供することを目的とするものであ
る。
問題点を解決するための手段
本発明は上記目的を達成するために第１のネットワーク
からのパケット受信部より受信パケットをＤＭＡにより
共有メモリへ転送する際、ＤＭＡの回数をカウントする
回路を設け、そのカウント値によりプロトコル変換に必
要なデータの位置を検″出するようにしたものである。
からのパケット受信部より受信パケットをＤＭＡにより
共有メモリへ転送する際、ＤＭＡの回数をカウントする
回路を設け、そのカウント値によりプロトコル変換に必
要なデータの位置を検″出するようにしたものである。
これにより第１のネットワーク内で閉じたプロトコルの
レイヤヘッダ部を削除したり、第２のネットワークのプ
ロトコルで必要なデータを検出してこれを特定のレジス
タに格納することができる。
レイヤヘッダ部を削除したり、第２のネットワークのプ
ロトコルで必要なデータを検出してこれを特定のレジス
タに格納することができる。
ネットワーク２の送信部が共有メモリを参照する際は先
に述べた特定のレジスタと共有メモリが連続したアドレ
スとなるようにすることにより、ハードウェアでプロト
コル変換装置を実現するように構成したものである。
に述べた特定のレジスタと共有メモリが連続したアドレ
スとなるようにすることにより、ハードウェアでプロト
コル変換装置を実現するように構成したものである。
作 用
本発明は上記のような構成により次のような作用を有す
る。すなわちプロトコルの異なる２つのネットワークを
結合するゲートウェイ装置においてソフトウェアによる
処理を行うことなく両ネットワークのプロトコルの整合
を行い、ハードウェアにより相手ネットワークで必要な
プロトコル用ヘッダを生成することができる。
る。すなわちプロトコルの異なる２つのネットワークを
結合するゲートウェイ装置においてソフトウェアによる
処理を行うことなく両ネットワークのプロトコルの整合
を行い、ハードウェアにより相手ネットワークで必要な
プロトコル用ヘッダを生成することができる。
実施例
第１図は本発明の一実施例の構成を示すものである。第
１図において７は第２のネットワークのパケット送信部
、８は第１のネットワークの受信部、９は第１のネット
ワークまだは第２のネットワークから共有メモリ１２を
アクセセスする際の競合を調停するバスアービタ、１０
．１１はカウンタ１５によシ作動する３ステートのゲー
ト回路、１２は共有メモリ、１３は第２のネットワーク
側の自局アドレスを格納する第２のレジスタ、１４は第
２のネットワーク側の宛先アドレスを格納する第１のレ
ジスタ、１５は第１のネットワークからの受信パケット
を共有メモリ１２へＤＭＡ転送する際のＤＭＡ回数をカ
ウントする回路、１６は第２のネットワークの自局アド
レスを設定するだめのスイッチである。第２図は、第１
図の実施例におけるパケットの流れを示したものであり
１７は第１のネットワークでの受信パケットフレーム構
成例であり、 １８は第２のネットワークのパケットフ
ォーマットを示し、１９は外部ＳＷを示しており、これ
は第１図の１６と同等である。
１図において７は第２のネットワークのパケット送信部
、８は第１のネットワークの受信部、９は第１のネット
ワークまだは第２のネットワークから共有メモリ１２を
アクセセスする際の競合を調停するバスアービタ、１０
．１１はカウンタ１５によシ作動する３ステートのゲー
ト回路、１２は共有メモリ、１３は第２のネットワーク
側の自局アドレスを格納する第２のレジスタ、１４は第
２のネットワーク側の宛先アドレスを格納する第１のレ
ジスタ、１５は第１のネットワークからの受信パケット
を共有メモリ１２へＤＭＡ転送する際のＤＭＡ回数をカ
ウントする回路、１６は第２のネットワークの自局アド
レスを設定するだめのスイッチである。第２図は、第１
図の実施例におけるパケットの流れを示したものであり
１７は第１のネットワークでの受信パケットフレーム構
成例であり、 １８は第２のネットワークのパケットフ
ォーマットを示し、１９は外部ＳＷを示しており、これ
は第１図の１６と同等である。
次に上記実施例の動作について説明する。第１のネット
ワークのパケット受信部８に第１のネットワークの受信
パケットが存在する場合、カウンタ１５に対しＤＭＡ開
始信号を出力する。第１のネットワークの受信部８はそ
の後共有メモリ１２に対し、受信パケットをフレームフ
ォーマット１７に従ってＤＭＡ転送する。カウンタ１５
はＤＭＡ転送の回数をカウントするものである。フレー
ムフォーマット１７のレイヤ２の第１のネノトワーク内
に閉じたアドレス部の長さをあらかじめカウンタ１５に
対して設定しておく。カウンタ１５はＤＭＡ転送の間ゲ
ート１１を閉じる信号をゲー） １０．１１に対して出
力しているが、カウンタ１５の値が上記アドレス部の長
さに達した際はゲート１０に対してゲートを開く信号を
出力し、以降フレームフォーマット１７のレイヤ３以降
のデータは共有メモリ１２へ転送される。フレームフォ
ーマット１７のレイヤ３にはあて先ネットワークの機器
アドレスというネットワーク間のアドレスが含まれてい
るため、この情報の先頭位置までの長さとこの情報自身
の長さをあらかじめカウンタ１５に設定しておく。カウ
ンタ１５ではＤＭＡ転送回数をカウントし、上記情報の
位置をカウンタ１５であらかじめ設定したカウント値に
達したことを検出することによって、ゲート１１を開い
て第１のレジスタ１５に第１のネットワークのレイヤ３
の「あて先ネットワーク機器アドレス」を格納するレジ
スタへの転送終了もカウンタ１５によりこれを検出する
とゲート１１を閉じゲート１０を開く信号を出力して以
降のパケットを共有メモリ１２へＤＭＡ転送する。転送
終了後箱２のネットワーク側では共有メモリ１２内のデ
ータを読み出して送信する際バスアービタ９内のデコー
ダで第１のレジスタ１４を共有メモリ１２の先頭アドレ
ス、第２のレジスタ１３を第１のレジスタ１４の次アド
レス、共有メモリ１２上のレイヤ３以降のデータを格納
している部分をその次のアドレスとして第１のレジスタ
１４、第２のレジスタ１５、共有メモリ１２を連続した
アドレスのメモリとすることにより、第１のネットワー
クで閉じたレイヤ２のあて先アドレスを第１のネットワ
ークのパケットのレイヤ３のヘッダから第２のネットワ
ークのあて先アドレスを検出してこれを第２のネットワ
ークで閉じたレイヤ２のあて先アドレス部に写像するこ
とと、第２のネットワークのレイヤ２の自局アドレスを
第２のレジスタより写像することによりプロトコル整合
を行うことができる。上記手段によりプロトコル整合を
行うことにより、ソフトウェアのオーバーヘッドを低減
させることができ全体のスループットが向上するという
利点を有する。
ワークのパケット受信部８に第１のネットワークの受信
パケットが存在する場合、カウンタ１５に対しＤＭＡ開
始信号を出力する。第１のネットワークの受信部８はそ
の後共有メモリ１２に対し、受信パケットをフレームフ
ォーマット１７に従ってＤＭＡ転送する。カウンタ１５
はＤＭＡ転送の回数をカウントするものである。フレー
ムフォーマット１７のレイヤ２の第１のネノトワーク内
に閉じたアドレス部の長さをあらかじめカウンタ１５に
対して設定しておく。カウンタ１５はＤＭＡ転送の間ゲ
ート１１を閉じる信号をゲー） １０．１１に対して出
力しているが、カウンタ１５の値が上記アドレス部の長
さに達した際はゲート１０に対してゲートを開く信号を
出力し、以降フレームフォーマット１７のレイヤ３以降
のデータは共有メモリ１２へ転送される。フレームフォ
ーマット１７のレイヤ３にはあて先ネットワークの機器
アドレスというネットワーク間のアドレスが含まれてい
るため、この情報の先頭位置までの長さとこの情報自身
の長さをあらかじめカウンタ１５に設定しておく。カウ
ンタ１５ではＤＭＡ転送回数をカウントし、上記情報の
位置をカウンタ１５であらかじめ設定したカウント値に
達したことを検出することによって、ゲート１１を開い
て第１のレジスタ１５に第１のネットワークのレイヤ３
の「あて先ネットワーク機器アドレス」を格納するレジ
スタへの転送終了もカウンタ１５によりこれを検出する
とゲート１１を閉じゲート１０を開く信号を出力して以
降のパケットを共有メモリ１２へＤＭＡ転送する。転送
終了後箱２のネットワーク側では共有メモリ１２内のデ
ータを読み出して送信する際バスアービタ９内のデコー
ダで第１のレジスタ１４を共有メモリ１２の先頭アドレ
ス、第２のレジスタ１３を第１のレジスタ１４の次アド
レス、共有メモリ１２上のレイヤ３以降のデータを格納
している部分をその次のアドレスとして第１のレジスタ
１４、第２のレジスタ１５、共有メモリ１２を連続した
アドレスのメモリとすることにより、第１のネットワー
クで閉じたレイヤ２のあて先アドレスを第１のネットワ
ークのパケットのレイヤ３のヘッダから第２のネットワ
ークのあて先アドレスを検出してこれを第２のネットワ
ークで閉じたレイヤ２のあて先アドレス部に写像するこ
とと、第２のネットワークのレイヤ２の自局アドレスを
第２のレジスタより写像することによりプロトコル整合
を行うことができる。上記手段によりプロトコル整合を
行うことにより、ソフトウェアのオーバーヘッドを低減
させることができ全体のスループットが向上するという
利点を有する。
発明の効果
本発明は上記実施例より明らかなように異なるプロトコ
ルを有する２つのネットワークを結合するゲートウェイ
装置においてソフトウェア処理を行なうことなくプロト
コルの整合を行うようにしたものであり、第１のネット
ワークから第２のネットワークへパケットを送信する場
合、第１のネットワークのプロトコルより第２のネット
ワーク内のノード装置への宛先を検出し、第２のネット
ワーク内のアドレスを示すレイヤのヘッダをハードウェ
アで生成できるという利点を有する。そして更にソフト
ウェアによるプロトコル変換処理が介在しないことによ
りゲートウェイ全体のスルーブツトを向上させることが
できるという利点も有する。
ルを有する２つのネットワークを結合するゲートウェイ
装置においてソフトウェア処理を行なうことなくプロト
コルの整合を行うようにしたものであり、第１のネット
ワークから第２のネットワークへパケットを送信する場
合、第１のネットワークのプロトコルより第２のネット
ワーク内のノード装置への宛先を検出し、第２のネット
ワーク内のアドレスを示すレイヤのヘッダをハードウェ
アで生成できるという利点を有する。そして更にソフト
ウェアによるプロトコル変換処理が介在しないことによ
りゲートウェイ全体のスルーブツトを向上させることが
できるという利点も有する。
第１図は本発明の一実施例におけるプロトコル変換装置
のブロック図、第２図は同装置でのパケットの流れの説
明図、第３図は従来のプロトコル変換装置のプロ、り図
、第４図は同装置の共有メモリの構成を示す説明図であ
る。
のブロック図、第２図は同装置でのパケットの流れの説
明図、第３図は従来のプロトコル変換装置のプロ、り図
、第４図は同装置の共有メモリの構成を示す説明図であ
る。
Claims (1)
- プロトコル、伝送速度、信号方式の異なる第１、第２の
ネットワークを結合して前記第１のネットワークから第
２のネットワークにパケットを送信するに際して、前記
第１及び第２のネットワークに共通するプロトコルでネ
ットワーク間接続のアドレスを定義したレイヤヘッダ部
の内で前記第２のネットワークに接続する機器の宛先ア
ドレスを前記第１のネットワークから送出したパケット
より検出する検出手段と、前記宛先アドレスを前記第２
のネットワーク内で閉じたレイヤの宛先アドレス部に写
像すると共に、前記第２のネットワークの自局アドレス
を第２のネットワーク内で閉じたレイヤの自局アドレス
部に写像する写像手段とを設けたプロトコル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61122519A JPS62278843A (ja) | 1986-05-28 | 1986-05-28 | プロトコル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61122519A JPS62278843A (ja) | 1986-05-28 | 1986-05-28 | プロトコル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62278843A true JPS62278843A (ja) | 1987-12-03 |
Family
ID=14837857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61122519A Pending JPS62278843A (ja) | 1986-05-28 | 1986-05-28 | プロトコル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62278843A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162477A (ja) * | 1993-12-03 | 1995-06-23 | Iwatsu Electric Co Ltd | データ送受信方法と装置 |
| US5436892A (en) * | 1992-07-02 | 1995-07-25 | International Business Machines Corporation | Apparatus and method for packet communications |
-
1986
- 1986-05-28 JP JP61122519A patent/JPS62278843A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436892A (en) * | 1992-07-02 | 1995-07-25 | International Business Machines Corporation | Apparatus and method for packet communications |
| JPH07162477A (ja) * | 1993-12-03 | 1995-06-23 | Iwatsu Electric Co Ltd | データ送受信方法と装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5909564A (en) | Multi-port ethernet frame switch | |
| US5374926A (en) | Communications circuit having an interface for external address decoding | |
| US4354263A (en) | Computer-communications concentrator for transmission and switching of packetized data | |
| US20050188105A1 (en) | Shared memory and high performance communication using interconnect tunneling | |
| JPH04247743A (ja) | Ｉｅｅｅ８０２．３構内通信網を非同期時分割多重通信網に接続するためのブリッジ | |
| JPH0618374B2 (ja) | マルチネツトワ−クシステムのデ−タ伝送方法 | |
| JP3584789B2 (ja) | データ転送制御装置及び電子機器 | |
| US6195334B1 (en) | Apparatus and method for terminating a data transfer in a network switch in response to a detected collision | |
| KR970009050A (ko) | 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 장치 및 그 방법 | |
| US6950408B1 (en) | Speed converter for IEEE-1394 serial bus network | |
| CN119201838B (zh) | 一种基于FPGA的RapidIO Message事务的乱序接收管理方法 | |
| CN119676325A (zh) | 一种数据传输方法、系统、AutBus转换器及介质 | |
| JPS6359042A (ja) | 通信インタ−フエイス装置 | |
| KR970007249B1 (ko) | 데이타버스폭 변환장치 | |
| US6301259B1 (en) | Switch and switching method | |
| JP3132575B2 (ja) | パケット交換装置およびパケット交換方法 | |
| KR20010033660A (ko) | 데이터 전송 제어 장치 및 전자기기 | |
| JPS58225756A (ja) | 直列デ−タ通信装置 | |
| JPH1117710A (ja) | シリアルインタフェース回路 | |
| JPH0923245A (ja) | ネットワーク間接続装置 | |
| JPH05199242A (ja) | データ通信装置 | |
| JP2785322B2 (ja) | 通信制御処理装置 | |
| JPS626361A (ja) | 複数プロセツサ間デ−タ転送方式 | |
| JPS63287143A (ja) | 送信バッファ制御方式 | |
| JP2696105B2 (ja) | ネットワーク相互接続回路 |