JPS62281365A - プログラマブル低インピーダンス・アンチ・ヒューズ素子 - Google Patents

プログラマブル低インピーダンス・アンチ・ヒューズ素子

Info

Publication number
JPS62281365A
JPS62281365A JP62112227A JP11222787A JPS62281365A JP S62281365 A JPS62281365 A JP S62281365A JP 62112227 A JP62112227 A JP 62112227A JP 11222787 A JP11222787 A JP 11222787A JP S62281365 A JPS62281365 A JP S62281365A
Authority
JP
Japan
Prior art keywords
layer
low impedance
circuit element
programmable low
interconnect circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62112227A
Other languages
English (en)
Other versions
JP2571785B2 (ja
Inventor
アムル・エム・モーセン
エスマン・ゼツト・ハムデイ
ジヨン・エル・マツカラム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi SoC Corp
Original Assignee
Actel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actel Corp filed Critical Actel Corp
Publication of JPS62281365A publication Critical patent/JPS62281365A/ja
Application granted granted Critical
Publication of JP2571785B2 publication Critical patent/JP2571785B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H10W20/491—Antifuses, i.e. interconnections changeable from non-conductive to conductive

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Networks Using Active Elements (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 発明の分野 本発明は集積電子回路技術の分野に関する。殊に本発明
は、集積回路内に使用される信頼性の高い製作可能なコ
ンデンサ類似の１気的にプログラマブルχ１相互接続素
子に関する。
従来の技術 集積電子回路は普通、内部接続部を製造工程中に全ダて
セットして作られる。しかしながら、かかる回路は開発
費が高く、導入までの時間が長く、しかも製作用諸器材
費が高いために、ユーザは水路を希望することが多い。
かかる回路はブ［１グラマプル回路と呼ばれていて、プ
ログラマブルなリンクを内蔵しているのが普通である。
プログラマブルなリンクとは、集積素子が製作され実ギ
され終った後に選択された電子ノードをＴ１に不活性化
もしくは活性化するためにユーザによって選択された電
子ノードにおいて破壊もしくはつくりだされる電気相Ｈ
＠続部のことである。
プログラマブルリンクは、従来よりプログラマブル続出
し専用メモリ素子（ＰＲＯＭ）において広範に使用され
てきた。プログラマブルリンクの最も−・般的な形成は
、恐らく可梢リンクであろう。
ユーザがメーカよりＰＲＯＭ素子を受けとったとき、そ
れは導体もしくは半導体より構成されたＸ−Ｙマトリッ
クスもしくは格子よりなるのが普通である。格子のそれ
ぞれのクロスオーバ点において、可融リンクと呼ばれる
導電性のリンクはトランジスタその他の電子ノードをこ
の格子網へ接続する。Ｐ　ＲＯＭは可融リンクを選択さ
れたノードへブロー（ｂｌｏｗ）　ｌ、て開回路をつく
りだすことによってプログラムされる。ブローおよびブ
ローされないリンクの組合わせは、ユーザがＰＲＯＭ中
に記憶させたいと欲するデータを意味する１とＯのディ
ジタルビットパターンを表わす。
しかしながら、かかる可融リンクＰＲＯＭ方式はある種
の不利益を有している。例えば、リンク内の導電材料の
性質のために、可融リンクを完全にブローするためには
プログラミング中に比較的高い電圧と電流レベルが必要
となる。リンクは通常導電性であるために、それはそれ
をブローするために大量のワット屓を必要とすることに
なる。
同様にして、可融リンクの形状と寸法は、それがブロー
されない場合にはリンクは導体として有効に動作し、ブ
ローされた場合には完全な同回路となる如く正確なもの
でなければならない。そのため、可融リンク）ＪＰＲＯ
Ｍを製作するプロセスにおいては、すこぶる厳密なホト
リソグラフィ工程と制御されたエツチング技術が必要と
される。
最債に、リンク内の大きなギャップは、侵にそれがブロ
ーされたギャップ附近に導電材料が累積することによっ
て閉鎖されることがないようにブローされなければなら
ない。可融リンクのメモリセルはリンクとその関連した
選択トランジスタを格納するために比較的大きいため、
可融ＰＲＯＭ方式は高い制作費と材料費がかかり、大量
のチップスペースをとることになる。
近年、耐融リンクと呼ばれる第二の型のプログラマブル
リンクが集積回路分野において使用するために開発され
ている。可＃広リンクの場合に見られる開回路をつくり
だすブＯグラミングＲｈ’ｉｔの代わりに、アンチ七ユ
ーズ回路におけるプログラミングＲ構は、短絡もしくは
比較的低い抵抗リンクをつくりだす。アンチヒユーズリ
ンクは、その間にある種の誘電体もしくは絶縁体材料を
有する２個の導体および／または半導体材料から構成さ
れる。プログラミング中に、導電性材料どうしの間の選
択地点における誘電体が所定の印加電圧によってブレー
クダウンすることによって導電性材料を半導体材料を共
に電気的に接続する。
誘電層や絶縁層の材料としては従来より種々のものが提
案されてきている。これらの提案された導電材料のうち
にはプログラミング中に比較的高い電流と電圧とを必要
とし複合的な製造技術を要し、当該材料の結晶構造の性
質のために導も状態の再現性を制御することが困難であ
るためにプログラミング中において低い信頼性しか示さ
ないものがある。更にプログラミング工程は、数百ない
し数千オームオーダの有限な抵抗をもったリンクを作り
だす。
公知のアンチヒコーズ素子のこの特性は、それらを高速
回路内に使用するには比較的不向きなものにしている。
提案されているその他の誘電性絶縁体としては、ドープ
されたアモルファスシリコン合金、多結晶抵抗体、酸化
物、遷坊金晟のチタネート、酸化シリコン、酸化アルミ
ニウム、および硫化カドミウムが存在する。これらのア
プローチの場合の問題点は、プログラムするために高い
電流と電圧が必要とされ、かつ製作上オン・オフの両方
の状態においてそれらの信頼性を制御することが困難で
あるという点である。硫化カドミｉウム、Ｗｌ化アルミ
ニウム、チタネートの如き材料は、標準的な半導体処理
法によって製作することが困ｆｉなＷｌ′１１な技術に
よる。ＭＭ体としＣ酸化シリコンを使用したコンデンサ
は、プログラミング後に十分な低さのインピーダンスを
つくりださない。
公知のアンチ・ヒユーズ素子の例は従来技術において見
ることができる。Ｕ、Ｓ、特許３、４２３．６４６号は
酸化アルミニウムと硫化カドミＩウムを使用している。
Ｕ、Ｓ、特許３，６３４，９２９号ｉ；ｔｉ２０３．Ｓ
ｉＯ２，Ｓｉ３Ｎ４の単−ｆｉｎ使用している。Ｕ、Ｓ
、特許４，３２２，８２２号はＳ　ｉ　Ｏ２を使用して
いる。Ｕ、Ｓ、特許４．４８８，２６２号は遷移ｌ金属
の酸化物もしくはチタネートを使用している。Ｕ、Ｓ、
特許４．４９９．５５７号はドープされたアモルファス
シリコン合金を使用している。Ｕ、Ｓ、特許４．５０２
．２０８号はＳ　ｉ　Ｏ２を使用ヂしている。Ｕ、Ｓ、
特許４、５０７．７５７号はＳ　ｉ　０２を使用、Ｕ、
Ｓ、特許４、５４３．５９４号はＳ　ｉ　Ｏ２を使用し
ている。
上記特許はその大抵が複雑な技術について記述している
か、高い絶縁破壊電圧と電流を必要とするか、製作困難
でオン・オフの両方の状態において今日の集積回路の信
頼性に対する要求を満たしていないかの何れかである。
これらの特許はプログラミング後に低抵抗の制御可能な
導電性フィラメントをつくりだす方法について開示して
はいない。
アンチ・ヒユーズリンクにおける現存の誘電性材料に関
連するその他の問題点は、メモリセルが大きくかつブロ
ーイングされない耐融索子の製作プロセスが複雑なこと
である。
発明が解決しようとする間　点 本発明の目的は、電気的にプログラマブルな低インピー
ダンス相Ｔ″１．接続素子を提供することである。
本発明の目的は、更に今日のＭＯ８技術に代わり得る十
分に低い電圧と電流のもとてプログラムでき、オン状態
で低いインピーダンスが可能になるような電気的にプロ
グラマブルな相互相続素子を提供することである。
本発明の目的は更に、ｙ！ＡＱ−的な半導体処理法を使
用して製造可能であって、オン・オフの両方の状態にお
いて高い信頼性を有する電気的にプログラマブルな相互
１に続素子を提供することである。
その実施例について本発明に関連した利点は、相互）炙
ｖｃ素子が標準的な半導体製造技術によって作ることが
可能で、寸法が小ざく、ブ１コグラミング後の跣取り電
流が高く、製造プロセスの工程数が僅かで製作できるこ
とであり、誘電体を貫く相互接続フィラメントの半径が
制御されるためプログラミング後に繰返して製作可能な
制御された低抵抗リンクが１ｎられる点である。
更に、本発明は、プログラムされた状態とプログラムさ
れない状態の双方において高い信頼性を有する特徴をも
つ。本発明のその他の利点は以下に明らかになろう。
発明の要約 プログラミング後の電気的にプログラマブルな低インピ
ーダンス回路素子（ＰＬＩＣＥ）につい′Ｃ説明する。
該回路素子はプログラミング前には非常に小さいリーク
１流を有し、プログラミング後には低い抵抗を有するコ
ンアン４ノ類似の構造から成る。
このＰＬＩＣＥ素子は２個の１７１電極間に１個の誘電
体を有することによって形成される。望ましい実施例に
おいては、上記２個の導電電極の一方もしくは双方とも
エレクトロマイグレーションに対し大きい耐性のある材
料により形成し、大量にドープされたポリシリコン、大
量にドープされた単結晶シリコンか、あるいはタングス
テン、モリブデン、プラチナ、ヂタニウム、タンタルの
如き耐火金属もしくはそれらのけい化物もしくはポリシ
リコンと金属とのサンドイッチにより形成することがで
きる。当業者は当該金属は集積回路内の相り接続部を提
供するために使用され、または拡散障壁として使用され
るものであればどんな物質であってもよいという点を理
解するはず′である。
更に本発明においては、上記材料を組合わせたものも使
用できると考えられる。その他の実施例においては、プ
ログラミング後にＰＬ［ＣＥを通過する電流が適当な寿
命を確保するように適度に制限されている限りでは、エ
レクトロマイグレーションに対して多少低い免疫性の材
料を使用してもよい。
２個の電極間の誘電層は、単一のものであれ複合的なも
のであれ、それが高電界により破壊されるときはそれが
２個の電極の一つを流動させ、その絶縁破壊中に制御さ
れた半径の７′導電フイラメントを作りだし易いように
なっている。それは集積回路中に実際上に使用される電
圧と電流をもっそれは同時にそのオフ状態で動作中に、
信頼性の高い回路素子となるために正常な動作電圧の下
でブレークダウンに対する十分に大きな電荷影響も有し
でいる。
プログラミング中に印加電圧が絶縁破壊に達すると、誘
電体内部の局在したウィークスポットがリーク電流の大
半を運びはじめて貸湿し、今度はその温度上界自体がリ
ーク電流を大きくすることになる。熱暴走状態が発展す
る結果、局部加熱が生じて誘電体と隣接電極材料が溶融
する。導電材料は２個の電極のうちの−・方から流れ、
両電極をショートさせる導電フィラメン１〜を形成する
。この電極の厚さはフィラメント形成中に断続やビット
を生じさせないほどの厚さでなければならない。
フィラメントの最終半径は誘電体の組成と厚さと、電極
導電材料溶融温度と、プログラミング中に消散するエネ
ルギーとに依存する。プログラミング後のこの素子の低
い方の最終抵抗は、半径が大きく成形フィラメントの抵
抗率が低く、かつ両電極の広がり抵抗が低い場合に得る
ことができる。フィラメント１１径がより大きく、フィ
ラメントを形成す“るために流れる導電電極材料のエレ
ク！・ロマイグレーションに対する免疫性が高い結果と
して、エレクトロマイグレーションによる膨張開口がな
くプログラミングされた素子の電流搬送能力が大きくな
る。
望ましい実施例の場合、導体の−っである頂部電極はｎ
”（ｐ”）の大喝にドープしたポリシリコンにより形成
されるか、該ポリシリコンとその上部の金属および他の
導電体とのナンドインチの何れかであり、一方他方の導
体であるＦ８ＩＳ電極は、基板に大小にドープした等極
性ｎ”（Ｄ”）拡散領域または逆極性ｐ（ｎ）の井戸か
ら形成される。
本実施例における誘電体は、２０オングストローム−５
０オングストロームの底部酸化層と４０オングストロー
ム−１００オングストロームの中心シリコン窒化層と、
Ｏ〜５０オングストロームの頂部酸化層より成る三層サ
ンドインチである。
第１番目の望ましい実施例におけるＰｔ、ＩＣＥ素子は
、電流制！ａｌｌ電圧源を２個の導体（電極）全体に印
加することによってプログラミングされる。
複合誘電体の組成は、プログラミング後に３００オ一ム
未満のオン抵抗を与え、ブ［１グラミング前に１００Ｍ
オーム以上のオフ抵抗を与えるようなっている。構造は
３０ボルト未満の大きさのプログラミングパルスと、１
００ミリ秒未満の持続時間を必要とする一方で、１００
ミリアンペア未満の電流を供給する。導電性フィラメン
トの大きさは、ブ１コグラミングパルスと複合誘電構造
の組成との関数であり、その半径は０．０２Ｊｉｎ〜０
２−の範囲にある。
ＰＬＩＣＥ素子の第２．第３の実施例の場合、ＰＬＩＣ
Ｅ素子もしくはコンデンサアンチヒユーズは２つの導体
の間（金属線もくしはポリシリコン線）にある。このた
めシリコン基板を通路として使用ぜず、２つの導体間の
相互接続づ°ることが容易になる。それ故に、基板を能
動素子用に使用することができる。
当業者は本発明の技術が任意の半導体構造もしくは工程
と両立可能で応用可能であることを理解されるはずであ
る。
実施例 まず゛第１図について述べると、半導体体基板１０上に
本発明の望ましい実施例が製作される。当業者は当該基
板１０を、事実上０ＭＯ８工程において−・般的である
ような逆導電タイプ半導体基板内に製作される１９の導
電タイプの井戸領域とすることができることを容易に理
解するはずである。本実施例の場合、底部電極１２は珪
板１０内に大量にドープした拡散領域で、もしＮ形の場
合、例えば砒素もしくは燐の１×１０〜１×１０２１原
子／　ｃｒｊとすることができる。底部電極１２は、か
かる領域をつくるための公知方法の何れかによって基板
１Ｇ上に配置することができる。底部電極１２は、基板
１０のそれと逆極性の半導体導電タイプでつくりだすド
ーパントを使用して大量にドープさせる点に注意された
い。それ故、もし基板１０がＰ形材料であれば、底部電
極１２は大量にドープしたＮ形拡散とすべきであり、逆
の場合は上の逆である。
本実施例の場合は、絶縁誘電層ば酸化１８１］層１４゜
窒化シリコン層１６および頂部酸化物層１８より成る複
合層である。誘電層はまた高電界により破壊されたとき
電極の一つの流れを容易にし制御可能なフィラメント半
径をつくりだすような単一の絶縁材料により形成するこ
とができる。
頂部電極２０は底部電極と等しい市外の材料から形成さ
れるため、もし底部電極がＮ形の場合には、頂部電極は
ほぼ１０〜１００オーム／平方の薄板面積抵抗を有する
大量にドープされたＮ形ポリシリコンにより形成づるこ
とができる。ポリシリコンの厚さは約５００〜１０．０
００オングストロームとすることができるが、約４５０
０オングストロームとすることが望ましい。
頂部電極２０もまた該ポリシリコン層と、その上部の約
ｓ、ｏｏｏ〜１５，０００オングストロームの導電性ア
ルミ金属層とのナンドイッチとすることができる。
本実施例の場合、複合誘電体の底部酸化物層１４の厚さ
は２０〜５０オングストロームであり、中心の４゜ 窒化シリコン層の厚さ４０〜１００オングストロームで
、種部酸化物層１８の厚さはＯ〜５０オングストローム
である。これらの層の厚さの比は本文中で以Ｆ史に論す
る如く、信頼性の高いＰｔ、ＩＣＥと、特有の半径と導
電度を有する制御されたフィラメントを製作する上で重
要である。
本実施例のＰＬＩＣＥ素子は、２個の電極にわたって電
流制御電圧源を印加することによってプログラミングさ
机る。複合誘電体の組成は構造がブ［コグラミング後に
３００オ一ム未満のオン抵抗を与え、プログラミング萌
に　１００メガオーム以上のオフ抵抗を与えるようなも
のである。構造は３０ボルト未満の大きさのプログラミ
ングパルスと、１０ミリアンペア未満の電流で　１００
ミリ秒未満の持続時間を必要とする。導電性フィラメン
トの大きさはブ［コグラミングパルスと複合誘電４？４
造の組成との関数であり、その有効半径は００２〜０．
２μＭの範囲にある。
一例として、１×１０２１原子／　ｃｉのＮ形拡散下部
電極と、１８オーム／平方の薄板面積抵抗を有する４５
００オングストロームの高度にドープしたポリシリコン
上部電樟と、はぼ４０オングストロームの二酸化シリコ
ン（Ｓ　ｉ　０２　＞の第１層と、はぼ７０オングスト
ロームの窒化シリコン（Ｓｉ３Ｎ４）の第２層と、はぼ
１５オングストロームのＳ　ｉ　Ｏ２の第３層とから成
る誘電体とを有するＰＬＩＣＥ素子は、１００ｍ秒の持
続時間はぼ１８Ｖのパルスと１．ＯｍＡの電流でプログ
ラムしたときほぼ０．０５ミクロンの有効半径を有する
フィラメントをつくりだすことになろう。その結宋得ら
れるフィラメントの抵抗は４０オ一ム未満であることが
判った。同じ１８Ｖのプログラミング電圧と１００ｍ秒
のブ［］グラミングとになろう。
当業者は基板１０．下部電極１２．上部電極２０のドー
パントの導電性は逆転できる。即ち基板１０をＮ、湿材
料とし、下部と上部の電極１２．２０を大量にドープし
たＰ湿材料とすることが可能なことを理解するはイであ
る。
さて今度は第２ａ図と第２ｂ図について見ると、ＰＬＩ
ＣＥの代替的実施例で２つの電気穫が基板上部にあるも
のが開示されている。これら実施例はシリコン基板を通
路と（）Ｃ使用することなく、２個の導体間を相互接続
することを容易にＶる。
それ攻、基板（よ能動素子用に使用することができる。
まづ第２ａ図について見ると、ＰＬＩＣ［Ｘ子の底部Ｉ
ＶＭ４０は、約１００〜５０００オングストロームけい
化物層４２もまたフィラメントを誘電体全体につくりだ
す溶融物質を提供づ゛ろ動きをする。けい化物層４２は
タングステン、モリブデン、チタンもしくはタンタルの
けい化物により形成づることができる。第２ａ図には絶
縁酸化物領域４４が描かれており、普通、ＰＬＩＣＥ素
子をシリコン基板上の他の回路素子から絶縁するために
設けられる環境の種類を示す。
けい化物層４２上には誘電体層４６が配置され、同時に
電界酸化物！１戚４４とも重なり合っている。第２ａ図
の実施例の誘電体層４６は、第１図の実施例に関して開
示されたサントイツブ構造とすることができる。誘電体
層４６はまた約１００〜２０００オングストロームの厚
さの単一・の窒化シリコン層により形成することもでき
る。
チタン、タングステン、もしくは窒化チタンの如き障壁
金属層４８は、誘電体４６と（アルミ製の）頂部電極５
０との間に配置して、Ｗ４部電極の材料が５０００オン
グストロームの厚さとすることができる。
今度は第２ｂ図について述べると、本実施例のＰＬＩＣ
Ｅ素子は、第２ａ図に関して論じた如きアルミ金属がフ
ィラメント内へ拡散することを防止するためにタングス
テン、ブータン、もしくは窒化チタンの如き障壁全屈の
層で被覆されたアルミニウムの如き金属製のド部電極６
０を有する。絶縁酸化物領域６４は、ＰＬＩＣＥ素子を
シリコン基板上の他の回路素子から絶縁づ“るための方
法として示されている。好ましくはけい化タングステン
により形成した囮６６が、障壁金属層６２とそれを通し
てフィラメントが形成される誘電体層６８との間に介在
する。層６６は、ＰＬ　Ｉ　ＣＦｉ子がブ［１グラミン
グされるときにフィラメントを形成する材料としての溶
融物質を捉供するために使用される。誘電体層６８と頂
部電極７２どの間に障壁金属層７０が介在するが、電極
７２Ｌ；Ｌ頂８ＩＳ電極の材質がフィラメント材料中へ
拡散する作用を防止するためにアルミニウムの如き金属
とすることができる。第２ａ図と第２ｂ図の実施例にお
ける層の厚さは同じくでもよい。
第２ａ図と第２ｂ図に描いた実施例のＰＬＩＣＦ素子は
、誘電体の厚さに応じて約１０〜３０ボルトの電圧を２
個の電極間に印加づるこによってプログラミングできる
。ブ［１グラミングパルスは、はぼ１００ｍ秒未満の持
続時間でほぼ１０ｍＡの電流によるべきである。
さて第３図について述べると、プログラミング後のＰＬ
ＩＣＦ素子の簡単化した断面図、誘電体層８４をその間
に介在させた下部電極８ｏと上部電極８２を示したもの
である。Ｌｌｌ　Ｉａされた半径のフィラメント８６は
誘電体川内に形成され、電極材料より構成される。当簗
者は容易に理解するであろうが、導電性フィラメントの
半径はプログラミング後のＰ　１．　Ｉ　ＣＥ素子のＡ
ン低抗を１１．ＩＩ　ＩＩＩする。エレクトロマイグレ
ーションからの免疫度が高い材料と制御された半径のフ
ィラメントを使用すると、電流の流れと、フィラメント
材料のエレクトロマイグレーションによって相当期間使
用した後にＰＬ［ＣＥ素子がプログラミングできなくな
ることに対する免疫性とに関してヒ分な信頼性が得られ
る。
既に述べた如く、動作電流が素子部命中にフィラメント
材料の相当なエレクトロマイグレーションを惹き起こり
値を上形る限りは、エレクトロマイグレーションに対す
る免疫性が低い材料をも使用することができる。
本文中にＰＬＩＣＦ素子の好適実施例はＮ＋ポリシリコ
ンを頂部電極として、またＰ形塁板もしくはＰ形弁戸内
のＮ“拡散を底部電極どして使用する標準的な集積回路
＆術に組み込むことができる。本実施例は第４図に関し
て論することにする。
さて第４図について述べると、ＰＬＩＣＦ素子がＰ形基
板もしくはＰ形井戸１００内に構成されている。電界酸
化物領域１０２は、ＰＬＩＣＥ素子構ブしたＮ＋拡散領
域１０４は、ＰＬＩＣＥのための底部電極を形成する。
誘電体層１０６は、大沿にドープされたＮ＋ポリシリコ
ンの上部電極１０８から下部電極１０４を分離する。ド
部電穫１０４と上部電極１０８に対りる接続部が、それ
ぞれ１１０と１１２に概略示されている。第４図の実施
例の場合、底部用１４１０４と頂部電極１０８の双方と
も相互接続抵抗を小ざくするために金属層に接触させる
ことができる。
第５ａ図と第５ｂ図は、それぞれプログラミングの前と
後におけるＰＬＩＣＥの等価回路を略示したものである
。第５ａ図において奇生ダイオード＋２０は本来、第１
１図における基板１００とド部電陽を構成づるＮ　”　
’Ｊｔｘ敗領Ｖｉ１０４間に存在する。
オフコンデンサ１２２は、５部電極１０４とＦ部電極１
０８とによって形成されたー」ンデンを表わしたもので
ある。
プログラミング後は、寄生ダイオード１２０は、抵抗１
２４に接続されることが分かつ、該抵抗は、下部電極１
０４を上部電極１０８と頂部ならびに底部電極の広がり
抵抗とを接続づるブ［］グラミング中に形成された制御
された半径のフィラメントの固有オン抵抗を表わす。
第５ａ図と第５ｂ図の両図において、等価回路の三つの
端子は端子１００．すなわＪう第４図の基板、および第
４図における等両端子１１０である端子１１０、および
第４図の等１ｉ１１ｉ喘子１１２である端子１１２であ
る。
第４図、第５ａ図および第５ｂ図に関りる論述はＰ形基
板とＮ形拡散を想定したが、当袈名は１Ｎ形基板もしく
は井戸とＰ形拡散も同様に有効に使用できることを容易
に理解するはずである。その場合には第５ａ図と第５ｂ
図のダイオード１２０は、そのアノードを端子１１０に
そのカトードを端子１００に有することになろう。
第６ａ図〜第６ｆ図に示されでいるように、本発明の好
適実施例は標準的なシリコン集積回路製作］程に容易に
組込むことができる。本文中に開示された工程はＣＭＯ
Ｓ工程に関づ°るものであるが、ＰＬＩＣＥ形成がどの
ようにしてＮＭＯ８゜ＰＭＯ８その他の］：程に組込む
ことができるか当ＩＪ者は容易に理解するは博゛°であ
る。
まず′第６ａ図に示す如く、標準的なＣＭＯＳシリコン
ゲート工程を使用して、ＰＬ　Ｉ　ＣＥが適当な領域に
組込まれる地点までシリコンウェハを処理した。殊に、
Ｎ形基板１５０は従来のＣｔＶＩＯ３処叩挟術を用いて
ほう基チャネルストップ打込み１５２、はう素Ｐ井戸１
５４、電界酸化物領域１５６．および初期ゲート酸化物
層１５８をつくりだすことによって準備した。ポリシリ
コン層は、それぞれＮチ１／ネルとＰチＡ／ネル素子の
ためにゲート１６０と１６２を形成するためにつくりだ
され規定された。
Ｐ井戸１５４内のＮチ１／ネル素子のソース／ドレイン
領域１６４の砒素もしくは燐のドーピング工程もまた、
ＰＬＩＣＥをつくりだすための第一段階４゜ を欄成する。それは、ホトシストマスク１６６内の余分
のアパーチ１１が領域１６８においてＰ井戸１５４をド
ープするために考慮され、チャネルソース／トレインド
ーピング工程と同時にＰＬＩＣＥの下部電極をつくりだ
すようＩｃなっているためである。
初期ゲート酸化物層１５６は、その後筬の基板にエツチ
ングされ洗浄され誘電体層１７０を成長させる態勢には
いる。
今度は第６ｂ図について述べると、次にＰＬＴＣ，Ｆの
誘電体層１７０が木根表面全体に形成される。
二酸化シリコンの第１番目の層は、デポジットさせるか
熱成長させることが望ましい。次に標準的なＬＰＧＶＤ
もしくはＣＶＤ技術を用いて窒化シリコン層をデポジッ
トさ往る。二酸化シリコンのけ後の層は、その後デポジ
ットさせるか熱成長させる。これらの苦を形成するため
に使用される］：程は、当業者に公知の従来処理］］程
でよい。
第６Ｃ図について述べると、その後層状の多結晶領域１
７２がウェハ表面全体に形成される。該領域１７２は標
準的なＬＰＧＶＤもしくはＣＶＤ技術によっく形成して
もよい。第６Ｃ図について述べると、多結晶シリコン層
１７２の輪郭を描いてＰＬＩＣＦの下部電極を形成する
ためにホトマスク１７４を使用した。かくして形成され
た上部電極１７６は、その後−酸化シリコン／窒化シリ
コン／二酸化シリコンの誘電体サンドインチ絶縁層をＰ
しＩＣＦＥ構造の外部ダＩ域から選択的に除去するため
のマスクとしυ使用する。該禍造はくの復第６ｄ図に湿
す如く、薄い熱酸化物層１７８によってシールする。
０Ｍ０３回路の残部を製作する工程は、その後標準的方
法ぐ続行し、第６ａ図に示すような完成素子を形成する
ことができる。Ｐチ（・ネル素子のためのほう素ソース
とドレイン領域１８０．４８２は、ホトマスク１８４と
ポリシリコンゲート層１６２の一部を用いて打込み、打
込みぜ１域外部領域を保護する。ｉ６ｆ図について述べ
ると、ポリシリコンガラスパッシベーション層１８６を
デポジットさせ、流し込み、接触切り目をつくる。その
後金ＴＡ層１８８をデポジットさせ、輪郭をつくり接続
部をトランジスタＰＬＩＣＥノードにつくる。もし−相
層金属を用いる場合には、層間誘電体をデポジットさせ
、第２の金属層をデポジットさＵ、輪郭を描き焼ぎなま
しする（図示せず）。＠後にひつかぎの危険から保護す
るために、パッシベーション層をテボジッシトさせ金属
パッドを開ける。
ＰＬＩＣＦ素子はまた、ｒ’ＲＯＭセルもしくはプログ
ラマブル論理素子の何れに対してもバイボーラ工程に使
用することができる。望ましい実施例はＣＭ　ＯＳによ
る実施例と同一であろう。かかる工程は第７図により開
示されている通りである。
本］程は従来のパイボーラ工程として開始され、ま寸パ
叩込み層を規定、内部に拡散させ、続いてエピタキシ１
１ルデポジシヨンと隔離］、程が進行する。
隔離と拡散を実行するには幾つかの方法があるが、その
何れもＰＬＩＣＥ素子の場合には有効であるう。その後
ベースダｊ域を規定し拡散する。その後エミッタを形成
し、拡散し、続いて接点カットを入れる。Ｐ　Ｌ、、　
Ｉ　ＣＥ素子を規定する場合誘電体を形成し、次いでポ
リデボジシｊン、ドーピング。
輪郭規定によつＣ形成することができる場合にはこれは
望ましい点である。（の侵ポリをマスクとして使用する
ことによって下に存在する誘電体を不都合な＃５域から
取除くことになうろ。Ｐ　１．　Ｉ　ＣＥＸ子の規定に
次いで通常通りメタリゼーシコン工程が進行することに
なろう。単一・もしくは二二重の何れのメタリゼーショ
ン工程も使用できる。
以上、本発明の実施例と応用を示１）解説したが、当業
者には本文中の発明構想から逸脱Ｕずにずっと多くの変
更を施こすことが可能であることは明らかであろう。
それ故、本発明は特許請求の範囲の主旨に見られるもの
は別として以上の実施例に限定されるものではないとい
うべきである。
【図面の簡単な説明】
第１図は本発明によって半導体基板材料上に製作された
ＰＬＩＣＥ素子の好適実施例の断面図、第２ａ図は１ｇ
の金属電極と１個のポリシリコン電極とを有する本発明
のＰＬＩＣＥ素子の代替実施例のＵＩ断面図第２ｂ図は
２個の金属電極を有する本発明のＰＬＩＣＥ素子の代替
実施例の断面図、第３図はブ［ｌグラミング後のＰＬＩ
ＣＥ素子の単純化した断面図、第４図は半導体材料を導
電材料として用いた半導体基板材料に形成される第１図
に関して開示した実施例に類似のＰＬＩＣ［Ｅ素子の断
面図、第５ａ図と第５ｂ図とはブ［ｌグラミング前後の
ＰＬＩＣＥ素子の等価回路の概略回路図、第６ａ〜第６
ｆ図はシリコンゲート０ＭＯ８工程の−・部としてのＰ
ＬｒＣＥｉ子を製作するための共ハ“！的なコニ程図、
第７図は本発明が如何にして典型的なバイボーラエ稈に
組込まれるかを示す断面図である。 １０・・・・・・基板、１２・・・・・・底部電極、１
４・・・・・・酸化物層、１Ｇ・・・・・・窒化シリコ
ン層、２０・・・・・・頂部電極、４２・・・・・・け
い化物累、６０・・・・・・下部電極、１２０・・・・
・・寄生ダイオード、１００．１１０．１１２・・・・
・・端子、１６０、１６２・・・・・・ゲート。 代理人弁理士　中　　村　　　　至 々永Ｙ ／ヲ几Ｚ 手続補正口 ２１発明の名称　　　プログラマブル低インピーダンス
相互接続回路素子 ３、補正をする者 事件との関係　　特許出願人 名　称　　　　　アクチル・コーポレイション４、代　
理　人　　　東京都新宿区新宿１丁目１番１４号　山田
ビル８、補正の内容

Claims (25)

    【特許請求の範囲】
  1. （１）第１導電層と、該第１導電層上の絶縁層と、該絶
    縁層上の第２導電層とから成り、プログラミング電圧を
    印加することによって前記第１もしくは第２の導電層の
    少なくとも一つから形成される３００オーム未満の抵抗
    を有する少なくとも一つの制御された半径のフィラメン
    トが形成されるプログラマブル低インピーダンス相互接
    続回路素子。
  2. （２）前記導電層の少なくとも一つがエレクトロマイグ
    レーションに対する免疫性の高い材料より形成される、
    特許請求の範囲第１項に記載のプログラマブル低インピ
    ーダンス相互接続回路素子。
  3. （３）前記導電層の少なくとも一つが大量にドープされ
    たポリシリコンである、特許請求の範囲第１項に記載の
    プログラマブル低インピーダンス相互接続回路素子。
  4. （４）前記第１導電層が拡散層であって、前記第２導電
    層が該拡散層と同一極性を有する大量にドープされたポ
    リシリコンである、特許請求の範囲第１項に記載のプロ
    グラマブル低インピーダンス相互接続回路素子。
  5. （５）前記第２導電層が金属層により被覆される、特許
    請求の範囲第４項に記載のプログラマブル低インピーダ
    ンス相互接続回路素子。
  6. （６）前記第１と第２の導電層が金属である、特許請求
    の範囲第１項に記載のプログラマブル低インピーダンス
    相互接続回路素子。
  7. （７）第１導電層と、第１の二酸化シリコン部分と該第
    １の二酸化シリコン部分の上部の第２の窒化シリコン部
    分とを有する前記第１導電層上の絶縁層と、該絶縁層上
    の第２導電層とから成るプログラマブル低インピーダン
    ス相互接続回路素子。
  8. （８）前記導電層の一つがエレクトロマイグレーション
    に対して高い免疫性を有する材料により形成される、特
    許請求の範囲第７項に記載のプログラマブル低インピー
    ダンス相互接続回路素子。
  9. （９）前記絶縁層が前記第２窒化シリコン部分上に更に
    第３の二酸化シリコン部分を有する、特許請求の範囲第
    ７項に記載のプログラマブル低インピーダンス相互接続
    回路素子。
  10. （１０）前記導電層の少なくとも一つが大量にドープさ
    れたポリシリコンである、特許請求の範囲第７項に記載
    のプログラマブル低インピーダンス相互接続回路素子。
  11. （１１）前記第１導電層が拡散層であって前記第２導電
    層が、該拡散層と同一極性を有する大量にドープされた
    ポリシリコンである、特許請求の範囲第７項に記載のプ
    ログラマブル低インピーダンス相互接続回路素子。
  12. （１２）前記第１と第２の導電層が金属である、特許請
    求の範囲第７項に記載のプログラマブル低インピーダン
    ス相互接続回路素子。
  13. （１３）前記絶縁層が、そこを貫いて延びる前記第１も
    しくは第２の導電層の少なくとも１つから形成されかつ
    前記第１と第２の導電層と電気的接触する少なくとも１
    つの制御された半径の導電材料フィラメントを含む、特
    許請求の範囲第７項、第８項、第９項、第１０項、第１
    １項、第１２項もしくは第１４項に記載のプログラマブ
    ル低インピーダンス相互接続回路。
  14. （１４）前記第１導電層が拡散層であって、前記第２導
    電層が金属導電層下部の該拡散層と同一極性を有する大
    量にドープされたポリシリコン層のサンドイッチである
    、特許請求の範囲第７項に記載のプログラマブル低イン
    ピーダンス相互接続回路。
  15. （１５）第１導電層と、該第１導電層を被覆するけい化
    物層と、該けい化物層を被覆する絶縁層と、該絶縁層を
    被覆する金属層とから成るプログラマブル低インピーダ
    ンス相互接続回路素子。
  16. （１６）前記絶縁層と前記金属層との間に更に障壁金属
    層を備える、特許請求の範囲第１４項に記載のプログラ
    マブル低インピーダンス相互接続回路素子。
  17. （１７）前記第１導電層が金属である、特許請求の範囲
    第１５項に記載のプログラマブル低インピーダンス相互
    接続回路素子。
  18. （１８）前記第１導電層が金属と障壁金属とのサンドイ
    ッチである、特許請求の範囲第１５項に記載のプログラ
    マブル低インピーダンス相互接続回路素子。
  19. （１９）前記第１導電層がポリシリコンである、特許請
    求の範囲第１５項に記載のプログラマブル低インピーダ
    ンス相互接続回路素子。
  20. （２０）前記第１導電層がポリシリコンである、特許請
    求の範囲第１６項に記載のプログラマブル低インピーダ
    ンス相互接続回路素子。
  21. （２１）前記絶縁層が窒化シリコンである、特許請求の
    範囲第１５項、第１６項、第１７項、第１８項、第１９
    項もしくは第２０項に記載のプログラマブル低インピー
    ダンス相互接続回路素子。
  22. （２２）絶縁層が、そこを貫いて延びかつ前記けい化物
    層と前記導電金属もしくは障壁層を有する金属と電気的
    接触した少なくとも一つの制御された半径の導電材料フ
    ィラメントを含む、特許請求の範囲第１５項、第１６項
    、第１７項、第１８項、第１９項もしくは第２０項に記
    載のプログラマブル低インピーダンス相互接続回路素子
    。
  23. （２３）基板上にＣＭＯＳ製作工程でもつてプログラマ
    ブル低インピーダンス相互接続回路素子を形成する方法
    であつて、 −第１導電形式によつて該基板内に第１領域を規定しか
    つドープしてプログラマブル低インピーダンス回路相互
    接続素子の下部電極を形成し、同時に、該基板内のソー
    スドレイン領域をドープするために領域を規定しかつド
    ープし、 −前記第１領域内で初期のゲート酸化物層を除去し、 −前記領域上にプログラマブル低インピーダンス回路相
    互接続素子のための誘電体層をデポジットさせ、 −該誘電体層上にプログラマブル低インピーダンス回路
    相互接続のための上部電極を形成するために導電層をデ
    ポジットさせ、 −該導電層と該誘電体層とを規定し、 ＣＭＯＳ工程の手続を続行する、諸段階から成る前記方
    法。
  24. （２４）バイポーラ製作工程でもってプログラマブル低
    インピーダンス回路相互接続素子を形成する方法であつ
    て、 −プログラマブル低インピーダンス回路素子の下部電極
    として使用するためにエミッタ内に一つの領域を規定し
    、 −この規定された一領域上に誘電体層を形成し、−上部
    電極導体領域をデポジットし、 −該上部電極導体領域と該誘電体領域とを規定し、 −バイポーラ製作工程の手順を続行する、 以上の諸段階から成る前記方法。
  25. （２５）上部電極を形成するための導電層が第１領域と
    同一の導電形を有するポリシリコンにより製作される、
    特許請求の範囲第２３項に記載の方法。（２６）上部電
    極導体領域がエミッタと同一の導電形を有するポリシリ
    コンにより製作される、特許請求の範囲第２４項に記載
    の方法。
JP11222787A 1986-05-09 1987-05-08 プログラマブル低インピーダンス・アンチ・ヒューズ素子 Expired - Lifetime JP2571785B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/861,519 US4823181A (en) 1986-05-09 1986-05-09 Programmable low impedance anti-fuse element
US861519 1986-05-09

Publications (2)

Publication Number Publication Date
JPS62281365A true JPS62281365A (ja) 1987-12-07
JP2571785B2 JP2571785B2 (ja) 1997-01-16

Family

ID=25336027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11222787A Expired - Lifetime JP2571785B2 (ja) 1986-05-09 1987-05-08 プログラマブル低インピーダンス・アンチ・ヒューズ素子

Country Status (6)

Country Link
US (1) US4823181A (ja)
EP (1) EP0250078B1 (ja)
JP (1) JP2571785B2 (ja)
KR (1) KR0162073B1 (ja)
AT (1) ATE80499T1 (ja)
DE (1) DE3781597T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510618A (ja) * 1999-09-24 2003-03-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 容量性感知アレイ装置

Families Citing this family (197)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4899205A (en) * 1986-05-09 1990-02-06 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5451887A (en) * 1986-09-19 1995-09-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5528072A (en) * 1987-07-02 1996-06-18 Bull, S.A. Integrated circuit having a laser connection of a conductor to a doped region of the integrated circuit
US5165166A (en) * 1987-09-29 1992-11-24 Microelectronics And Computer Technology Corporation Method of making a customizable circuitry
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
JPH0727980B2 (ja) * 1988-07-19 1995-03-29 三菱電機株式会社 高抵抗層を有する半導体装置
US4882611A (en) * 1988-07-21 1989-11-21 Zoran Corporation Double layer voltage-programmable device and method of manufacturing same
GB2222024B (en) * 1988-08-18 1992-02-19 Stc Plc Improvements in integrated circuits
US5093711A (en) * 1988-10-14 1992-03-03 Seiko Epson Corporation Semiconductor device
US5299150A (en) * 1989-01-10 1994-03-29 Actel Corporation Circuit for preventing false programming of anti-fuse elements
JP2778977B2 (ja) * 1989-03-14 1998-07-23 株式会社東芝 半導体装置及びその製造方法
JPH02285638A (ja) * 1989-04-27 1990-11-22 Toshiba Corp 半導体装置
US4931897A (en) * 1989-08-07 1990-06-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor capacitive element
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
US5502315A (en) * 1989-09-07 1996-03-26 Quicklogic Corporation Electrically programmable interconnect structure having a PECVD amorphous silicon element
US5146307A (en) * 1989-12-27 1992-09-08 Texas Instruments Incorporated Fuse having a dielectric layer between sloped insulator sidewalls
US5019532A (en) * 1989-12-27 1991-05-28 Texas Instruments Incorporated Method for forming a fuse and fuse made thereby
JP2535084B2 (ja) * 1990-02-19 1996-09-18 シャープ株式会社 半導体装置の製造方法
US5181096A (en) * 1990-04-12 1993-01-19 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5404029A (en) * 1990-04-12 1995-04-04 Actel Corporation Electrically programmable antifuse element
US5070384A (en) * 1990-04-12 1991-12-03 Actel Corporation Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer
US5057451A (en) * 1990-04-12 1991-10-15 Actel Corporation Method of forming an antifuse element with substantially reduced capacitance using the locos technique
US5126282A (en) * 1990-05-16 1992-06-30 Actel Corporation Methods of reducing anti-fuse resistance during programming
US5194759A (en) * 1990-05-18 1993-03-16 Actel Corporation Methods for preventing disturbance of antifuses during programming
JP2597741B2 (ja) * 1990-08-30 1997-04-09 シャープ株式会社 不揮発性メモリ素子
US5106773A (en) * 1990-10-09 1992-04-21 Texas Instruments Incorporated Programmable gate array and methods for its fabrication
US5291496A (en) * 1990-10-18 1994-03-01 The United States Of America As Represented By The United States Department Of Energy Fault-tolerant corrector/detector chip for high-speed data processing
WO1992013359A1 (en) * 1991-01-17 1992-08-06 Crosspoint Solutions, Inc. An improved antifuse circuit structure for use in a field programmable gate array and method of manufacture thereof
US5163180A (en) * 1991-01-18 1992-11-10 Actel Corporation Low voltage programming antifuse and transistor breakdown method for making same
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
DE69231858T2 (de) * 1991-02-19 2002-03-28 Texas Instruments Inc., Dallas Antischmelzsicherungsstruktur mit Seitenwand und Herstellungsverfahren
US5625220A (en) * 1991-02-19 1997-04-29 Texas Instruments Incorporated Sublithographic antifuse
US5365105A (en) * 1991-02-19 1994-11-15 Texas Instruments Incorporated Sidewall anti-fuse structure and method for making
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
EP0509631A1 (en) * 1991-04-18 1992-10-21 Actel Corporation Antifuses having minimum areas
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5242851A (en) * 1991-07-16 1993-09-07 Samsung Semiconductor, Inc. Programmable interconnect device and method of manufacturing same
WO1993002473A1 (en) * 1991-07-25 1993-02-04 Massachusetts Institute Of Technology Voltage programmable links for integrated circuits
US5258643A (en) * 1991-07-25 1993-11-02 Massachusetts Institute Of Technology Electrically programmable link structures and methods of making same
US5641703A (en) * 1991-07-25 1997-06-24 Massachusetts Institute Of Technology Voltage programmable links for integrated circuits
US5327024A (en) * 1992-07-02 1994-07-05 Quicklogic Corporation Field programmable antifuse device and programming method therefor
WO1993003497A1 (en) * 1991-07-31 1993-02-18 Quicklogic Corporation Programming of antifuses
US5243226A (en) * 1991-07-31 1993-09-07 Quicklogic Corporation Programming of antifuses
US5302546A (en) * 1991-07-31 1994-04-12 Quicklogic Corporation Programming of antifuses
US5544070A (en) * 1991-07-31 1996-08-06 Quicklogic Corporation Programmed programmable device and method for programming antifuses of a programmable device
US5241496A (en) * 1991-08-19 1993-08-31 Micron Technology, Inc. Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells
US5341267A (en) * 1991-09-23 1994-08-23 Aptix Corporation Structures for electrostatic discharge protection of electrical and other components
US5110754A (en) * 1991-10-04 1992-05-05 Micron Technology, Inc. Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM
US5451811A (en) * 1991-10-08 1995-09-19 Aptix Corporation Electrically programmable interconnect element for integrated circuits
US5321322A (en) * 1991-11-27 1994-06-14 Aptix Corporation Programmable interconnect architecture without active devices
EP0558176A1 (en) * 1992-02-26 1993-09-01 Actel Corporation Metal-to-metal antifuse with improved diffusion barrier layer
EP0564138A1 (en) * 1992-03-31 1993-10-06 STMicroelectronics, Inc. Field programmable device
USRE40790E1 (en) * 1992-06-23 2009-06-23 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
US5229326A (en) * 1992-06-23 1993-07-20 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
DE69327824T2 (de) * 1992-07-31 2000-07-06 Stmicroelectronics, Inc. Programmierbare Kontaktstruktur
US5294846A (en) * 1992-08-17 1994-03-15 Paivinen John O Method and apparatus for programming anti-fuse devices
US5293133A (en) * 1992-08-27 1994-03-08 Quicklogic Corporation Method of determining an electrical characteristic of an antifuse and apparatus therefor
WO1994007266A1 (en) * 1992-09-23 1994-03-31 Massachusetts Institute Of Technology A voltage programmable link having reduced capacitance
US5264725A (en) * 1992-12-07 1993-11-23 Micron Semiconductor, Inc. Low-current polysilicon fuse
US5314840A (en) * 1992-12-18 1994-05-24 International Business Machines Corporation Method for forming an antifuse element with electrical or optical programming
US5447880A (en) * 1992-12-22 1995-09-05 At&T Global Information Solutions Company Method for forming an amorphous silicon programmable element
US5270251A (en) * 1993-02-25 1993-12-14 Massachusetts Institute Of Technology Incoherent radiation regulated voltage programmable link
EP0620586B1 (en) * 1993-04-05 2001-06-20 Denso Corporation Semiconductor device having thin film resistor
US5572061A (en) * 1993-07-07 1996-11-05 Actel Corporation ESD protection device for antifuses with top polysilicon electrode
US5449947A (en) * 1993-07-07 1995-09-12 Actel Corporation Read-disturb tolerant metal-to-metal antifuse and fabrication method
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
US5369054A (en) * 1993-07-07 1994-11-29 Actel Corporation Circuits for ESD protection of metal-to-metal antifuses during processing
US5390141A (en) * 1993-07-07 1995-02-14 Massachusetts Institute Of Technology Voltage programmable links programmed with low current transistors
US5619063A (en) * 1993-07-07 1997-04-08 Actel Corporation Edgeless, self-aligned, differential oxidation enhanced and difusion-controlled minimum-geometry antifuse and method of fabrication
US5581111A (en) * 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5856234A (en) * 1993-09-14 1999-01-05 Actel Corporation Method of fabricating an antifuse
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
JPH07211873A (ja) * 1994-01-24 1995-08-11 Toshiba Corp アンチフュ−ズ素子
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5834824A (en) * 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5808351A (en) * 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5726482A (en) * 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5424655A (en) * 1994-05-20 1995-06-13 Quicklogic Corporation Programmable application specific integrated circuit employing antifuses and methods therefor
US6159836A (en) * 1994-09-16 2000-12-12 Stmicroelectronics, Inc. Method for forming programmable contact structure
US5962815A (en) * 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5753947A (en) * 1995-01-20 1998-05-19 Micron Technology, Inc. Very high-density DRAM cell structure and method for fabricating it
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
DE69614545T2 (de) * 1995-06-07 2002-05-23 Micron Technology, Inc. Gestapelte vergrabene diode zur verwendung mit einem mehrzustand-material in einer nichtflüchtigen speicherzelle
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5837564A (en) * 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5744980A (en) * 1996-02-16 1998-04-28 Actel Corporation Flexible, high-performance static RAM architecture for field-programmable gate arrays
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6025220A (en) * 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US6242792B1 (en) 1996-07-02 2001-06-05 Denso Corporation Semiconductor device having oblique portion as reflection
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5814527A (en) * 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5985698A (en) * 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5812441A (en) * 1996-10-21 1998-09-22 Micron Technology, Inc. MOS diode for use in a non-volatile memory cell
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
KR100337658B1 (ko) * 1997-04-03 2002-05-24 사토 요시하루 회로 기판 및 검출기 그리고 이의 제조 방법
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6087689A (en) 1997-06-16 2000-07-11 Micron Technology, Inc. Memory cell having a reduced active area and a memory array incorporating the same
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6107165A (en) * 1998-08-13 2000-08-22 Quicklogic Corporation Metal-to-metal antifuse having improved barrier layer
US5955751A (en) * 1998-08-13 1999-09-21 Quicklogic Corporation Programmable device having antifuses without programmable material edges and/or corners underneath metal
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6385074B1 (en) 1998-11-16 2002-05-07 Matrix Semiconductor, Inc. Integrated circuit structure including three-dimensional memory array
US6836000B1 (en) * 2000-03-01 2004-12-28 Micron Technology, Inc. Antifuse structure and method of use
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6631085B2 (en) 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
AU2001286432A1 (en) * 2000-08-14 2002-02-25 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
US6777773B2 (en) * 2000-08-14 2004-08-17 Matrix Semiconductor, Inc. Memory cell with antifuse layer formed at diode junction
US6580124B1 (en) 2000-08-14 2003-06-17 Matrix Semiconductor Inc. Multigate semiconductor device with vertical channel current and method of fabrication
US6624011B1 (en) 2000-08-14 2003-09-23 Matrix Semiconductor, Inc. Thermal processing for three dimensional circuits
US6492706B1 (en) * 2000-12-13 2002-12-10 Cypress Semiconductor Corp. Programmable pin flag
US6678848B1 (en) 2000-12-21 2004-01-13 Actel Corporation Programming circuitry for configurable FPGA I/O
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6661730B1 (en) 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6545898B1 (en) 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
JP4599059B2 (ja) * 2001-09-18 2010-12-15 キロパス テクノロジー インコーポレイテッド 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ
US6798693B2 (en) * 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US20030062596A1 (en) 2001-10-02 2003-04-03 Actel Corporation Metal-to-metal antifuse employing carbon-containing antifuse material
US7390726B1 (en) 2001-10-02 2008-06-24 Actel Corporation Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer
US7459763B1 (en) * 2001-10-02 2008-12-02 Actel Corporation Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material
US6728126B1 (en) 2002-12-20 2004-04-27 Actel Corporation Programming methods for an amorphous carbon metal-to-metal antifuse
US6965156B1 (en) * 2002-12-27 2005-11-15 Actel Corporation Amorphous carbon metal-to-metal antifuse with adhesion promoting layers
US6700151B2 (en) * 2001-10-17 2004-03-02 Kilopass Technologies, Inc. Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric
US6766960B2 (en) * 2001-10-17 2004-07-27 Kilopass Technologies, Inc. Smart card having memory using a breakdown phenomena in an ultra-thin dielectric
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6777757B2 (en) * 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US6992925B2 (en) * 2002-04-26 2006-01-31 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline
US6898116B2 (en) * 2002-04-26 2005-05-24 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor having a buried N+ connection
US6940751B2 (en) * 2002-04-26 2005-09-06 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown
US6611165B1 (en) 2002-06-25 2003-08-26 Micron Technology, Inc. Antifuse circuit with improved gate oxide reliabilty
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US6650143B1 (en) 2002-07-08 2003-11-18 Kilopass Technologies, Inc. Field programmable gate array based upon transistor gate oxide breakdown
US7042772B2 (en) * 2002-09-26 2006-05-09 Kilopass Technology, Inc. Methods and circuits for programming of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
US7031209B2 (en) * 2002-09-26 2006-04-18 Kilopass Technology, Inc. Methods and circuits for testing programmability of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US6791891B1 (en) 2003-04-02 2004-09-14 Kilopass Technologies, Inc. Method of testing the thin oxide of a semiconductor memory cell that uses breakdown voltage
US6956278B2 (en) * 2003-06-30 2005-10-18 Matrix Semiconductor, Inc. Low-density, high-resistivity titanium nitride layer for use as a contact for low-leakage dielectric layers
US6924664B2 (en) * 2003-08-15 2005-08-02 Kilopass Technologies, Inc. Field programmable gate array
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US7064973B2 (en) * 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
US6972986B2 (en) * 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US20050218929A1 (en) * 2004-04-02 2005-10-06 Man Wang Field programmable gate array logic cell and its derivatives
US7511982B2 (en) * 2004-05-06 2009-03-31 Sidense Corp. High speed OTP sensing scheme
US8735297B2 (en) 2004-05-06 2014-05-27 Sidense Corporation Reverse optical proximity correction method
US9123572B2 (en) 2004-05-06 2015-09-01 Sidense Corporation Anti-fuse memory cell
US7755162B2 (en) 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
JP4981661B2 (ja) * 2004-05-06 2012-07-25 サイデンス コーポレーション 分割チャネルアンチヒューズアレイ構造
US8767433B2 (en) 2004-05-06 2014-07-01 Sidense Corp. Methods for testing unprogrammed OTP memory
US20050275427A1 (en) * 2004-06-10 2005-12-15 Man Wang Field programmable gate array logic unit and its cluster
US7164290B2 (en) * 2004-06-10 2007-01-16 Klp International, Ltd. Field programmable gate array logic unit and its cluster
US7135886B2 (en) * 2004-09-20 2006-11-14 Klp International, Ltd. Field programmable gate arrays using both volatile and nonvolatile memory cell properties and their control
US7193436B2 (en) * 2005-04-18 2007-03-20 Klp International Ltd. Fast processing path using field programmable gate array logic units
US20060268593A1 (en) * 2005-05-25 2006-11-30 Spansion Llc Read-only memory array with dielectric breakdown programmability
US20090135640A1 (en) * 2007-11-28 2009-05-28 International Business Machines Corporation Electromigration-programmable semiconductor device with bidirectional resistance change
KR20110119776A (ko) * 2009-03-02 2011-11-02 가부시키가이샤 무라타 세이사쿠쇼 안티퓨즈 소자
US20100283053A1 (en) * 2009-05-11 2010-11-11 Sandisk 3D Llc Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature
JP5387677B2 (ja) * 2009-07-09 2014-01-15 株式会社村田製作所 アンチヒューズ素子
WO2011010702A1 (ja) * 2009-07-22 2011-01-27 株式会社村田製作所 アンチヒューズ素子
US8975724B2 (en) 2012-09-13 2015-03-10 Qualcomm Incorporated Anti-fuse device
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US10127993B2 (en) 2015-07-29 2018-11-13 National Chiao Tung University Dielectric fuse memory circuit and operation method thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
CN108470676A (zh) * 2018-04-04 2018-08-31 睿力集成电路有限公司 击穿式电熔丝结构及其形成方法、半导体器件
KR102831446B1 (ko) * 2019-09-17 2025-07-09 에스케이하이닉스 주식회사 이미지 센싱 장치
US11074985B1 (en) 2020-02-25 2021-07-27 HeFeChip Corporation Limited One-time programmable memory device and method for operating the same
US11152381B1 (en) 2020-04-13 2021-10-19 HeFeChip Corporation Limited MOS transistor having lower gate-to-source/drain breakdown voltage and one-time programmable memory device using the same
US11114140B1 (en) 2020-04-23 2021-09-07 HeFeChip Corporation Limited One time programmable (OTP) bits for physically unclonable functions
US11437082B2 (en) 2020-05-17 2022-09-06 HeFeChip Corporation Limited Physically unclonable function circuit having lower gate-to-source/drain breakdown voltage
CN115623778A (zh) 2021-07-14 2023-01-17 联华电子股份有限公司 一次性可编程存储单元及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128556A (ja) * 1985-11-29 1987-06-10 Fujitsu Ltd 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2784389A (en) * 1954-12-31 1957-03-05 Ibm Information storage unit
US3423646A (en) * 1965-02-01 1969-01-21 Sperry Rand Corp Computer logic device consisting of an array of tunneling diodes,isolators and short circuits
US3634929A (en) * 1968-11-02 1972-01-18 Tokyo Shibaura Electric Co Method of manufacturing semiconductor integrated circuits
US3576549A (en) * 1969-04-14 1971-04-27 Cogar Corp Semiconductor device, method, and memory array
US3838442A (en) * 1970-04-15 1974-09-24 Ibm Semiconductor structure having metallization inlaid in insulating layers and method for making same
US3742592A (en) * 1970-07-13 1973-07-03 Intersil Inc Electrically alterable integrated circuit read only memory unit and process of manufacturing
GB1311178A (en) * 1970-09-19 1973-03-21 Ferranti Ltd Semiconductor devices
FR2134172B1 (ja) * 1971-04-23 1977-03-18 Radiotechnique Compelec
US4127900A (en) * 1976-10-29 1978-11-28 Massachusetts Institute Of Technology Reading capacitor memories with a variable voltage ramp
CA1135854A (en) * 1977-09-30 1982-11-16 Michel Moussie Programmable read only memory cell
DE2967704D1 (de) * 1978-06-14 1991-06-13 Fujitsu Ltd Verfahren zur herstellung einer halbleiteranordnung mit einer isolierschicht.
DE2832388C2 (de) * 1978-07-24 1986-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
US4322822A (en) * 1979-01-02 1982-03-30 Mcpherson Roger K High density VMOS electrically programmable ROM
JPS5656677A (en) * 1979-10-13 1981-05-18 Toshiba Corp Semiconductor memory device
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4445134A (en) * 1980-12-08 1984-04-24 Ibm Corporation Conductivity WSi2 films by Pt preanneal layering
US4398335A (en) * 1980-12-09 1983-08-16 Fairchild Camera & Instrument Corporation Multilayer metal silicide interconnections for integrated circuits
DE3175263D1 (en) * 1981-06-25 1986-10-09 Ibm Electrically programmable read-only memory
US4455568A (en) * 1981-08-27 1984-06-19 American Microsystems, Inc. Insulation process for integrated circuits
US4507756A (en) * 1982-03-23 1985-03-26 Texas Instruments Incorporated Avalanche fuse element as programmable device
US4507757A (en) * 1982-03-23 1985-03-26 Texas Instruments Incorporated Avalanche fuse element in programmable memory
US4562639A (en) * 1982-03-23 1986-01-07 Texas Instruments Incorporated Process for making avalanche fuse element with isolated emitter
US4507851A (en) * 1982-04-30 1985-04-02 Texas Instruments Incorporated Process for forming an electrical interconnection system on a semiconductor
US4543594A (en) * 1982-09-07 1985-09-24 Intel Corporation Fusible link employing capacitor structure
US4505026A (en) * 1983-07-14 1985-03-19 Intel Corporation CMOS Process for fabricating integrated circuits, particularly dynamic memory cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128556A (ja) * 1985-11-29 1987-06-10 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510618A (ja) * 1999-09-24 2003-03-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 容量性感知アレイ装置

Also Published As

Publication number Publication date
EP0250078A2 (en) 1987-12-23
KR870011683A (ko) 1987-12-26
DE3781597D1 (de) 1992-10-15
DE3781597T2 (de) 1993-01-07
JP2571785B2 (ja) 1997-01-16
US4823181A (en) 1989-04-18
ATE80499T1 (de) 1992-09-15
EP0250078A3 (en) 1988-09-07
KR0162073B1 (ko) 1998-12-01
EP0250078B1 (en) 1992-09-09

Similar Documents

Publication Publication Date Title
JPS62281365A (ja) プログラマブル低インピーダンス・アンチ・ヒューズ素子
US4943538A (en) Programmable low impedance anti-fuse element
JP3095811B2 (ja) 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法
US5449947A (en) Read-disturb tolerant metal-to-metal antifuse and fabrication method
EP0323078B1 (en) Electrically-programmable low-impedance anti-fuse element
US5391518A (en) Method of making a field programmable read only memory (ROM) cell using an amorphous silicon fuse with buried contact polysilicon and metal electrodes
US5412244A (en) Electrically-programmable low-impedance anti-fuse element
US5989943A (en) Method for fabrication of programmable interconnect structure
US5717230A (en) Field programmable gate array having reproducible metal-to-metal amorphous silicon antifuses
US5485031A (en) Antifuse structure suitable for VLSI application
US5134457A (en) Programmable low-impedance anti-fuse element
US5770885A (en) Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5550404A (en) Electrically programmable antifuse having stair aperture
EP0455414A1 (en) Integrated circuits having antifuses
CN101061584B (zh) 电可编程熔丝及其制造方法
CN100495697C (zh) 保险丝及断开保险丝的方法
US5670403A (en) Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
JPH0722513A (ja) 半導体装置及びその製造方法
JPH0629396A (ja) 電気的にプログラミング可能なアンチヒューズ
WO2003073503A2 (en) Fuse structure programming by electromigration of silicide enhanced by creating temperature gradient
US5789796A (en) Programmable anti-fuse device and method for manufacturing the same
JPH06510634A (ja) アモルファスシリコンアンチヒューズ及びその製造方法
US5434448A (en) Programmable contact structure
JP2003115537A (ja) アンチヒューズ素子、半導体装置及び半導体装置のプログラミング方法
JPS6249651A (ja) アンチヒユ−ズ、その製法、電気的にプログラム可能なメモリ・セル、メモリ・セルをプログラムする方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 11