JPS62282327A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS62282327A JPS62282327A JP61126868A JP12686886A JPS62282327A JP S62282327 A JPS62282327 A JP S62282327A JP 61126868 A JP61126868 A JP 61126868A JP 12686886 A JP12686886 A JP 12686886A JP S62282327 A JPS62282327 A JP S62282327A
- Authority
- JP
- Japan
- Prior art keywords
- command
- register
- data
- flag
- internal state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 claims abstract description 12
- 230000010365 information processing Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
(産業上の利用分野)
本発明は情報処理装置のマイクロプロセサに関し、特に
マイクロプロセサの内部状態を変更、teは表示する方
式に関する。
マイクロプロセサの内部状態を変更、teは表示する方
式に関する。
(従来の技術)
従来、マイクロプロセサに内紙され之レジスタの内容を
表示するためには割込み機能を用い、割込み処理でン7
トウエア命令を利用してレジスタの内容をメモリ上にセ
ーブし、それを表示することによって行ってい念。
表示するためには割込み機能を用い、割込み処理でン7
トウエア命令を利用してレジスタの内容をメモリ上にセ
ーブし、それを表示することによって行ってい念。
いっぽう、上記レジスタの内容全変更する之めには、セ
ーブし之内容を変更してからソフトウェア命令によりプ
ロセサの内部にリストアすることによって行ってい九〇 第3図は、従来技術による情報処理の実例を部分的に示
すブロック図である。第3図において、1はマイクロプ
ロセサ、2は主記憶、210は割込みベクタエリア、2
2oはワークエリア、230は処理プログラムを表わす
。外部よジ信号線215を介して割込み信号がマイクロ
プロセサ1に入力されると、マイクロプロセサ1は割込
み処理動作を行い、割込みベクタエリア21.0よジ処
理プログラムの開始番地を取出し、処理プログラムエリ
ア230の処理プログラム全実行させる。
ーブし之内容を変更してからソフトウェア命令によりプ
ロセサの内部にリストアすることによって行ってい九〇 第3図は、従来技術による情報処理の実例を部分的に示
すブロック図である。第3図において、1はマイクロプ
ロセサ、2は主記憶、210は割込みベクタエリア、2
2oはワークエリア、230は処理プログラムを表わす
。外部よジ信号線215を介して割込み信号がマイクロ
プロセサ1に入力されると、マイクロプロセサ1は割込
み処理動作を行い、割込みベクタエリア21.0よジ処
理プログラムの開始番地を取出し、処理プログラムエリ
ア230の処理プログラム全実行させる。
外部装置より表示?付わせるときには、ベクタエリア2
10の内容全4#直して処理プログラムエリア230に
格納さf’L次表示処理グログラムのエントリアドレス
を設定し、信号線215上の割込み信号の状態全″1”
にする。マイクロプロセサ1は割込みを検出すると、割
込みベクタエリア21〇七アクセスし、その割込みに対
するベクタを取出す。取出され九ベクタは先に表示処理
プログラムエリア230のエントリアドレスに設定され
ているので、表示処理プログラムが実行され、ワークエ
リア220にマイクロプロセサ1の内部状態全退避する
。
10の内容全4#直して処理プログラムエリア230に
格納さf’L次表示処理グログラムのエントリアドレス
を設定し、信号線215上の割込み信号の状態全″1”
にする。マイクロプロセサ1は割込みを検出すると、割
込みベクタエリア21〇七アクセスし、その割込みに対
するベクタを取出す。取出され九ベクタは先に表示処理
プログラムエリア230のエントリアドレスに設定され
ているので、表示処理プログラムが実行され、ワークエ
リア220にマイクロプロセサ1の内部状態全退避する
。
上記内容を変更するときには、ワークエリア220に退
避されている内容を変更し、さらに後処理プログラムに
制御全渡してリストア動作を行わせ、レジスタの内容を
書替えると云う動作を行ってい九。
避されている内容を変更し、さらに後処理プログラムに
制御全渡してリストア動作を行わせ、レジスタの内容を
書替えると云う動作を行ってい九。
(発明が解決しようとする問題点)
上述し之従米の情報処理装置における内部状態の表示変
更方式では、割込みとソフトウェア命令と全周いてメモ
リ上に上記内容?展開し、その内容を表示すると云つ方
式全採用してい之。
更方式では、割込みとソフトウェア命令と全周いてメモ
リ上に上記内容?展開し、その内容を表示すると云つ方
式全採用してい之。
その之め、表示/変更のtめのプログラムエリアと、レ
ジスタの内容全展開するためのエリアとがメモリ上に必
要であると云う欠点があっ几。
ジスタの内容全展開するためのエリアとがメモリ上に必
要であると云う欠点があっ几。
ま念、割込みによりマイクロプロセサを制御する念めに
、−命令ごとにレジスタの内答全トレースしようとする
場合には、処理時間が長くかかると云う欠点があつto
さらに、従来技術では上記動作にソフトウェア命令を利
用している之め、表示/変更できる内部状態がプログラ
ムで処理できるものに限られると云う欠点もあつto 不発明の目的は、表示/変更する動作を指示するコマン
ド全コマンドレジスタに格納し、表示または変更するデ
ータをデータレジスタに格納し、コマンドレジスタにコ
マンドが入っていること?コマンドフラグにより示し、
データがデータレジスタにそろつtか否かをデータフラ
グによジ示し、フラグの状態全ステータスレジスタによ
って表示しておき、ソフトウェア命令の実行終了時にコ
マンドフラグの表示を検査し、コマンドフラグがセット
されている場合にはコマンドレジスタに格納さfl−之
内各にょクグロセサの内部状態をデータレジスタにセッ
トシ、同時にデータフラグをセットしてコマンドフラグ
をリセットするか、あるいはコマンドによりデータレジ
スタの内容に厄じて内部状態の変更を行い、コマンドフ
ラグとデータフラグと全リセットすることにより上記欠
点を除去し、マイクロプロセサの内部状態を容易に表示
/変更できるように構成し念情報処理装!全提供するこ
とにある。
、−命令ごとにレジスタの内答全トレースしようとする
場合には、処理時間が長くかかると云う欠点があつto
さらに、従来技術では上記動作にソフトウェア命令を利
用している之め、表示/変更できる内部状態がプログラ
ムで処理できるものに限られると云う欠点もあつto 不発明の目的は、表示/変更する動作を指示するコマン
ド全コマンドレジスタに格納し、表示または変更するデ
ータをデータレジスタに格納し、コマンドレジスタにコ
マンドが入っていること?コマンドフラグにより示し、
データがデータレジスタにそろつtか否かをデータフラ
グによジ示し、フラグの状態全ステータスレジスタによ
って表示しておき、ソフトウェア命令の実行終了時にコ
マンドフラグの表示を検査し、コマンドフラグがセット
されている場合にはコマンドレジスタに格納さfl−之
内各にょクグロセサの内部状態をデータレジスタにセッ
トシ、同時にデータフラグをセットしてコマンドフラグ
をリセットするか、あるいはコマンドによりデータレジ
スタの内容に厄じて内部状態の変更を行い、コマンドフ
ラグとデータフラグと全リセットすることにより上記欠
点を除去し、マイクロプロセサの内部状態を容易に表示
/変更できるように構成し念情報処理装!全提供するこ
とにある。
(問題点を解決するための手段)
本発明による情報処理装置はコマンドレジスタと、デー
タレジスタと、コマンドフラグと、データフラグと、ス
テータスレジスタト、側副手段とを具備して構成しtも
のである。
タレジスタと、コマンドフラグと、データフラグと、ス
テータスレジスタト、側副手段とを具備して構成しtも
のである。
コマンドレジスタは、1(固ないし数イ固のLSI”C
m成されるマイクロプロセサの内部状態の変更/表示の
動作を指示するコマンド全格納するためのものである。
m成されるマイクロプロセサの内部状態の変更/表示の
動作を指示するコマンド全格納するためのものである。
データレジスタは、変更/表示すべきデータを入出力す
るためのものである。
るためのものである。
コマンドフラグは、コマンドがコマンドレジスタに格納
されている旨を指示するためのものである。
されている旨を指示するためのものである。
データフラグは、データがデータレジスタに格納されて
いる旨を指示するためのものである。
いる旨を指示するためのものである。
ステータスレジスタは、コマンドフラグおよびデータフ
ラグによる表示内容を格納するためのものである。
ラグによる表示内容を格納するためのものである。
制御手段は、ソフトウェア命令の実行終了時ニコマンド
フラグの内容を検査し、このとき光示が指示されている
場合には次のような制御動作を行う。すなわち、コマン
ドレジスタに格納されているコマンドがプロセサの内部
状態の表示を指示しているならば、プロセサの内部状態
をデータレジスタにセットするとともに、コマンドフラ
グの値をリセットし、データフラグをセットする。いっ
ぽう、コマンドレジスタに格納されているコマンドがプ
ロセサの内部状態の変更を指示しているならば、データ
レジスタの内容に応じてプロセサの内部状態を変更し、
コマンドフラグの値とデータフラグの値とをともにリセ
ットする。
フラグの内容を検査し、このとき光示が指示されている
場合には次のような制御動作を行う。すなわち、コマン
ドレジスタに格納されているコマンドがプロセサの内部
状態の表示を指示しているならば、プロセサの内部状態
をデータレジスタにセットするとともに、コマンドフラ
グの値をリセットし、データフラグをセットする。いっ
ぽう、コマンドレジスタに格納されているコマンドがプ
ロセサの内部状態の変更を指示しているならば、データ
レジスタの内容に応じてプロセサの内部状態を変更し、
コマンドフラグの値とデータフラグの値とをともにリセ
ットする。
(実 施 例)
次に、本発明について図面を参照して説明する。
第1図は、本発明による情報処理装置の一実施例を示す
ブ巳ツク図である。第1図において、10はコマンドレ
ジスタ、20はデータレジスタ、30はステータスレジ
スタ、40はレジスタ制御部、50は制御部、6oはプ
ロセサ部、11はコマンドフラグ、12はデータフラグ
、21はセレクタである。
ブ巳ツク図である。第1図において、10はコマンドレ
ジスタ、20はデータレジスタ、30はステータスレジ
スタ、40はレジスタ制御部、50は制御部、6oはプ
ロセサ部、11はコマンドフラグ、12はデータフラグ
、21はセレクタである。
第1図において、本発明による情報処理装置は外部から
コマンドをセットするためのコマンドレジスタ10と、
表示/に更の之めのデータをセットするためのデータレ
ジスタ2oと、データレジスタ20の大刀を選択するた
めのセレクタ21と、コマンド出方が可能であるか、あ
るいはデータがそろっ九かを表示するためのステータス
レジスタ30と、信号線101上のレジスタ選択信号と
信号線102上の読出し/書込み指示信号とによって各
レジスタの制御信号を作り出すtめのレジスタ制御部4
0と、全体の制御を行5ための制御部50と、マイクロ
プロセサとしての主要な動作全行うtめのプロセサ部6
0とから構成される。
コマンドをセットするためのコマンドレジスタ10と、
表示/に更の之めのデータをセットするためのデータレ
ジスタ2oと、データレジスタ20の大刀を選択するた
めのセレクタ21と、コマンド出方が可能であるか、あ
るいはデータがそろっ九かを表示するためのステータス
レジスタ30と、信号線101上のレジスタ選択信号と
信号線102上の読出し/書込み指示信号とによって各
レジスタの制御信号を作り出すtめのレジスタ制御部4
0と、全体の制御を行5ための制御部50と、マイクロ
プロセサとしての主要な動作全行うtめのプロセサ部6
0とから構成される。
本方式により状態の変更を行う場合には、信号線101
上のレジスタ選択信号と、i勺線102上の書込み指示
信号とによりコマンドレジスタ10へコマンド7ラグむ
。コマンドカ;マントレジスタlOに書込まれると、コ
マンドフラグ11がセットされる。制御部50はソフト
ウェア命令の終了時にコマンドフラグ11のセットを検
査している。コマンドフラグ11がセットされていると
、制amsoはコマンドの解析を行い、プロセサs60
の該当するレジスタ、フラグなどの内容をデータレジス
タ20のなかのデータに応じて変更する。変更が終了す
ると、コマンドフラグ11とデータフラグ12とは制御
部50によりリセットされる。これらの一対のフラグの
セット/リセットの状態は、ステータスレジスタ30の
内容を読出すことによって変更することができる。
上のレジスタ選択信号と、i勺線102上の書込み指示
信号とによりコマンドレジスタ10へコマンド7ラグむ
。コマンドカ;マントレジスタlOに書込まれると、コ
マンドフラグ11がセットされる。制御部50はソフト
ウェア命令の終了時にコマンドフラグ11のセットを検
査している。コマンドフラグ11がセットされていると
、制amsoはコマンドの解析を行い、プロセサs60
の該当するレジスタ、フラグなどの内容をデータレジス
タ20のなかのデータに応じて変更する。変更が終了す
ると、コマンドフラグ11とデータフラグ12とは制御
部50によりリセットされる。これらの一対のフラグの
セット/リセットの状態は、ステータスレジスタ30の
内容を読出すことによって変更することができる。
次に、状態を表示する場合、信号@101上のレジスタ
選択信号と信号線102上の書込み指示信号とにより、
状態表示を要求するコてンドをコマンドレジスタ1oに
?込す。
選択信号と信号線102上の書込み指示信号とにより、
状態表示を要求するコてンドをコマンドレジスタ1oに
?込す。
コマンドがコマンドレジスタ1oVc11!込まれると
、コマンドフラグ11がセットさルる。
、コマンドフラグ11がセットさルる。
制御部50は命令の終了時にコマンド7ラグ11の表示
全検査し、コマンド7ラグ11がセットされているとコ
マンドの解析を行い、プロセサ部60の該当するレジス
タフラグの内容を1セレクタ21全通してデータレジス
タ20にロードする。上記内容のロードが完了すると、
データレジスタ2oのデータフラグ12の値が11”に
なる。同時に、コマンドフラグ11がリセットされる。
全検査し、コマンド7ラグ11がセットされているとコ
マンドの解析を行い、プロセサ部60の該当するレジス
タフラグの内容を1セレクタ21全通してデータレジス
タ20にロードする。上記内容のロードが完了すると、
データレジスタ2oのデータフラグ12の値が11”に
なる。同時に、コマンドフラグ11がリセットされる。
外部fc置はステータスレジスタ3oの内容を読出して
データフラグ12が変化するのを待つ。
データフラグ12が変化するのを待つ。
データフラグ12が変化したときには、データレジスタ
20の内容を読出して表示を行う。データレジスタ20
の内容が読出されると、データフラグ12はリセットさ
れる。
20の内容を読出して表示を行う。データレジスタ20
の内容が読出されると、データフラグ12はリセットさ
れる。
第2図は、第1図に示す情報処理装置の制御部50の処
理の流れを示すフローチャートである。
理の流れを示すフローチャートである。
次に、制御部50の内部動作について第2図全参照して
説明する。
説明する。
ステップ201では、ソフトウェア命令を分解し″′C
実行する念めのマイクロ命令を実行する。
実行する念めのマイクロ命令を実行する。
ステップ202では、ソフトウェア命令の終了であるか
否かを判断する。終了でなけ几ばステップ201に戻り
、次のマイク0@令i+行する。終了の時には、ステッ
プ203でコマンドフラグ11が表示されているか否か
?チェックする。表示がなければ、ステップ209で次
のソフトウェア命令を取出す。表示がセットされている
ときには、ステップ204によりコマンドの解析を行い
、終了コマンドであるか否か全判断する。終了コマンド
のときには、ステップ208によりコマンド7ラグ11
をリセットして終了処理を行う。終了コマンドでないと
きには、ステップ205により要求され之動作を行う。
否かを判断する。終了でなけ几ばステップ201に戻り
、次のマイク0@令i+行する。終了の時には、ステッ
プ203でコマンドフラグ11が表示されているか否か
?チェックする。表示がなければ、ステップ209で次
のソフトウェア命令を取出す。表示がセットされている
ときには、ステップ204によりコマンドの解析を行い
、終了コマンドであるか否か全判断する。終了コマンド
のときには、ステップ208によりコマンド7ラグ11
をリセットして終了処理を行う。終了コマンドでないと
きには、ステップ205により要求され之動作を行う。
その後、ステップ206ではコマンドフラグ11をリセ
ットする。ステップ207では、次のコマンドがセット
されているか否かをコマンドフラグ11にニクチェツク
する。コマンドフラグ11がセットされていると、ステ
ップ204により終了コマンドであるか否かを判断する
。
ットする。ステップ207では、次のコマンドがセット
されているか否かをコマンドフラグ11にニクチェツク
する。コマンドフラグ11がセットされていると、ステ
ップ204により終了コマンドであるか否かを判断する
。
以降、終了コマンドが到来するまでステップ204〜2
07を繰返して実行する。
07を繰返して実行する。
(発明の効果)
以上説明し穴ように本発明は、コマンドレジスタと、デ
ータレジスタと、ステータスレジスタと、コマンドフラ
グ/データフラグとを用意することにより、マイクロプ
ロセサの内部状態の表示/変更の動作をソフトウェア命
令によらないで実行でき、表示/変更を実行する範囲が
ソフトウェアでみえない内部状態にまで及ぶと云う効果
がある。
ータレジスタと、ステータスレジスタと、コマンドフラ
グ/データフラグとを用意することにより、マイクロプ
ロセサの内部状態の表示/変更の動作をソフトウェア命
令によらないで実行でき、表示/変更を実行する範囲が
ソフトウェアでみえない内部状態にまで及ぶと云う効果
がある。
さらに、変更/表示をソフトウェア命令によらないで実
行する念め、主記憶上にプログラムエリア、あるいはワ
ークエリアを用意する必要もないと云う効果がある。
行する念め、主記憶上にプログラムエリア、あるいはワ
ークエリアを用意する必要もないと云う効果がある。
第1図は、本発明による情報処理装置の一実施例を示す
ブロック図である。 第2図は、第1図の制御部の動ff、全示すフローチャ
ートである。 第3図は、従来技術による情報処理装置の実例を示す概
念図である。 l・・・プロセサ 2・・・主記憶10・・・コ
マンドレジスタ 11・・・コマンドフラグ 12・・・データフラグ 20・・・データレジスタ 21・・・セレクタ30
・・・ステータスレジスタ 50・・・制御部 60・・・プロセサ部210・・
・割込みベクメエリア 220・・・ワークエリア 230・・・処理プログラムエリア 101〜103,210〜212・・・信号線201〜
209・・・処理ステップ 特許量、願人 日本逝気株式会社 代理人 弁理士 井 ノ ロ 壽第2m 才3B !
ブロック図である。 第2図は、第1図の制御部の動ff、全示すフローチャ
ートである。 第3図は、従来技術による情報処理装置の実例を示す概
念図である。 l・・・プロセサ 2・・・主記憶10・・・コ
マンドレジスタ 11・・・コマンドフラグ 12・・・データフラグ 20・・・データレジスタ 21・・・セレクタ30
・・・ステータスレジスタ 50・・・制御部 60・・・プロセサ部210・・
・割込みベクメエリア 220・・・ワークエリア 230・・・処理プログラムエリア 101〜103,210〜212・・・信号線201〜
209・・・処理ステップ 特許量、願人 日本逝気株式会社 代理人 弁理士 井 ノ ロ 壽第2m 才3B !
Claims (1)
- 1個ないし数個のLSIで構成されるマイクロプロセサ
の内部状態の変更/表示の動作を指示するコマンドを格
納するためのコマンドレジスタと、前記変更/表示すべ
きデータを入出力するためのデータレジスタと、前記コ
マンドが前記コマンドレジスタに格納されている旨を指
示するためのコマンドフラグと、前記データが前記デー
タレジスタに格納されている旨を指示するためのデータ
フラグと、前記コマンドフラグおよび前記データフラグ
による表示内容を格納するためのステータスレジスタと
、ソフトウェア命令の実行終了時に前記コマンドフラグ
の内容を検査して前記表示が指示されている場合には、
前記コマンドレジスタに格納されている前記コマンドが
前記プロセサの内部状態の表示を指示しているならば前
記プロセサの内部状態を前記データレジスタにセットす
るとともに、前記コマンドフラグの値をリセットし、前
記データフラグをセットするが、前記コマンドレジスタ
に格納されている前記コマンドが前記プロセサの内部状
態の変更を指示しているならば前記データレジスタの内
容に応じて前記プロセサの内部状態を変更し、前記コマ
ンドフラグの値と前記データフラグの値とをともにリセ
ットするように動作を制御するための制御手段とを具備
して構成したことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61126868A JPS62282327A (ja) | 1986-05-30 | 1986-05-30 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61126868A JPS62282327A (ja) | 1986-05-30 | 1986-05-30 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62282327A true JPS62282327A (ja) | 1987-12-08 |
Family
ID=14945823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61126868A Pending JPS62282327A (ja) | 1986-05-30 | 1986-05-30 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62282327A (ja) |
-
1986
- 1986-05-30 JP JP61126868A patent/JPS62282327A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS645330B2 (ja) | ||
| JPS62282327A (ja) | 情報処理装置 | |
| JP2674873B2 (ja) | プログラム開発支援装置のステップ実行動作方法 | |
| JPH0222413B2 (ja) | ||
| JPS61204703A (ja) | エンジン制御コンピユ−タシステムの開発装置 | |
| JPH07200350A (ja) | ソフトウェアデバッガ | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JPS6148741B2 (ja) | ||
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH03103924A (ja) | データ処理装置 | |
| JPH0772908A (ja) | プログラマブルコントローラ | |
| JP2560106B2 (ja) | ジョブ待ち行列からの無資格ジョブ削減方式 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS62254243A (ja) | 情報処理装置 | |
| JPS6214240A (ja) | プログラム検査方式 | |
| JPH02284236A (ja) | プログラムデバッグ処理装置 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPH08249024A (ja) | プログラマブルコントローラ | |
| JPH04332003A (ja) | プログラマブルコントローラ | |
| JPH0264827A (ja) | データ処理装置 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPH0522258B2 (ja) | ||
| JPS63276637A (ja) | デバッグプログラム内メモリ内容演算処理方式 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH08249019A (ja) | 演算装置およびその演算装置を使用したプログラマブルコントローラ |