JPS62282948A - 薄膜サ−マルヘツド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は、ファクシミリ、プリンタ等に搭載されるサー
マルヘッドに関し、特に発熱抵抗体とその駆動回路部を
薄膜形成技術により同一基板上に形成してなる、いわゆ
る’ａＭサーマルヘッドに関する。

〔発明の概要〕

本発明は、発熱抵抗体及び駆動回路部が薄膜によって構
成されてなる薄膜サーマルヘッドにおいて、 半導体基板の上面に発熱抵抗体及び駆動回路部を形成し
、上記半導体基板の下面側に外部引き出しケーブルとの
導通を図る接続部を形成し、上記駆動回路部と上記接続
部とをイオン拡散法にて上記半導体基板に貫通するよう
に設けられた低抵抗部で導通させることにより、 超小型で量産性に優れたものとし、さらに垂直型のサー
マルヘッドと同等の当たり特性の確保を図ったものであ
る。

〔従来の技術〕

従来、ライン型あるいはシリアル型等のサーマルヘッド
では、発熱抵抗体の駆動方法としてダイレフトドライブ
方式やダイオードマトリックス方式の何れかが主に採用
されている。そして、このような方式のサーマルヘッド
においては、駆動回路部等を構成するＩＣ，ダイオード
等の半導体素子ベレットをサーマルヘッド基板に直接実
話して小型化を図っている。

ところが、上述のように半導体素子ペレットを基板に実
装する方法では、小型化の点で制約が多い上、ワイヤボ
ンディング５半田付は等の接続箇所が多く信顛性が低い
こと、半導体素子実装工程が必要であるため高価な装置
が必要となり作業に熟練を要すること、副資材が多く部
品点数も多いことから組み立て工程が多くなり製造コス
トも増大すること等の問題を抱えている。

そこで、例えば特開昭５８−１５３６７２号公報に記載
されるように、発熱抵抗体よりなる記録素子を駆動する
駆動素子や記録制御回路よりなる駆動回路部を薄膜トラ
ンジスタにより構成した、いわゆる薄膜サーマルヘッド
が提案されている。この薄膜サーマルヘッドは、同一基
板上に発熱抵抗体とその駆動回路部を薄膜形成技術で一
括形成していることより、ワイヤボンディングが不要と
なりヘッドの小型化や信鯨性の向上が図れ、生産性や量
産性に優れる等利点が多い。

〔発明が解決しようとする問題点〕

ところで、上記薄膜サーマルヘッドを用いて記録するに
は、プラテンと称される円筒状部材と上記ヘッドとの間
に感熱記録紙を挟み付け、上記プラテンを記録面（プラ
テンとの当接面）に圧着することにより記録を行ってい
る。

ところが、上記記録面には駆動回路部に信号を供給する
外部引き出しケーブルを配設する必要があり、この部分
が記録面に凸部として表れるため、上記凸部をプラテン
の外径寸法に対応するペーパーパスから逃げる必要があ
った。すなわち、上記外部引き出しケーブルを発熱抵抗
体からある程度の距離をもって配設しなくてはならず、
従って基板が大型化し易く、より一層の小型化の妨げと
なっている。これに起因して、生産性、量産性あるいは
材料コスト等の点でも改善の余地を残している。

また、発熱抵抗体を円柱状基板の頂部に配列させたいわ
ゆる垂直型のサーマルへラドとし、前述の当たり特性の
確保及び小型化を図ることも考えられるが・この場合製
造上多くの制約を伴い、生産性の点で問題が多い。

そこで本発明は、上述の従来の実情に鑑みて提案された
ものであって、基板寸法に対する制約が少なく超小型化
が可能であるとともに、量産性に優れ、さらに垂直型の
サーマルヘッドと同等の当たり特性を確保できる薄膜サ
ーマルヘッドを提供することを目的とする。

〔問題点を解決するための手段〕

上述の目的を達成するために、本発明の薄膜サーマルヘ
ッドは、半導体基板の上面に絶縁膜を介す して多結晶ノリコンよ′４なる薄欣層を設は該多結晶シ
リコン薄膜を利用して発熱抵抗体及び駆動回路部を同一
基板上に形成してなり、上記駆動回路部がイオン拡散法
により上記半導体基板に貫通する如く設けられた低抵抗
部を介して上記半導体基板の下面側に設けられた接続部
と導通されてなることを特徴とするものである。

〔作用〕

本発明では、イオン拡散法を用いて所定の不純物を基数
の上下面を貫通する如くドープさせ低抵抗部を形成し、
この低抵抗部を介して半導体基板の上面に配設された駆
動回路部と下面に配設された接続部とを導通し、この接
読部を外部引き出しケーブルと接続することによって発
熱抵抗体に選択的に導通し発熱させる。

このように、接続部を発熱抵抗体や駆動回路部の形成面
の裏面側に形成することにより、プラテンと対する記録
面に凸部が表れることがなるとともに、外部引き出しケ
ーブルの取付は位置に制約がなくなり、ヘッドの小型化
が図れる。

〔実施例〕

以下、本発明の一実施例について図面を参照しながら説
明する。

先ず、本発明が適用される薄膜サーマルへソドーマルヘ
ッドの回路構成例を第４図に示す。

この回路構成例においては、画信号はデータ信号として
信号端子（５１）よりシフトレジスタ回路（５２）に人
力される。信号端子（５３）より入力されるクロック信
号に従ってシフトレジスタ回路（５２）に１ライン分の
データが入力されると、信号端子（５４）よりラッチパ
ルスとして人力されるストローブ信号により全データは
ランチ回路（５５）に並列転送され保持される。ラッチ
回路（５５）に保持されたデータは、信号端子（５６）
により入力され印字タイミング等を決定するイネーブル
信号の指示に従ってゲート回路（５７）を介してドライ
バ素子（５８）を駆動し発熱抵抗体（５９）に選択的に
通電し発熱させる。

本実施例では、例えば上記ドライバ素子（５８）をＭＯ
Ｓ　　ＦＥＴで、他の回路をＣＭＯ３で構成し、これら
を多結晶シリコン薄膜、導電体薄膜、絶縁膜等の積層構
造からなる薄膜トランジスタとして発ＰＩＥＥ抗体とと
もに一括形成する。

次に、本発明を適用した薄膜サーマルヘッドの一構成例
について第１図ないし第３図を参照して説明する。

この例では、半導体基板としてＮタイプのＳｉ基板（１
）を用い、この上面に絶縁材料であるＳｉＯ２膜（２）
を介して多結晶シリコン薄膜を利用した駆動回路部（３
）及び発熱抵抗体（４）が形成されている。

上記駆動回路部（３）は多結晶シリコン薄膜を活性層と
する薄膜トランジスタより構成されている。

すなわち、駆動回路部（３）を構成する多結晶シリコン
薄膜（５）の両端部には所定のｎ型不純物がドープされ
た低抵抗のｎ型領域（５ａ）　、　（５ｂ）が形成され
ており、これらｎ型？Ｊ域（５ａ）　、　（５ｂ）がそ
れぞれソース領域（６）、ドレイン領域（７）を構成し
ている。なお、ＭＯＳ　　ＦＥＴの動作時においては、
多結晶シリコン薄膜（５）中のソース領域（６）とドレ
イン領域（７）との間の部分にチャンネルが形成される
ようになっており、この多結晶シリコン薄膜。中間部分
が活性７！（５ｃ）を構成している・また、上記多結晶
シリコン薄Ｉｔ！　（５）上には、ＳｉＯ□からなるゲ
ート絶縁膜（８）が形成され、さらにこのゲート絶縁膜
（８）上には不純物がドープされた多結晶シリコン（Ｄ
ＯＰＯ３）からなるゲート電極（９）が形成されている
。なお、このゲート電極（８）の材質としては、多結晶
シリコンに限定されず、Ｔａ−３ｉＯ，、Ｔａ−３ｉ、
ＴａＮ、ＮｉＣｒ等が使用される。

さらに、上記多結晶シリコン薄膜（５）及びゲート電極
（９）上にはＳ　ｉＯを等からなる絶縁層（１０）が形
成されている。この絶縁層（１０）には開口部（１０ａ
）　、　（１０ｂ）が形成されていて、これら開口部（
１０ａ）　、　（１０ｂ）を通じてソース領域（６）及
びドレイン領域（７）のためのＡ１．Ｗ、Ｔ　ｉ、Ｍｏ
等からなる取り出し電極（１１）、（１２）が形成され
ている。

ところで、上述の構成のＦＥＴにおいて、チャンネルが
形成される活性層（５ｃ）を構成している多結晶シリコ
ンは通常この種の薄膜として使用される膜厚（１５００
人程度１であっても良いし、あるいは２０〜８００人の
範囲と極めて薄く設定しても良い。

このように多結晶シリコン薄膜の膜厚を極めて薄く形成
すれば、実効電子移動度μが極めて大きい値となり、ト
ランジスタを微小面積で作製できるので小型化に有利で
ある。これは、活性層（５ｃ）の膜厚がゲート電極（９
）に通常の大きさのゲート電圧を印加した場合にこの活
性層（５ｃ）に誘起されるチャンネルの厚さよりも小さ
くなるためと考えられる。

一方、上記活性層（５ｃ）の構成材料である多結晶シリ
コン薄膜は、上記駆動回路部（３）のみならず、発熱抵
抗体（４）としても使用される。

また、上記発熱抵抗体（４）となる多結晶シリコン薄膜
の両端部には、取り出し電極（１１）、（１２）　と同
時に作成されるリードｑｈ　（１３）　、　（１４）が
接続される。この例では、ドレイン領域（７）の取り出
し電極（１２）と一方のリード電ｐｉ（１３）とが一体
的に形成され、駆動回路部（３）と発熱抵抗体（４）と
の電気的接続を図っている。また、他方のリード電極（
１４）は複数並列に配設される発熱抵抗体（４）に共通
な電極となっている。

ここで本発明では、薄膜トランジスタよりなる上記駆動
回路部（３）の取り出し電極（１１）が上記８１基板（
１）内の一部に設けられた低抵抗部（２０）を介してＳ
ｉ基板（１）の下面側に設けられた接続部（２１）と接
続さている。この接続部（２１）は、Ｉｌ、ｕ等の導電
性金属よりなり、Ｓｉ基板（１）の下面のＳｉＯ２膜（
２２）に開口されたコンタクト窓部（２２ａ）を介して
、上記低抵抗部（２０）とｍ通するように形成されてい
る。

すなわち、上記低抵抗部（２０）はイオン拡散法にてボ
ロン等のイオンが拡散された高濃度不純物拡散領域（Ｐ
’領領域となっており、導電性に優れたものとなってい
る。したがって、上記接続部（２１）と駆動回路部（３
）とは上記低抵抗部（２０）を介して導通され、この接
続部（２１）に電源供給用の外部引き出しケーブルを接
続することにより、駆動回路部（３）を介して発熱抵抗
体（４）が選択的に発熱する構造となっている。

以上の構成の駆動回路部（３）及び発熱抵抗体（４）上
には、全面に亘って耐酸化ＩＷ　（１５）及び耐摩耗層
（１６）が形成されている。これら耐酸化層（１５）及
び耐摩耗層（１６）は、上記発熱抵抗体（４）の保１！
膜となると同時に、上記駆動回路部（３）のＦＥＴの表
面保護膜（パッシベーション膜）としても作用する。

一方、上記Ｓｉ基板（１）の下面には、Ｓｉ０ｇ膜（２
２）を介して放熱板（２３）が一体化され、上記発熱抵
抗体（４）で発生した熱を有効に放熱するよになってい
る。そして、上記放熱板（２３）には、上記接続部（２
１）と対向部分のＳｉ基板（１）の長手方向（第２図中
Ｘ方向）に切欠き（２４）が設けられ、さらにこの切欠
き（２４）には上記接続部（２１）と導通される導出ピ
ン（２５）が埋設され接続部（２１）と導通されている
。したがって、この導出ピン（２５）の端部（２５ａ）
を外部引き出しケーブルと接続することにより、接続部
（２１）、低抵抗部（２０）　、取り出し電極（１１）
を介して駆動回路部（３）に信号ＴＬ流が供給される。

このように本実施例の薄膜サーマルヘッドは、従来のよ
うに接続部（２１）を発熱抵抗体（４）や駆動回路部（
３）に対して２次元（平面）配置とするのではなく、３
次元（立体）配置としていることより３１基板（１）の
小型化が図れ、従って得られる薄膜サーマルヘッド（３
０）は格段に小型化される。

また、ヘッド（３０）の記録面（３０ａ）は平坦性に優
れたものとなり、良好な印字品質が得られる。さらに、
発熱抵抗体（４）や駆動回路部（３）の配設位置を自由
に設計できるという利点もある。

したがって、第３図に示すように、プラテン（３１）と
記録面（３０ａ）との当接状態が良好なものとなる。ま
た、プラテン（３１）によるペーパーバスを考慮する必
要がなくなり、プラテン（３１）の外形寸法を自由に設
定できる。さらに、感熱紙（３２）の当たり特性も向上
するので印字品質も向上する。

このように、本発明の薄膜サーマルヘッド（３０）は、
主走査方向（第２図中Ｙ方向）の幅を格段に短縮できる
ので、製造上の制約を受けることなく垂直型のサーマル
ヘッドと同等の当たり特性を得ることができ、また容易
にマルチタイプ化することもできる。

さらに、駆動回路部（３）と発熱抵抗体（４）とは薄膜
パターンで結線されているので、ワイヤボンディングを
必要とせず、そのピッチの制約による寸法制約も解消す
ることができ、同時に繁雑な工程や高価な装置、ボンデ
ィングに付帯する副資材等が不要となる。特に、ＩＣチ
ップを使用せず、接続箇所が存在しないので、信頼性の
高いものとなる。これに起因し、解像度を高めるために
記録ドツト数を増やしても、すなわち単位面積当たりの
発熱抵抗体の数を増やし駆動回路部とめ接続が煩雑化し
ても、これらの接続の信頬性が確保される。

次に、上記薄膜サーマルヘッドの構造をより明確なもの
とするために、その製造方法について説明する。なお、
以下の第５図ないし第９図において、第１図の薄膜サー
マルヘッドと同一の部材には同一符号を付しその説明は
省略する。

上記薄膜サーマルへラドを製造するには、先ず第１図に
示すように、ＮタイプのＳｉ基板（１）の表面を熱酸化
し絶縁膜となるＳｉＯ□膜（２）　、　（２２）°を形
成する。上記Ｓｉｎ、膜（２）の膜厚ｌは・余り薄すぎ
ると後述のイオン拡散により基板（１）が侵される等の
心配があり、逆に厚すぎると成膜等の加工時間が長くな
り、従って５ｏｏｏ人程度が好ましい。

次に、第６図に示すように、上記駆動回路部（３）のソ
ース領域（６）側の取り出し電極（１１）と上記接続部
（２２）の゛形成位置近傍にフォトリソグラフィ技術を
用いてコンタクト窓部（２ａ）　、　（２２ａ）を形成
する。上記コンタクト窓部（２ａ）　、　（２２ａ）は
それぞれＳｉ基板（１）の上下面で略同位置に形成する
ことが好ましい。

次いで、第７図に示すように、上記コンタクト窓部（２
ａ）　、　（２２ａ）から、通常のイオン拡散法にてポ
ロンをドープさせ高濃度不純物拡散領域（Ｐ’Ｊｆｆ域
）を形成し基板（１）の上下面を導通ずる低抵抗部（２
０）を形成する。上記拡散は８１基板（１）の上下面か
ら同時に行い、拡散層が上下面に亘って貫通するまで行
う、なお、上記拡散イオンはポロンに限定されず低抵抗
のＰ″領域形成するものであれば如何なるものでも良い
。

続いて、第８図に示すように、ｓ＋５板（１）の上面に
通常の半導体製造プロセスにて、多結晶シリコン薄膜（
４）、（５）　、ゲート絶縁層（８）、ゲート電極（９
）、絶縁層（１０）、取り出し電極（１１）、（１２）
、リード電極（１３）、（１４）　、耐酸化膜（１５）
及び耐摩耗層（１６）を順次積層して、薄膜トランジス
タよりなる駆動回路部（３）及び発熱抵抗体（４）を形
成する。これら各膜はスパッタリング法、真空蒸着法。

ＣＶ　Ｄ　（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏ
ｓｉｔｉｏｎ）法等の薄膜形成技術により成膜できる。

ここで、上記取り出し電極（１１）の一方の端部（１１
ａ）は絶縁膜（１０）の開口部（１０８）を介してソー
ス領域（６）と接合し、他方の端部（ｌｌｂ）はＳｉＯ
□膜（２）のコンタクト窓部（２ａ）を介して上記低抵
抗部（２０）と接合する。

さらに、第９図に示すように、上記Ｓｉ基板（１）の下
面に形成されたコンタクト窓部（２２ａ）を介して上記
低抵抗部（２０）と導通ずるように接続部（２１）を形
成する。上記接続部（２１）の材料としては、ＡＵ等の
導電性金属が好適である。

最後に、導出ピン（２５）が埋設された放熱板（２３）
をＳｉ基板（１）の下面側より溶融圧着法等の手法で合
体し、第１図に示す薄膜サーマルヘッドを完成する。こ
の時、上記導出ピン（２５）と上記接続部（２１）とが
接合するように合体することはいうまでもない。

このように、本発明の薄膜サーマルヘッドは、外部引き
出しケーブルと導通を図る接続部（２１）をＳｉ基板（
１）の下面〔記録面（３０ａ）の裏面〕側に配設したこ
とにより、基Ｆｉ（１）の小型化が図れる。

したがって、１個のウェハに多数のへラドチップを一括
形成できるので、生産性、量産性が格段に向上する。こ
れに起因して、材料コストの低減が図れ安価な薄膜サー
マルヘッドが堤供できる。

以上、本発明の一実施例について説明したが、本発明は
この実施例に限定されるものではなく、本発明の趣旨を
逸脱することなく種々の構成を取り得ることは言うまで
もない。

例えば、先の実施例では多結晶シリコン薄膜を利用して
発熱抵抗体（４）を形成したが、上記低抵抗部（２０）
と同様の手法により所定の場所にイオンをドープさせ、
この不′Ｉｋ物拡散領域を発熱抵抗体として利用しても
良い。

〔発明の効果〕

以上の説明からも明らかなように、本発明のサーマルヘ
ッドにあっては、半導体基板の上面に発熱抵抗体や駆動
回路部を形成し、上記駆動回路部と導通され外部引き出
しケーブルとのコンタクトを図る接続部を上記半導体基
板の下面に形成しているので、外部引き出しケーブルの
取付は位置に制約がなくなり、ヘッドの大幅な小型化が
図れる。

したがって、１個のウェハ上に多数のヘッド素子を一括
形成できることより、生産性や量産性が向上し、製造コ
ストや材料コストの大幅な低減が図れる。また、垂直型
のサーマルヘッドと同等な当たり特性が得られ、垂直型
の薄膜サーマルヘッドとして使用できるという利点もあ
る。

さらに、記録面が平坦な構造となることより、怒熱紙や
プラテンの当たり特性が大幅に向上し、優れた印字品質
が得られる。

さらにまた、ワイヤボンディングが不要でかつ駆動回路
部の形状制約がないので、解像度を高めるために記録ド
ツト数を増加させても発熱抵抗体と駆動回路部との接続
が良好で信頼性の高いものとなる。

【図面の簡単な説明】

第１図は本発明を適用した薄膜サーマルへラドの一実施
例を示す要部拡大断面図であり、第２図はその概略的な
斜視図、第３図は薄膜サーマルヘッドとプラテンの接触
状態を示す模式図である。 第４図は薄膜サーマルヘッドの回路構成例を示す回路図
である。 第５図ないし第９図は本発明の薄膜サーマルヘッドの製
造方法をその工程に従って示すもので、第５図はＳ　ｉ
　Ｏｚ膜形成工程を示す要部拡大断面図、第６図はコン
タクト窓部形成工程を示す要部拡大断面図、第７図は低
抵抗部形成工程を示す要部拡大断面図、第８図は発熱抵
抗体及び駆動回路部形成工程を示す要部拡大断面図、第
９図は接続部形成工程を示す要部拡大断面図である。 ■・・・・・Ｓｔ基板（半導体基板） ２．２２　　・・・Ｓｉｎ、膜（絶縁膜）３・・・・・
駆動回路部 ４・・・・・発熱抵抗体 ２０　　・・・・低抵抗部 ２１　　・・・・接続部

Claims (1)

1. 【特許請求の範囲】 半導体基板の上面に絶縁膜を介して多結晶シリコンより
   なる薄膜層を設け該多結晶シリコン薄膜を利用して発熱
   抵抗体及び駆動回路部を同一基板上に形成してなり、 上記駆動回路部がイオン拡散法により上記半導体基板に
   貫通する如く設けられた低抵抗部を介して上記半導体基
   板の下面側に設けられた接続部と導通されてなることを
   特徴とする薄膜サーマルヘッド。