JPS62285106A - アナログ信号処理装置用の装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、アナログ信号処理装置用の装置に関し、特
に、入力回路で生ずる利得及びバイアス誤差を正確に補
償するために、アナログ・プロセス信号をディジタル形
態に変換しそして連続オンライン自動較正を用いるよう
にした、原子カプラントの応用に使用するに特に適した
アナログ信号プロセッサに関する。

従」１丸術！裏え朋− 実時間プロセス制御装置において、−組のアナログ・プ
ロセス信号は普通対応のプロセス変数を表わす、各信号
は、関連のプロセス・トランスデユーサから出て、プロ
セス制御器に入力として与えられる。特定のトランスデ
ユーサに依存して、アナログ・プロセス信号は、アナロ
グ電圧であってもまたはアナログ電流であっても良い、
普通使用されるアナログ電圧範囲は、０〜１ｏボルトで
あり、普通使用されるアナログ電流範囲は４〜２０ミリ
アンペアである。プロセス・トランスデユーサは通常、
圧力センサのような現場に装着されたプロセス送信器、
または抵抗温度検出器（ＲＴＤ）のような検出器である
６プロセス制御器は、各アナログ・プロセス信号を連続
的に監視し、各対応のプロセス変数の実際の値を決定す
る。各プロセス変数の値が確定されると、制御器は、所
望の作用を行うために、すなわちあらかじめ定められた
態様でプロセスを制御するか、もしくはアナログプロセ
ス信号がある設定限界値を超えた場合に警報を附勢する
ために、必要なプロセス制御信号を発生する。はとんど
のプロセス制御器は、通常マイクロプロセッサであるデ
ィジタル・コンピュータによる引き続く処理のために、
適当なアナログ−ディジタル（Ａ／Ｄ）変換器によって
アナログプロセス信号をディジタル形態に変換する。

−ｔに、原子カプラントにおいてしばしば監視されるよ
うなプロセスの変化の周波数を測定する多くの被制御電
気機械のパラメータはむしろゆっくりと変化する。この
ようにこれらプロセスにおけるアナログ・プロセス信号
は、例えばｌ　ＯＨｚ以下の最大周波数成分、そしてし
ばしばＩＨｚ以下の周波数成分を有する低周波成分を含
むだけである。しかしながらこれら信号は、電力線誘導
ハム並びに電力線周波数の調波のような低周波雑音によ
ってしばしば不純される。正確な制御を達成するために
、プロセス制御器は最初にこの雑音を各プロセス信号か
ら収り除かなければならない。

この作用は、アナログ・プロセス信号のアナログ−ディ
ジタル変換と一緒に、各入力アナログ　プロセス信号に
接続されたアナログ信号プロセッサによって与えられる
。

以前は、各入力アナログ　プロセス信号に現れる雑音を
取り除くために、アナログ信号プロセッサ内に能動（ア
ナログ）フィルタを用いていた。

不運にも、これらフィルタ内に存在する能動回路は、要
素の老化もしくはエージング、環境の変化、並びに池の
要因から生じる好ましくない長期間の利得及びバイアス
（オフセット）誤差をもたらしていた。このことは次に
これらフィルタの安定性を制限し、それ故、ろ波された
アナログ・プロセス信号の正確さを制限していた。これ
らフィルタはＡ／Ｄ変換器の前に配置されているので、
変換されたアナログ信号はしばしば、これら誤差の結果
として数カウントだけ、アナログ・プロセス信号の本当
のディジタル等価値とは異なっていた。

能動フィルタは不都合なことに、これら着具を許容レベ
ル内に維持するためにしばしば再較正を必要としていた
。

この較正を規則ベースで自動的に行って、それにより利
得及びバイアス誤差を補償するために、回路がアナログ
・プロセッサ内にしばしば含まれる。較正は、アナログ
・プロセス信号をその対応の入力端子から外し、制御器
へのアナログ入力信号として代わりに固定の基準電圧を
用い、そして所望の出力信号を生成するために、プログ
ラム化された利得及びバイアス補償定数を、手動もしく
は自動的に、調節するということを必要としていた。基
準信号が能動フィルタへの入力として与えられると、フ
ィルタの出力が充分に安定するよう、ある期間この信号
の読み収りを行うことができない、この期間は通常、９
９．９９％の精度でフィルタの時定数の少なくとも８倍
までに及ぶ、能動フィルタは、半分のステップ応答時間
の間、しばしば約１００ミリ秒程度のゆっくりとした応
答を有しているので、少なくとも８００ミリ秒が経過す
るまで、Ａ／Ｄ変換器はフィルタ入力に与えられる基準
信号をサンプリングすることができない。

不運にも、原子カプラントの状態を監視するようなある
型のプロセスにとって、アナログ　プロセス信号は、あ
らかじめ定められた想い期間（通常１００ミリ秒（１／
１０秒）にすぎない）以上の間、プロセス制御器から外
されることはできない。

それ故、これらの状況において、能動フィルタは、これ
らフィルタへの入力からプロセス信号を長い期間外すこ
とができる。必要な月々の検査が行われるまで全く較正
されることができない。

このように、原子カプラントの適用に対するプロセス制
御器のためのアナログ入力回路の設計は、自動利得及び
バイアスの穀圧ループの外側の位置に、能動フィルタを
しばしば追いやっていた。引き続く再較正の間に生じる
利得及びバイアス誤差を最小にしようとして、これらの
フィルタは高度に安定した要素を使用して行われていた
。不運にも、このような要素は非常に高価であり、かつ
これら利得並びにバイアス誤差を許容範囲内に維持する
ことにしばしば失敗してきた。

これらアナログ入力回路は同様に他の欠点をも有してい
る。まず、ある動作上の故障を容易に検出することがで
きない、とりわけ、アナログ信号プロセッサ内に配置さ
れているが、プロセス制御器内にあるマイクロプロセッ
サの制御の下にあるアナログ・マルチプレクサは、ろ波
されたアナログ・プロセス信号、もしくは２つの基準信
号の１つのいずれかをＡ／Ｄ変換器への入力として選択
的に与える。このことは、プロセス制御器が、各基準信
号を各アナログ入力回路の入力に反復的に注入し、定数
として先に記憶された基準値の本当のディジタル化され
た値と、変換器の実際の出力値との間の差である、どの
ような変換誤差をも決定するのを可能とする。利得及び
バイアス修正のアルゴリズムは象徴的には、引き続いて
生じるプロセス信号を補償するように実行されていた。

まれな場合において、これら回路内で用いられるマルチ
プレクサは一方の位置で失敗し、そしてＡ／Ｄ変換器へ
の入力として基準信号の代わりにアナログ・プロセス信
号を与えることができないという場合が生じた。不運に
も、基準信号の双方が、アナログ・プロセス信号の許容
範囲内にある値を有していたとする。その結果、マルチ
プレクサがこのＲ様で失敗したとき、プロセス制御器は
、実際にはその基準信号が代わりに与えられている場合
にも、プロセス信号の定常な正常値と信じているものを
検出してしまうだろう、それ故、制御器は、この故障に
全く気付かず、被制御プロセスを異常状態に向けて駆り
立てていた。

第２に、これらアナログ入力回路は、かなりの費用を発
生させることなく、広範な種類の異なったＲＴＤと一緒
に用いることはできなかった。特に、上述したＲＴＤは
プロセス温度を測定するためにしばしば用いられ、その
理由で、アナログ入力回路に入カドランスデューサとし
て接続される。

異なったＲＴＤが異なった温度範囲（ｔｅｍｐｅｒａｔ
ｕｒｅｓｐａｎｓ）を測定するために用いられるゆこれ
らＲＴＤは、すべて１つの型、すなわち固有抵抗の同じ
温度係数を有していても良いし、もしくは種々の型のも
のであっても良い、原子カプラントに対する代表的な制
御システムにおいては、２５程度の異なった温度範囲が
測定され得る。はぼ１ミリアンペアの一定′：４流がシ
ステム内の各ＲＴＤを通って流れるが、これらＲＴＤの
各々は、その型と、それが測定する温度範囲とに依存し
た出力電圧範囲を生成するであろう。結果的に、１つの
ＲＴＤによって生成される電圧範囲は、−ｉ的に、他の
ＲＴＤによって生成される電圧範囲と同じではない、そ
れ故、各増幅されたＲＴＤ信号の出力を、０〜５ボルト
のような均一な範囲に適切に換算するために、各界なっ
た温度範囲、及びＲＴＤの各界なった型に対して、アナ
ログ入力回路内に独特のＲＴＤ入力回路を用いなければ
ならない６不運にも、このことは、入カドランスデュー
サとしてＲＴＤを用いるべきときはいつも、各々が異な
った要素を有する多種類のＲＴＤ入力回路が、アナログ
信号プロセッサと共に使用するために利用可能とされな
ければならないということを必要とする。この型の回路
は一最に奇数値精密抵抗器を用いており、不運にもかな
り高価である傾向を有する。

従って、アナログ信号プロセッサ、特に原子カプラント
の応用における使用に適したアナログ信号プロセッサに
対する技術においては、アナログプロセス信号をディジ
タル形態に変喚し、そして利得及びバイアス誤差を正確
に補償するために連続オンライン自動較正を使用すると
いう必要がある。加うるに、このプロセッサは、各プロ
セス信号から雑音をろ波し、またその入力マルチプレク
サにおける動作故障を充分に検出し、そして特殊化され
た高価なＲＴＤ入力回路を多数必要とすることなく、異
なったＲＴＤの大きさを入力として受は入れることがで
きるべきである。

光Ｊレソ１贋− 当該技術分野において知られているアナログ信号プロセ
ッサに固有の上述した欠点は、プロセス雑音を自動利得
及びバイアス較正ループ内でディジタル的にろ波すると
いうアナログ信号プロセッサによる本願発明の原理に従
って、長所的に除去される。

ここに説明する特定の実施例に従って、アナログ信号プ
ロセッサは、マイクロプロセッサをベースにした信号プ
ロセッサに接続されるいくつかのアナログ入力回路を含
んでおり、該マイクロプロセッサ・ベースの信号プロセ
ッサは次に機能プロセッサに接続されている。アナログ
・フィルタは各アナログ入力回路から取り除かれる。加
うるに、基準電圧が、実質的に各アナログ入力回路の入
力に注入される。各アナログ入力回路は、対応の測定さ
れたプロセス信号であるか、もしくはいくつかの測定さ
れた基準電圧のうちの１つであるかのいずれかである絶
縁もしくは分離されたアナログ出力信号を出して、信号
プロセッサへの入力として与える。信号プロセッサは、
各アナログ入力回路によって生成されるアナログ信号を
サンプリングしてディジタル化し、対応の測定されたア
ナログ・プロセス信号及び測定された基準電圧の双方の
ためのディジタル値を生成し、そして次に、これらディ
ジタル値の各々を、実施例で２極で示された低域ディジ
タル・フィルタを通して処理し、プロセス雑音を取り除
く。

さらに、この発明の原理に従って、機能プロセッサは、
測定されろ波されたプロセス値、及び測定されろ波され
た基準電圧値、並びに各アナログ入力回路に関連した後
者の予想値を用いて、該回路によって生成される利得及
びバイアス誤差の双方のための修正係数を計算する。こ
れらの係数が計算されてしまうと１機能プロセッサはそ
れらを使用して各測定されろ波されたプロセス値を補償
し、これらＭｉ’差を除去する。特に、機能プロセッサ
はまず、各アナログ入力回路のための測定されろ波され
た基準電正分使用して、該回路の、実施例で線形で示さ
れた、あらかじめ定められたモデルの係数を計算する。

これらの係数が得られてしまうと、プロセッサはモデル
を反転し、このモデルを使用してこの回路を通して得ら
れる各測定されろ波されるプロセス値を補償する。

さら１こ、アナログ・フィルタを除去すれば、各アナロ
グ入力回路の全応答時間をかなり短くし、それ故、プロ
セス信号を機能プロセッサから外すために必要な時間の
量を相当に減じる。このことは、信号プロセッサが、オ
ンライン・ベースで各アナログ入力回路への入力として
、アナログ・プロセス信号もしくは基準電圧を反復的か
つ自動的に選択゛するのを可能とするので有利である。

それ故、機能プロセッサは、充分な周波数ベースでディ
ジタル化されたプロセス信号の値を長所的に補償して、
利得及びバイアス誤差を連続的に最小値に維持すること
ができる。

この発明の特徴によれば、アナログ入力回路の一実施例
は、長所的には、異なった型及び／または出力電圧範囲
の、広範な種類のＲＴＤでもって作用するようそれ自身
適合する。この作用は、入力回路に、可変利得及び可変
出力バイアスを有する増幅器を組み込むことによって与
えられる。増幅器の利得及び出力バイアスは、ＲＴＤの
アナログ出力電圧に現れるどんなオフセットをもほぼ相
殺するよう、そしてまたＲＴＤ出力電圧を、測定される
べき所望の温度範囲のための許容範囲にほぼ換算するよ
う、信号プロセッサによって設定される。

この発明の原理は添付図面と共に、以下の詳細な説明を
考慮することによって明瞭に理解され得る。

１適な　雄側の説明 以下の説明から、本願発明の教示が、広範な種々のアナ
ログ入力信号を処理するための広範な種々の装置に使用
され得るということが当業者には明確に理解されるであ
ろう。

説明のため、この発明を、原子カプラントへの適用にお
ける使用に対して適したアナログ信号処理装置によって
述べるであろう。

この発明の情況において、アナログ信号処理装置とは、
いくつかの別々の処理信号を受け、その後１例えばＰＩ
Ｄ制御器のような引き続くプロセス制御素子による使用
のためにこれら信号の各々をろ波しかつディジタル化す
るものである。アナログ信号処理装置がこれらの作用を
正確に行うことを確実にするために、その動作を較正す
るための回路がしばしば装置内に組み込まれる。

第１図は、当該技術分野において既知であり、かつ原子
カプラントの応用における使用のために設計される、か
かるアナログ信号処理装置のブロック図を示す、特に、
入力アナログ処理信号は、とりわけトランスデユーサ１
０１．１０□、・・・・Ｉｏｎから成るいくつかのプロ
セス・トランスデユーサ１０によって発生される。これ
らのトランスデユーサは、概して４−２０ミリアンペア
（ｍＡ）のプロセス送信器であり、各々は、流量、圧力
もしくは流体レベルのような特別のプロセス・パラメー
タを測定する。各トランスデユーサは、リード１１のそ
れぞれ１つを通してアナログ回路１２の対応する１つの
入力に接続される。これらアナログ回路の各々、特定的
には回路１２１．１２□、・・１２ｎは、種々の作用、
すなわちサージ保護、入力雑音ろ波、検査及び較正のた
めの信号選択、及び分離もしくは絶縁を提供する。各ア
ナログ入力回路からの出力は、分離もしくは絶縁された
アナログ電圧であり、該アナログ電圧はリード１３を渡
ってマルチプレクサ１４の対応のアナログ入力へ送られ
る。このマルチプレクサは、選択り一ド１９上に現れか
つディジタル・プロセッサ１８によって発生されるディ
ジタル・アドレスに応答して、これらアナログ信号の１
つを選択し、その信号をリード１５を介してアナログ−
ディジタル（Ａ／Ｄ＞変換器１６のアナログ入力に送る
。この変換器は、この選択された信号をサンプリングし
、等価なディジタル値をリード１７を介してディジタル
・プロセッサ１８に与える。アナログ信号処理装置を較
正するために、あらかじめ定められた安定な基準電圧が
各入力アナログ・プロセス信号の代わりに用いられる。

ある場合には、２つの異なった基準電圧が各プロセス信
号の代わりに連続して用いられる。その後、各基準信号
に対する装置の応答が測定される。次に、これら基準電
圧の各々に対する装置の予想される性能と測定された性
能との間で生ずる何らかの差に基づいて、適切な補正率
がディジタル・プロセッサ１８によって計算される。そ
の後にディジタル化される各プロセス信号を補慣するた
めに、これら補正率は次にプロセッサ１８によって使用
される。この較正作用を行うために、ディジタル　プロ
セッサ１８はリード３７上に選択信号を提供し、該選択
信号は、各アナログ入力回路内に配置されたマルチプレ
クサに送られる。アナログ入力回路１２ｎで以下に詳細
に述べるように、リード３７上に現れる選択信号は、各
アナログ入力回路が、入力アナログ・プロセス信号をそ
の入力から分離し、その代わりに基準電圧を用いるよう
にする。

すべてのアナログ入力回路が同一であるので、回路１２
ｎについてのみ詳細に述べる。この回路は、耐サージ回
路２０、検査注入回路２２、バッファ２５、能動フィル
タ２８、マルチプレクサ３１及び分！１１１幅器３４を
含んでいる。動作中、プロセス・トランスデユーサ１０
ｎによって発生されリードｌｌｎ上に現れるプロセス信
号は、最初に耐サージ回路２０への入力として与えられ
る。

該耐サージ回路２０は、いずれのプロセス信号にも現れ
る過渡現象を抑制し、それにより、そうでない場合には
、これらの過渡現象から生じるであろう損傷からアナロ
グ入力回路１２ｎを保護する。

耐サージ回路の出力は、検査信号注入回路２２の１つの
アナログ入力に与えられる。この回路は通常リレーから
成り、該リレーの常閉接点上に入力プロセス信号が現れ
る１回路２２への他のアナログ入力、すなわちこのリレ
ーの常開接点のアナログ入力は、外部で発生される検査
信号である。自動検査シーケンサは、これらの２つの信
号のどちらがこの回路を通って送られるかを選択するた
めに、回路２２へ適当な選択信号を与える１回路２２の
出力は、バッファ２５によって［１され、そこから能動
フィルタ２８への入力として与えられる。このフィルタ
は、分離増幅器３４への入力として入力アナログ信号を
与えるのに先立って、該入力アナログ信号からプロセス
雑音を除去するが、このフィルタは通常、はぼ４Ｈｚで
始まる４０ｄｂもしくはそれ以上のロールオフ（ｒｏｌ
ｌｏｒｒ）を有した、２−３極（ρｏｌｅ）低域バター
ワース（Ｂａｔｔｅｒｗｏｒｔｈ）フィルタである。安
定した固定の基準電圧が、マルチプレクサへのもう１つ
のアナログ入力に与えられる。リード３７上に現れかつ
ディジタル・プロセッサ１８から発する選択信号は、こ
れら入力信号のどちらがマルチプレクサ３１を通過する
かを決定する。通常の伏皿において、プロセッサ１８は
、ろ波された入力アナログ・プロセス信号を分離増幅器
３４へそしてそこから出力リード１３ｎへ通すように、
マルチプレクサ３１に命令する０選択的には、較正期間
中、ディジタル・プロセッサ１８は、基準電圧の１つを
代わりに通すようにマルチプレクサ３１に命令する。

リード１３ｎ上に現れる信号は、その後、マルチプレク
サ１４の対応のアナログ入力に送られる。

分離増幅器３４は良く知られており、マルチプレクサ３
１の出力に現れるアナログ・プロセス信号と、アナログ
入力回路の部分に供給するＤＣ電力（図示せず）との双
方を分離するために変圧器分離を使用する。

示されたように、この従来技術のアナログ信号プロセッ
サは、２つの欠点を有する。第１に、各アナログ入力回
路の部分４０は、利得及びバイアス誤差が、プロセッサ
１８に与えられる変換されたプロセス信号値に現れない
ことを確実にするために充分な頻度で較正されることが
できない。特に、検査信号は、能動フィルタ２８内で生
ずるすべての過渡現象が安定するのを可能とするために
、通常の原子カプラント動作中充分に長い期間、アナロ
グ・プロセス信号の代わりに検査信号注入回路２２を介
してプロセッサ１８に与えられることができない、従っ
て、アナログ・１０セス信号が長い期間アナログ入力回
路から分離され得る、はぼ１ケ月間隔での、要求された
検査が行われるときにのみ較正を行うことができるだけ
である。不運にも、１ケ月間隔は、利得及びバイアス誤
差が部分４０内に現れるのを可能にするために充分な長
さである。第２にマルチプレクサ３１内で生ずるある故
障は検出されることができない、特に、もしマルチプレ
クサがプロセッサに基準信号を送っている間に故障した
ならば、該プロセッサは、基準電圧とプロセッサ信号の
定常な通常値との間の差異を認めることができないであ
ろう、このことは、基準電圧の値がプロセス信号の正常
範囲内にあるので起こるのである。それ故、プロセスは
制御されたプロセスを異常状層に向けて駆動する傾向が
あるであろう。

これらの欠点は、較正ループの外側にある能動低域フィ
ルタを収り除いて、代わりに、較正ループ内にあるディ
ジタル低域フィルタを用いることを選択するようにした
、本発明のアナログ信号プロセッサによって除去され、
ここにディジタル低域フィルタは、利得及びバイアス誤
差を充分な頻度の自動オン−ラインベースで自動的に補
償して、これらＳス（差を、変換されたプロセス信号の
値に現れることから除去するのを可能とするものである
。

加うるに、マルチプレクサの故障を検出するために、入
力信号の許容範囲の外側にある基準電位が用いられる１
本願発明の教示に従って構成されたアナログ信号プロセ
ッサ８のブロック図が、第２Ａ図〜第２Ｃ図に示されて
おり、それぞれの図の正しい配列が第２図に示されてい
る。示されているように、アナログ信号プロセッサは、
４−４−２Ｏのプロセス・トランスデユーサを受ける、
特定的にはアナログ入力回路４２１，４２２、・・・４
２ｎ−＋のいくつかの同一のアナログ入力チャンネル４
２と、信号プロセッサ１００と、システム母線２００と
、機能プロセッサ２１０とを含んでいる。このアナログ
信号プロセッサは、ＲＴＤ入力をうけるアナログ入力回
路４２ｎをも含み、これによりアナログ入力の１５の別
々のチャンネルを提供している。以下に詳細に述べるよ
うに、入力回路４２ｎは長所的には、異なった型の及び
／または出力電圧範囲の大多数のＲＴＤを有した作用に
順応する。

第１図に示されたものとは対照的に、プロセス雑音は各
アナログ入力回路内に配置された能動アナログ　フィル
タを使用してろ波されるのではなく、むしろ信号プロセ
ッサ１００内で実行されるディジタル・フィルタ・アル
ゴリズムを通してろ波される。各アナログ入力回路から
アナログ・フィルタを収り除くことにより、基準電圧は
、第１図に示されたのらによって象徴される過去の設計
におけるよりも、回路内のより早い点、すなわち耐サー
ジ回路の後で注入され得る。さらに、アナログ　フィル
タを収り除けば、各アナログ入力回路の全体の応答時間
を充分に短くし、それ故、各回路は、オンライン・ベー
スで充分な頻度で自動的に較正されて、利得及びバイア
ス誤差を連続的かつ長所的に最小値に維持することがで
きる。

第２図に示された各入力アナログ回路は、種々の作用、
すなわち：サージ保護、手動検査信号注入、較正のため
の基準電圧の選択、及び出力分離を提供する。１ｓ定さ
れたプロセス信号、測定された検査信号、もしくは測定
さバた基準電圧である、各アナログ入力回路によって生
成された分離されたアナログ電圧は、信号プロセッサ１
００によってろ波される１機能プロセッサ２１０は、以
下に詳細に述べるように、各アナログ入力回路からの測
定されろ波された基準信号値を用いて、そのアナログ入
力回路のあらかじめ定められた線形モデルにおける２つ
の係数を計算する。一度、これらの係数が得られると、
測定されろ波されたプロセス信号は、該モデルを用いて
利得及びバイアス誤差に対して補償される。その後、機
能プロセッサ２１０は、比例、積分、ｙ＆分くＲＴＤ）
制御器に対する入力にような制御目的のために、これら
補償された値を用いる。

特に、示されたアナログ入力回路４２ｎ−ｔは、耐サー
ジ５０、検査信号注入回路５２、マルチプレクサ５４、
バッファ５７及び分離増幅器５９を含むプロセス・トラ
ンスデユーサ１０ｎ−＋によって生成されたプロセス信
号は、入力信号に現れるサージを抑制する耐サージ５０
に与えられる。その後、プロセス信号は、リード５１を
介して検査信号注入回路５２の一方のアナログ入力に与
えられる。この回路は、検査信号注入回路２２〈第１図
参照）と同一である。第２図に示された検査信号注入回
路５２は、原子カプラントの制御のために使用される電
子回路が、規則的ベースで外部から与えられる検査信号
を用いて検査されなければならないということを条件付
けている適用規制によって要求されている。入力信号が
プロセス信号もしくは外部から与えられた検査信号のい
ずれかであっても、この発明の装置は同じ３様で動作す
るので、以下の説明では、簡潔さのために、プロセス信
号についてのみ述べる。マルチプレクサ５４は、リード
５３上に現れるプロセス信号、もしくは２つの基準電圧
Ｖ　ｒｅｒＬまたはＶｒｅｆｌｌのうちの１つのいずれ
かをリード５５に対して選択する。

信号プロセッサ１００によって生成されてリード１１３
上に現れる適当な選択信号は、これらの信号のいずれが
マルチプレクサを通して送られるかを決定する。双方の
基準電圧の大きさは、長所的にプロセス信号の電圧範囲
の外側にある。基準電圧Ｖｒｅｆｌｌの値は、プロセス
信号の最大値より大きく、基準電圧ＶｒｅｆＬの値は、
プロセス信号の最小値より小さい０例えば、０．２から
１．０ボルトのプロセス信号の範囲に対して、Ｖｒｅｆ
Ｌ及びＶｒｅｆｌｌの値は、それぞれ約０．１８ボルト
及び１．０２ボルトであって良い、０．２から１．０ボ
ルトの予想される入力範囲の外側に基準電圧を使用する
ことによって、マルチプレクサ５４におけるどんな故障
も容易に検出され得る。マルチプレクサ５４によって生
成された出力信号は、リード５５を介して、この信号を
＆Ｗ！！するバッファ５７へ与えられ、そしてリード５
８を介して分離増幅器５つを駆動する、この分離増幅器
は、第１図に示された分離増幅器３４と同じ１様で働き
、リード４３のリード４３ｎ、に現れる測定され分離さ
れたアナログ信号を生成する。リード４３上の信号範囲
は、バッファ５７及び分離増幅器５つによる増幅後、代
表的には０．９から４．１ボルトである。

リード４３上に現れる測定され分離されたアナログ信号
は、信号ブロッセサ１００内に配置されたマルチプレク
サ１２０の別々のアナログ入力に送られる。この信号プ
ロセッサは、すべて母線１４０を介して接続された、マ
イクロプロセッサ１５０、ディジタル出力回路１１０、
マルチプレクサ１２０、Ａ／Ｄ変換器１３０、ランダム
・アクセス（ＲＡＭ）メモリ１６０、リード・オンリ（
ＲＯＭ）メモリ１７０及び共有メモリ１８０を含んでい
る。ＲＯＭメモリ１７０は、特にプログラム可能なリー
ド　オンリ・メモリ（ＰＲＯＭ）回路を用いて実行され
得る。リード１１３上に現れる選択信号は、ディジタル
出力回路１１０によって供給される。

第３Ａ図と第３Ｂ図、及び第４Ａ図と第４Ｂ図と共に、
以後詳細に述べるように、ＲＯＭ　１７０内に記憶され
たプログラムの制御下で、マイクロプロセッサ１５０は
、最初に適切な命令をディジタル出力回路１１０に与え
てリード１１３上に適当な選択信号を供給し、各アナロ
グ入力回路内に配置されたマルチプレクサに命令してそ
のプロセス信号を選択する。その後、マイクロプロセッ
サは、マルチプレクサ１２０に対して適切な命令を出し
てそのアナログ入力信号の各々を順次選択し。

その信号をＡ／Ｄ変換器１３０へ与える。この変換器は
、各アナログ信号をサンプリングし、かつそのサンプル
をディジタル形態に変換する。変換が完了した後、結果
のディジタル値は、ＲＡＭ１６０内に一時的に記憶され
る。その後、マイクロプロセッサ１５０は、変換される
べき次に測定されたアナログ信号のアドレスを、母線１
４０を介してマルチプレクサ１２０に与える。Ａ／Ｄが
次の変換を行うために必要とされる期間中、ＲＡＭ１６
０に記憶されたこのディジタル値は、マイタロプロッサ
によって実行される、２極デイジタル低域フイルタのア
ルゴリズムによってろ波される。Ａ／Ｄ変換器１３０が
次の変換を完了すると、Ａ／Ｄ変換器からＲＡＭ内へデ
ィジタル値を読み取り、次のアナログ入力のためのアド
レスをＡ／Ｄ変換器に供給し、そしてＲＡＭ内に記憶さ
れた最も最近のディジタル値をろ波するというこのプロ
セスが反復的に繰り返される。変換及びろ波のこのパイ
プライン処理は、長所的にアナログ信号プロセッサが動
咋する速度を増加する。

１６のすべてのプロセス信号の値が、信号プロセッサ１
００によってディジタル化されがっろ波された後、信号
プロセッサはアナログ入力回路のすべてに対して基準信
号の１つ、すなわちＶｒｅｆＨもしくは　ＶｒｅｆＬの
いずれかを同時に選択するために、選択リード１１３に
適切な信号を与える。

選択される基準電圧は、最も最近に選択されたものとは
反対のものである。基準電圧が選択された後、かつサン
プリングされ変換される前マイクロ７０セツサは、分離
増幅器及びアナログ入力回路の中の池の所で起こるすべ
ての過渡現象が安定するに充分な時間量を有するような
あらかじめ定められた時間間隔を待つ、この時間間隔は
、分離増幅器の時定数の１０倍であるように収られる。

この基準電圧がディジタル化されると、信号プロセッサ
は、再び、すべてのプロセス信号を選択する。

それは再び、いずれの入力プロセス信号のサンプリング
、ディジタル化及びろ波をも開始する前に過渡現象が安
定するための１０倍の時定数を待つ。

次のこの時間間隔の間、マイクロ７０セツサ１５０は、
これらろ波されたすべての値（プロセス信号及び基準電
圧の双方）を共有メモリ１８０へ転送する。このメモリ
は、マイクロプロセッサ及び機能プロセッサ２１０の双
方によって、読み取り／書き込みベースでアクセス可能
な２ボートもしくは単一ボートの共有ＲＡＭである。デ
ータ破壊（ｄｅｔａ　ｔｅａｒｉｎｇ　）が共有メモリ
内に起こるのを防ぐために、緩衝されたデータ及び良く
知られたセマホア（ｓｅｍａｐｈｏｒｅ）がこのメモリ
内に格納されている。これらのセマホアは、いずれのデ
ータも共有メモリ内に書き込まれる前に、マイクロプロ
セッサ及び共有メモリの双方によって適切に検査されか
つセットされる。

アナログ信号プロセッサの８菫は、機能プロセッサ２１
０への接続のために、各々が１６のプロセス入力を取り
汲う付加的な信号プロセッサ１００を母線２００に追加
することによって、１６の群で長所的に増加され得る。

上述したように、アナログ入力回路４２ｎは、広範な種
類のＲＴＤ入力を扱うように適合されている。この回路
は、示されたアナログ入力回路４２ｎ−＋内にあるバッ
ファ５７の代わりに可変利得／可変バイアス増幅器６７
を用いる。加うるに、積分器７１及び７４が、アナログ
入力回路４２ｎ内に含まれており、リード７２及び７５
を介してそれぞれのアナログ制御電圧を増幅器６７に与
え、その利得及び出力バイアスを適切に変化させる。

これら制御電圧の各々は、各積分器のためのそれぞれの
増分及び減分リード、とりわけ積分器７１に対してはリ
ード７３及び積分器７４に対してはリード７６上に適切
なパルスを与えることによって、増分的に増加もしくは
減少され得る。これらのパルスは、マイクロプロセッサ
１５０からの適当な命令を介してディジタル出力回路１
１０によって生成される。　ＶｒｅｆＨ及びＶｒｅｆＬ
の双方の基準電圧の値が、使用中ＲＴＤによって生成さ
れた電圧範囲の外側にあるままであるのを確実にするた
めに、これら基準電圧の各々の大きさが、あらかじめ選
択され、接続されるべき特定のＲＴＤに対してアナログ
入力回路上で手動でセットされる。

特に、これらの基準電圧は、抵抗器　８１．８２及び８
３から成る分圧器を介して、精密基準電圧源８０により
生成される、概して１０．０００ボルトの精密基準電圧
を適用することによって生成される。基準電圧Ｖｒｅｆ
ｌｌ及びＶｒｅｆＬの大きさは、抵抗器８２及び８３の
それぞれの値Ｒ２及びＲ１を適当に選択することによっ
て設定される。

電圧ＶｒｅｆＬ及びＶｒｅｆｌｌは、それぞれリード８
４及び８５を経てマルチプレクサ６４に与えられる。

同様の回路が、他のアナログ入力回路の各々に基準電圧
を供給する。アナログ入力回路４２ｎの較正中、マイク
ルプロセッサはリード７６に適当なパルスを与え、各基
準電圧ＶｒｅｆＬ及びＶｒｅｆｌｌがマルチプレクサ６
４によって選択されている間に、信号４３ｎが受容でき
る範囲内にあるようにする。基準電圧ＶｒｅｆＬ及びＶ
ｒｅｆｌｌのための各々の範囲に対する最小及び最大の
受容できる値は、ＲＯＭ１７０内のテーブル内に記憶さ
れている。

特に、必要である時、マイクプロセッサはリード７３上
に適当なパルスを与えてリード７２に適当に値付けられ
た制御電圧を提供し、４３ｎ上に現れる　Ｖ　ｒｅｆＬ
及び　ＶｒｅＮＩ出力信号を、池のすべてのＲＴＤアナ
ログ入力回路によって生成されるのと同°じ公称基準電
圧出力範囲、例えば、ＶｒｅｒＬの出力信号に対しては
０．４〜０．６、そしてＶｒｅｆ！１の出力信号に対し
ては４．４〜４．６ボルトに仕向ける。増幅器６７の出
力は分離増幅器６つを介して信号プロセッサ１００内に
配置されたマルチプレクサ１２０の１つの入力に与えら
れる。換算された（　ｓｅａ　１ｅｄ）　ＲＴ　Ｄ電圧
は信号プロセッサ１００によってろ波され、そして上述
したのと同じ態様で、機能プロセッサ２１０によって利
得及びバイアス誤差に対して補償される。これら基Ｉａ
電圧の予想された値はまた、以下に詳細に述べるように
、ろ波された（ＲＴＤ）プロセス信号を補償する際に使
用するために、機能プロセッサ２１０内に記憶される。

さて、本願発明のアナログ信号プロセッサのハードウェ
アを詳細に述べてきたが、次に、信号プロセッサ１００
及び機能フ“ロセッサ２１０の双方内で実行されるソフ
トウェアの説明に移る。

第３Ａ図及び第３Ｂ図に対する正しい配列が第３図に示
されているが、それら第３Ａ図及び第３Ｂ図は、信号プ
ロセッサ１００内で実行されるソフトウェアの、フロー
チャートを示す、このフローチャートに示される動作を
充分に理解するために、これらの動作のタイミング・チ
ャートを提供する第６図をも同時に参照すべきである。

とりわけ、信号プロセッサ１００が附勢された後、制御
は、ブロック３１０へ進む、ここで、ＲＡ　Ｍ検査及び
ＲＯＭ検査合計診断のような種々の既知の附勢時の診断
が実行される。これらの診断が終了した後、実行は、初
期設定を行うブロック３２０へ進む。第４Ａ図及び第４
Ｂ図と共に以下に説明するように、ディジタル・フィル
タ・アルゴリズムは、測定されろ波されたアナログ信号
の過去の値を使用するので、これらの値のすべては、初
期値に設定されなければならない、制御プロセスにおけ
る起動時の過渡現象を除去するために、ブロック３２０
は、１６のすべての入力に対するプロセス信号、及び各
アナログ入力回路に対する双方の穀圧電圧Ｖｒｅｆｌｌ
及びＶｒｅｆＬが、順次に選択され、ディジタル化され
、そしてＲＡＭメモリ内に記憶されるようにする。これ
らの値は、次に、ディジタル・フィルタ・アルゴリズム
に対して過去のる波された値として用いられる。加うる
に、各ＲＴＤアナログ入力回路によって生成された初期
基準電圧値が得られると、その入力回路の利得及びバイ
アスも土た、すべてのＲＴＤアナログ入力回路によって
生成される引き続き発生される基準電圧を、対応の受容
できる範囲にもたらすために、以下に詳細に述べる態様
で、最初に調整される。

初期設定プロセスが完了すると、制御はブロック３３０
へ進む。このブロックは、実行されたとき、ブロック３
３２において各チャンネルによって生成されたプロセス
信号を順次読み取り、ブロック３３４におけるその読み
収りをろ波し、そして１６のすべてのプロセス信号に対
して決定ブロック３３６を通して反復する。第６図に示
されるように、数字６３０によって示されるこれらの動
作は、約２．２ミリ秒を費やす、各プロセス信号に対し
て実行される数字６４０で示される特定の読み取り及び
ろ波プロセスを第４Ａ図及び第４Ｂ図と共に以下に説明
する。これらの動作が完了した後、制御はブロック３４
０へ進む、ここでマイクロプロセッサは、入力としてプ
ロセス信号の代わりに基準電圧の１つ、Ｖｒｃｆｌｌま
たはＶｒｅｆｌ、を選択するよう各アナログ入力回路内
のマルチプレクサに命令する。ＶｒＪＩＩもしくはＶｒ
ｅｒＬの選択は、ブロック３４０と通る反復ごとに交互
に行う。

各アナログ入力回路における分離増幅器への入力は比較
的、長い時定数を有するので、その出力電圧は過渡電圧
を含み得、それ故、その出力に現れる電圧を読み取る前
にこれら過渡電圧が安定するのを許容するために充分な
設定もしくは安定時間が与えられなければならない、加
うるに、比較的類い期間ではあるけれども、他の過渡電
圧が、リード及び他の要素の容量に起因して各アナログ
入力回路に生じる。従って、これらすべての過渡電圧が
安定するに必要な時間を与えるために、実行はブロック
３５０へ進む、ここで、マイクロプロセッサは、分離増
幅器の時定数の１０倍にほぼ等しく、第６図に時間間隔
６２２で示された時１ｎ１間隔が経過するまで待つ、こ
の間隔が充分に経過するまで、第３Ａ図及び第３Ｂ図に
示されるように、この時間処理を利用するために、実行
は、決定ブロック３５４からブロック３５２までＮｏ”
通路、を介して進む、ブロック３５２は、信号プロセッ
サ内に配置されたメモリに対して診断の一部を実行する
。もし故障が検出されたならば、マイクロプロセッサは
共有メモリ内に適当なフラッグをセットし、それは、次
に機能プロセッサによって検出されてオペレータに指示
を与える。

この時間間隔が充分に経過すると、実行は、決定ブロッ
ク３５４からＹｅｓ”通路を介してブロック３６０へ進
む、このブロックの実行は、１つおきのループ反復ごと
に１だけカウンタｉを増分し、そしてチャンネルｉに対
して選択された基準電圧をサンプリングしかつディジタ
ル化する。ブロック３４０．３５０及び３６０を通る３
２の反復が、１６の入力チャンネルの各１つに対して、
双方の基準電圧を読み取る（サンプリングし、ディジタ
ル１ヒする）ために必要である。その後、ブロック３７
０が、プロセス信号を選択するよう各チャンネル（アナ
ッログ入力回路）内の各マルチプレクサに命令するため
に実行される。一度これが起こると、チャンネルｉに対
して得られた基準電圧の読み収りをまずろ波し、次にも
しこのチャンネルがＲＴＤアナログ入力回路であるなら
ば、このチャンネルに対する利得及びバイアスを適当に
修正するためにブロック３７５が実行される。特に、こ
のチャンネルによって生成された実際にろ波された基準
電圧は、これらの電圧に対する予想された値と比較され
る。この差は、前述したり−ド７３もしくは７６（第２
Ａ図〜第２Ｃ図参照）を渡って与えられるパルス幅を決
定し、そのＲＴＤアナログ入力回路と関連した利得及び
バイアスを適当に変更し、それにより、そのチャンネル
によって引き続き生成される基準電圧が適当な範囲、す
なわちＶｒｅｆＬに対しては０．４〜０．６ボルト、そ
してＶｒｅｆｌｌに対しては４．４〜４．６ボルト内に
あるのを確実にするために使用される。パルス幅は、対
応の電圧差に比例する。安定性を維持するために、いず
れの利得及びバイアス修正の大きさは、増加または減少
のいずれも小さく保たれる。

一般に、利得は、チャンネルｉによって生成される電圧
Ｖｒｅｆｌｌの大きさがその対応の範囲内に留とまるの
を確実にするよう調整され、またバイアスは、このチャ
ンネルによって生成される電圧ＶｒｅｒＬの大きさがそ
の対応の範囲に留とまるのを確実にするよう調整される
。ブロック３７５は、ブロック３８０に先立って実行さ
れるように示されているけれども、そうでなければブロ
ック３８０内に生ずる遊び処理時間を利用するよう、ブ
ロック３７５を再配置しても良い、これを以下に説明す
る。とりわけ、ブロック３７５は、ブロック３８０内で
ブロック３８２の実行に先立って実行され得る。

前述のように、プロセス信号のサンプリング及びディジ
タル化を開始するに先立ってすべての過渡電圧が安定す
るために再度、約１０倍の時定数である適当な時間が与
えられなければならない。

従って、実行は、ブロック３８０へ進む。このブロック
に入ると、各チャンネルに対して新しく測定されろ波さ
れた値（プロセス信号及び基準電圧）のすべては、機能
プロセッサ２１０による次の使用のために共有メモリ１
８０（第２Ａ図〜第２Ｃ図参照）へ転送される。これが
生じた後、実行はブロック３８４に進み、時定数の１０
倍に等価な時間間隔が経過するまで、決定ブロック３８
６がらＮｏ”通路３８８を介してメモリ診断の部分を反
復的に実行する。ブロック３８０の実行によって費やさ
れる時間間隔は、第６図において間隔６２４として示さ
れている。ブロック３８０の実行が完了すると、制御は
ブロック３９０へ進む。

すべてのプロセス信号は、あらかじめ定められた２　２
２　Ｈｚのサンプリング周波数でサンプリングされ、該
サンプリング周波数は、第４Ａ図及び第４Ｂ図に示され
たプログラムを通る１反復の実行時間すなわち第６図に
数字６２０で示された全セグメントの幅を約４５ミリ秒
（ｍ５ｅｃ　）に設定する。ブロック３９０の実行は、
４５ミリ秒のサンプリング周期が充分に経過するのを確
実にする。

信号プロセッサ１００（第２Ａ図〜第２Ｃ図参照）によ
るこのサンプリングのためのアンティ　アライアジング
（＾ｎＬｉ−ａｔ　ｉａｓｉｎｇ）は、各耐サージに配
置された回路要素によって与えられる低域ろ波によって
提供される。実行がブロック３９０に進むときに、この
４．５ミリ秒のサンプリング周期が完全に経過しなかっ
た場合には、第３Ａ図及び第３Ｂ図に示されるブロック
３９２が次に実行され、そしてもし必要ならば決定ブロ
ック３９４がら“Ｎｏ”通路３９６を介して反復的に実
行され、メモリ診断の付加的な部分を実行する。４．５
ミリ秒のサンプリング周期の完了時、制御は、全サンプ
リング・プロセスを反復的に繰り返すために“Ｙｅｓ”
通路３９５を介してブロック３３０へ進む。

第４Ａ図及び第４Ｂ図は、第３Ａ図及び第３Ｂ図に示さ
れたプロセス信号の読み取り及びろ波ルーチン３３０の
詳細なフローチャートを集合的に示している。なお、こ
れら第４Ａ図及び第４Ｂ図に対する正しい配列が第４図
に示されている。このルーチンの動作を充分に理解する
ために、再度同時に第６図、特に数字６４０によって示
されたセグメントもしくは部分における動作を参照すべ
きである。

ルーチン３３０へ入ると実行はブロック４１０へ進む。

このブロックは、チャンネル・カウンタｒｎ　′５：ゼ
ロに初期設定する。その後、制御は、チャンネル０に対
してＡ／Ｄ変換を開始するために、ブロック４１２へ進
む。一度これが起こると、制御は、Ａ／Ｄ変換器１３０
（第２Ａ図〜第２Ｃ図参照）が変換を完了したか否かを
確かめる決定ブロック４１５へ進む、もし変換の終わり
（ＥＯＣ）が未だ生じていないならば、次に制御は゛Ｎ
Ｏパ通路を介してこの決定もしくは判定ブロックへ戻っ
て反復する６代わりに、もし変換の終わりが生じている
ならば、次に、ブロック４２０が実行される。実行され
た時、このブロックは、値Ｖ　ｒｅａｄとして、Ａ／Ｄ
変換器からチャンネルｍに対する変換されたプロセス信
号を読み取り、この値をＲＡＭメモリ内に記憶する。そ
の後、実行はブロック４２５へ進み、チャンネル・カウ
ンタの値を１だけ増分する。一度これが生ずると、制御
はブロック４３０へ進み、チャンネルｍ＋１を読み収る
ようマルチプレクサに命令すると共に、このチャンネル
によって生成された測定されたアナログ電圧に対して変
換を開始するようＡ／Ｄ変換器に命令する。

上述したように、Ａ／Ｄ変換器がこのアナログ電圧を変
換している間、値Ｖｒｅａｄとして全記憶されている先
に変換された値がろ波される。特に、実行はまずブロッ
ク４３５へ進む、このブロックは、値Ｖ　ｒｅａｃｌの
分解能を増加して分数ビット（ｆｒａｃｔｉｏｎａｌ　
ｂｉｔｓ）を得、それにより量子化雑音を減じる。処理
を簡単にするために、整数算法が用いられ、そしてＡ／
Ｄ変換器の出力は単に、Ａ／Ｄ変換器に与えられた実際
のアナログ信号によって表される使用可能な入力電圧の
全目盛り範囲の部分に対応する、０と４０９５との間の
計数（０および４０９５も含む）の数に等価な１２ビツ
ト数である＠　Ｖｒｅａｄの分解能を増加するために、
２倍精度語がその語の低いバイト内に挿入されたＶ　ｒ
ｅａｄの元の値で形成される。この値は次に、概して１
／２語のあらかじめ選択されたビット数だけ上方ヘシフ
トされ、２倍精度語における中間のビット場所を占める
＊　Ｖｒｅａｄに対する元の値の最下位ビットの右に対
して金利用可能な追加のビットが、ろ波計算中に生じる
おおよその分数ビットに対して使用される。これら付加
的な下位ビットの値は、最初にゼロに設定される。以ｒ
に述べるように、これらビットは、これらフィルタ計算
が完了した後、適当に巡回（ｒｏｕｎｄｅｄ　）される
。

その後、ブロック４４０及ぶ４４５が実行される。これ
らブロックは、２極後方差低域フイルタ（ａ　ｔｗｏ　
ｐｏｌｅ　ｂａｃｋｕ＋ａｒｄ　ｄｉ［ｅｒｅｎｃｅ　
ｌｏｕ＋　ｐａｓｓｒ　ｉ　ｌ　Ｌｅｒ）を提供する。

特に、１０ツク４４０は、ＲＡＭメモリ内に記憶された
Ｖ　ｒｅａｄの値を用いて低域ろ波を行うために以下の
式を計算する。

ここに：Ｆｌは、与えられた反復Ｋに対するこのフィル
タの出力値である。

次にブロック４４５が、以下の式によって与えられる第
２のフィルタ極を計算するために実行される： ここに二Ｆ２は、反復Ｋに対するこのフィルタの出力値
である。

上述したような形態で、すなわち各式における最終段階
として加法を用いることによって、双方のフィルタの式
を計算すれば、拡張した精密整数算法により、各フィル
タの出力が、非常に平滑化されるということを確実にす
るので有利である。特に、定常状悪条件が接近している
とき、すなわち各フィルタに与えられる入力の値く例え
ばＶ　ｒｅａｄ　）が対応のフィルタ出力値（例えばＦ
、　　）に接近に＋１ しているとき、出力における最下位ビットの衝撃係数は
、入力値のそれに密接に追従し始める。一度第２のフィ
ルタの出力値Ｆ２が計算されると、それは、ブロック４
５０の実行によって単一語の精度に対して下方に巡回さ
れる。この態様で、フィルタ出力の最下位ビットの衝撃
係数は、Ｖｒｅａｄのそれを追跡するので有利である。

この点で、実行は決定ブロック４５５へ進み、１６のす
べてのチャンネルに対するプロセス信号がディジタル化
されかりろ渡されたか否かを決定する。もし１６のすべ
てのチャンネルに対するプロセス信号がディジタル化さ
れかつろ波されていなければ実行は次のチャンネルのた
めに’　Ｎ　ｏ　”通路４５８を介して決定ブロック４
１５へ進む。

代わりに、もし１６のすべてのチャンネルが処理されて
しまったならば、実行はこのルーチンから出る。

第２Ａ図〜第２Ｃ図に示された機能プロセッサ２１０に
よって実行されるソフトウェアのフローチャートが第５
Ａ図及び第５Ｂ図に示されており、これら図の正しい配
列が第５図に与えられている。

上述したように機能プロセッサは、線形モデルを用いて
各アナログ入力回路を模する。ろ波された基準信号電圧
を用いて、機能プロセッサは、このモデルにおける使用
のために利得及びバイアス誤差係数を計算し、その後、
このモデルによって、利得及びバイアス誤差に対してろ
波された値を補償し、次のプロセス制御計算における使
用のために較正された値を生成する。

電源（ｐｏｖｅｒ）が最初に機能プロセッサに与えられ
たとき、制御はまずブロック５１０へ進む、ここで、メ
モリ・チェックのような種々の附勢時の診ｉ！ｌ７（ｖ
ａｒｉｏｕｓ　ｐｏｗｅｒ　ｏｎ　ｄｉａｇｎｏｓｔｉ
ｃｓ）が実行される。その後、制御は初期設定ブロック
５１５へ進み、種々の値を初期設定する間、チャンネル
・カウンタｊをゼロにセットする。その後、制御はブロ
ック５２０へ進む。このブロックは実行されるとき、ろ
波されたプロセス及び基準電圧値の最も最近の組みを、
共有メモリ１．８０（第２Ａ図〜第２Ｃ図）から機能プ
ロセッサ内の局部記憶装置に転送する。その後、実行は
ブロック５２５へ進む。

このブロックは各々の実際のろ波された基準電圧値（Ａ
Ｖ）及び予想された値（ＥＶ）を与える各アナログ入力
回路と関連した利得及びバイアスの値を計算する。この
ブロックは、バイアス及び利得を持つ出力を有する線形
増幅器として各アナログ入力回路を模する。特に、チャ
ンネルｊに対する利得の値Ｇｊは以下の式によって与え
られる。

ここに：　Ａ　Ｖ　（ｊ、ｒｅｆｌｌ）及びＡ　Ｖ　（
ｊ、ｒｃｆＬ）は、チャンネルｊによって生成された基
Ｑ電圧Ｖｒｅｆｌｌ及びＶｒｅｆＬに対する実際のる渡
された値であり；そしてＥ　Ｖ　（ｊ　、ｒｅｆｌｌ）
及びＥ　Ｖ　（ｊ、ｒｅｆＬ）は、チャンネルｊに対す
るる渡された基準電圧Ｖｒｅｆｌｌ及びＶｒｅｆＬの予
想された値である。

チャンネルｊに対するバイアスの値Ｂ、ｊは次によって
与えられる： Ｂ　ｊ＝　Ａ　Ｖ　（ｊ、ｒｅｆＬ＞　−Ｇ　ｊ京Ｅ　
Ｖ　（ｊ　、ｒｅｆＬ）実際の利得及びバイアス値は、
線形モデルにおける係数として用いられる。特に、一度
これらの利得及びバイアス値が計算されると、実行ブロ
ック５３０は、利得及びバイアス値に関するいくつかの
検査を実行され、信号プロセッサにおけるハードウェア
が正当に作用したということな確認する。

もし、ブロック５３０に示された検査のいずれかが失敗
したならば、機能プロセッサは適当なフラッグをセット
して、オペレータに適当な指示を与える。

さて、計算された利得及びバイアス誤差を決定すると、
実行はブロック５３５へ進み、該ブロック５３５はモデ
ルを変換し、これら利得及びバイアス値を用いてろ波さ
れたプロセス信号を補償し、それによって以下の式によ
って与えられるこの信号のための較正された値を生成す
る： ここに：ＣＶ（ｊ、ｐ）はチャンネルＪに対するろ波さ
れたプロセス信号の較正値であり、そしてＡ　Ｖ　（ｊ
、ｐ）は、チャンネルｊに対する実際のろ波されたプロ
セス信号である。

一度プロセス信号が較正されると、実行はブロック５４
０へ進んでチャンネルカウンタｊを増分する。その後、
決定ブロッ゛り５４５は、１６のすべてのチャンネルか
ら得られたプロセス信号が補償されてしまったか否かを
決定する。もし、補償されてしまっていなければ、実行
は“Ｎ　ｏ　”通路５４８を介してブロック５２５へ送
られ、次のチャンネルに対してプロセスを繰り返す０代
わりに。

もし１６のすべてのチャンネルが補償されてしまったな
らば、次に制御は’Ｙｅｓ”通路を介してブロック５５
０へ進む、このブロックは実行されたとき、ブロック５
５５によって表された応用（ｉｔＩＩＩ御）プログラム
、例えば上述したＰＩＤ制御器による適当な使用のため
に、すべての較正されたプロセス信号を、計ヌにおける
値から工学単位における値に変換する。その後、ブロッ
ク５５５によって表される応用プログラムが実行される
。ａ！能プロセッサは、１０Ｈｚベースでその値をすべ
て更新する。それ故、第５Ａ図及び第５Ｂ図に示された
ソフトウェアの１つの反復を通るループ時間は、第６図
の部分６１０に示されるように１００ミリ秒に設定され
る。第５Ａ図及び第５Ｂ図に示される決定ブロック５６
０は、この間隔が経過してしまったか否かを決定する。

もしこの間隔が経過していないならば、実行はこの時間
周期が経過してしまうまで機能プロセッサ内の診断を実
行するために、°“Ｎ　ｏ　”通路５６３を介してブロ
ック５６２へ進む６一度この時間周期が経過してしまう
と、実行は、較正されたプロセス信号値の次の組みを得
るために、“Ｙ　ｅ　ｓ　”通路５６８を介してブロッ
ク５２０へ進む。

各アナログ入力回路のモデルが線形であるとして説明し
たけれども、このモデルは、必要ならば、選択的に指数
もしくは放物線のような非線形であって良い、非線形モ
デルを測定されたデータに適合させるために、しばしば
３つもしくはそれ以上の測定されたデータ点が必要であ
る。従って、もし非線形モデルがアナログ入力回路に対
して使用されるべきであるならば、３もしくはそれ以上
の異なった基準電圧値に対するアナログ入力回路の応答
が取られてその後、機能プロセッサによって使用され、
モデルにおける特別な式の係数を計算するであろう。モ
デルの式は次に変換され、そして計算された係数は、そ
のプロセス信号に対する対応の較正された値を計算する
ために、そのアナログ入力回路を通して得られた測定さ
れろ波されたプロセス信号の値と一緒に式に用いられる
であろう。

この発明のただ１つの実施例をここに示しかつ説明して
きたけれども、この実施例は単にこの発明の原理を示す
ためだけであるということを、当業者には容易かつ明瞭
に理解されるであろう。これらの原理を組み込んだ他の
多くの実施例が当業者によって容易に構成され得る。

【図面の簡単な説明】

第１図は従来のアナログ信号プロセッサを示すブロック
回路図、第２図は、第２Ａ図〜第２Ｃ図日 のための正しい配列を示す図、第２Ａ面〜第２Ｃ図は一
緒になって、この発明の原理を組み込んだアナログ信号
プロセッサを示すブロック回路図、第３図は、第３Ａ図
及び第３Ｂ図のための正しい配列を示す図、第３Ａ図及
び第３Ｂ図は一緒になって、第２Ａ図〜第２Ｃ図に示さ
れた信号プロセッサー００によって実行されるソフトウ
ェアのフローチャート、第４図は、第４Ａ図及び第４Ｂ
図のための正しい配列を示す図、第４Ａ図及び第４Ｂ図
は一緒になって、第３Ａ図及び第３Ｂ図に示されたプロ
セス信号の読み取り及びろ波ルーチンのフローチャート
、第５図は、第５Ａ図及び第５Ｂ図のための正しい配列
を示す図、第５Ａ図及び第５Ｂ図は一緒になって、第２
Ａ図〜第２Ｃ図に示された機能プロセッサ２１０によっ
て実行されるソフトウェアのフローチャート、第６図は
、本発明の装置によって行われる動作を説明するための
タイミング・チャートである。図において、１０はプロ
セス・トランスデユーサ、４２はアナログ入力チャンネ
ル、４２１．４２３、・・・４２ｎ−＋はアナログ入力
回路、５０は耐サージ回路、５２は検査信号注入回路、
５４はマルチプレクサ、５７はバッファ、５９は分離増
幅器、６０は耐サージ回路、６４はマルチプレクサ、６
７は可変利得／可変バイアス増幅器、６９は分離増幅器
、８０は精密基準電圧源、７１及び７４は積分器、１０
０は信号プロセッサ、１１０はディジタル出力回路、１
２０はマルチプレクサ、１３０はＡ／Ｄａｔａ器、１４
０はｔｌ、１５０１．ｔ？イクロ７０セッサ、１６０は
ランダム・アクセス・メモリ、１７０はリード・オンリ
・メモリ、１８０は共有メモリ、２００はシステム母線
、２１０は機能プロセッサである。 特許出願人　ウェスチングハウス・エレクトリック・コ
ーポレーション 代　　理　　人　　曽　　　　　我　　　　　道　　　
　　照　　　・と−−−−−Ｆ三五−Ｊ ＦＩＧ、　　５ 吟間□

Claims (1)

1. 【特許請求の範囲】 入力プロセス信号、第１の基準電圧、もしくは第２の基
   準電圧を入力電圧として制御可能に選択するための手段
   を有したアナログ入力回路と、前記入力電圧をサンプリ
   ングしてサンプリング値を得、該サンプリング値と等価
   なディジタル信号を生成する手段と、 前記サンプリング値をディジタル的にろ波し、前記プロ
   セス信号の実際のろ波値と、前記第１及び第２の基準電
   圧の各々の別々の実際のろ波値とを生ずる手段と、 前記第１及び第２の基準値に対する前記実際のろ波値及
   び予想値に応答し、前記アナログ入力回路の利得及びバ
   イアス値を線形的に見積もる見積手段であって、前記利
   得値は、前記基準電圧の双方に対する実際のろ波値間の
   差の、前記基準電圧の双方に対する予想値間の差に対す
   る比として見積もられ、前記バイアス値は、その利得値
   に前記基準電圧の一方に対する予想値を乗じたものを、
   前記基準電圧の一方の実際のろ波値から差し引いたもの
   として見積もられる前記見積手段と、前記計算された利
   得及びバイアス値を用いたあらかじめ定められた関係に
   従って、前記プロセス信号の実際のろ波値を補償し、前
   記プロセス信号に対する較正された値を生ずる手段と、 を備えたアナログ信号処理装置用の装置。