JPS6228628B2

JPS6228628B2 -

Info

Publication number: JPS6228628B2
Application number: JP52153038A
Authority: JP
Inventors: Saran Amitabu
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1976-12-29
Filing date: 1977-12-21
Publication date: 1987-06-22
Also published as: GB1590664A; CA1118091A; DE2758399A1; DE2758399C2; JPS5384411A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は画像データ処理システムのデータ圧縮
に関し、特にラスタ走査によるバイナリ画像シス
テム等のデジタル・データ圧縮に関する。

（従来の技術）記録（即ち印刷及び手書き書類、図面並びに写
真）は、本質的に多かれ少なかれ連続した二次元
の反射パターンである。従つて、画像データ処理
システムは、古典的にいうと、入力書類の情報内
容（即ち画像）を対応する一次元の映像信号へ逐
次的に再配列又は変換するラスタ入力走査器と、
映像信号に応答して入力の記録を逐次的に複写印
刷するか又はフアクシミリにするラスタ出力走査
器とを含む。ラスタ走査の映像信号形式へ又はこ
れから変換する機能を有するハイブリツドシステ
ムがあるので、ラスタ入力及び出力走査器は、例
えば、ASCIIコードを用いるテレタイプ端末のよ
うな他の信号形式を有する装置とインタフエース
（相互接続）をすることができる。しかし、通常
の場合、ラスタ入力及び出力走査器は相補的な組
合せで用いられていわゆるラスタ走査画像システ
ムを形成している。

ラスタ入力及び出力走査は特有の走査を構成す
ることによつて、画像がほぼ等間隔を置く複数の
走査線の各々に対し、所定数の画素（しばしば
“ピクセル”（pixels）と呼ばれる。）で構成した
映像信号によつて表わされる。従つて、ラスタ走
査の解像度は、通常、例えば垂直軸方向における
１センチメートル当りの所定数の走査線と、直交
すなわち水平軸方向における１センチメートル当
りの所定数の画数又は線の対との積の用語で表わ
される。例を挙げると、ゼロツクス(株)により製造
販売されているゼロツクス200テレコピア
（Xerox 200 Telecopier）フアクシミリ送受信機
は、垂直１センチメートル当りの走査線及び水平
１センチメートル当りの画素の積を単位とし、
（標準の21.59cm×27.94cmの記録における公称記
録伝送時間との対応で）便宜上定められた速度に
従つた解像度を選択させるもので、記録伝送時間
が３分及び６分のもので約96×96であり、記録伝
送時間が４分のもので約64×96であり、記録伝送
時間が２分のもので約77×80である。これらは現
在するフアクシミリ・システムにおいて多かれ少
なかれ標準的な解像度であるのであつて、これら
は一般にラスタ走査器の有効解像領域の下限に近
いものであることを理解すべきである。著しく低
い解像度は、重要な細部の映像を失うという許許
容できない大きな危険があるため、通常回避され
るものである。

前述の型式の原映像信号は、通常相当な量の冗
長な情報を含んでいる。従つて、もしラスタ入力
又は出力走査器用の映像回路が限定された帯域幅
の伝送媒体又は限定された容量の記憶媒体から成
るとき、データ処理効率の増加は、映像信号から
冗長な情報を除去する上流（upstream）のデー
タ圧縮段及びこの冗長な情報を再生する下流
（downstream）のデータ圧縮段を備えることに
よつてほぼ達成することができる。バイナリの映
像信号は、画素が黒又は白（“１”又は“０”）の
いずれかであるため、データ圧縮及及び伸長に非
常に良く適合しているが、これによつて全ての中
間階調のグレーが喪失される。このため、デジタ
ル・データ圧縮並びに伸長の方法及び手段を開発
することに対し、かなりの努力と資金が投入され
ている。

ラン・レングスの符号化及び復号化は、ラスタ
走査形式を有するバイナリ映像信号をそれぞれ圧
縮し、また伸張する技術として広く注目されてい
る。基本的に、符号化とはバイナリ映像信号の白
及び／又は黒ランを対応するメツセージ・コード
へ変換することであり、復号化とはこれらのコー
ドを適当な長さの白及び／又は黒ランへ変換して
映像信号を再組立てすることである。このような
関係において、“ラン”は、同一論理レベルで中
断のない連続する少なくとも一つ以上の画素であ
ると定義され、またランの“レングス”は、これ
に含まれる画素数によつて定められる。

符号化を実行するとき、メツセージ・コードは
符号化されたラン・レングスを個々に検出するよ
うに予め選択される。デイ・エー・ハフマン
（D.A.Huffman）の“最小冗長コードの構成方
法”、Proceedings of the I.R.E.、1952年９月
号、1098〜1101頁の記載によれば、メツセージ・
コードは、可変長（即ち、異なるビツト計数）で
あり、所定のラン・レングスに割り付けられたコ
ードが低い確率のラン・レングスに割り当てられ
たコードよりも長くならないように、所定のラ
ン・レングス確率分布に従つて符号化されるよう
にしたラン・レングスに割り当てられるのが好ま
しい。

しかし、残念なことに、種類を制限しない場
合、全ての画像の冗長性は完全にランダムであつ
て、限定なしの記録セツトでは、意味のあるラ
ン・レングスの確率分布を得ることができない。
従つて、メツセージ・コードを割り当てるときに
ラン・レングスの確率分布の利点を生かすには、
共通の像特性を別かち合う記録の部分集合に注目
する必要がある。例えば、通常の事務通信文向け
に用意されたデータの圧縮を最適化する場合、ラ
ン・レングスの確率分布は、英文字を基本として
作られた比較的少数のサンプル記録を予め走査す
ることによつて得たラン・レングス周波数の統計
に基づくこともできる。勿論、この部分集合は、
ページの範囲及び構成並びに文字の寸法及びスタ
イルにおいて相当な変形を許容して、予測した規
準に最も近くなると主観的に判断したこれらのサ
ンプルに有利となるように、ラン・レングスの統
計の重み付けを確保させるものである。

その他、基本的なラン・レングスの符号化処理
を変えることで、データの圧縮を達成できること
が確認されている。一般的に、提案された変形
は、符号化のために与えられた平均的なラン・レ
ングスを増加するような傾向があつた。

特に、エイチ・イー・ホワイト（H.E.White）
らの“図形データの辞典参照（Dictionary Look
−up）式符号化“（テイー・エス・フアン（T.S.
Huang）、ゴードン（Gordon）及びブリーチ
（Breach）による画像帯域圧縮、1972年発行、第
267〜281ページ）は、原映像が「瞬間的変化率す
なわち過度的等価値」の符号化を示唆している。
これらを実現する場合、ランの定義は、中断のな
い連続した一論理レベルの画素だけでなく、単一
終端の逆の論理レベルの画素も含むように拡張さ
れる。

その他の興味のある提案は、差分変調として知
られている予測符号化処理に関するものである。
この処理を実行する場合、連続する走査線で対応
する画素は差分の比較がなされ、これによつてバ
イナリ予測信号（以下、差分変調映像信号とい
う。）を生成する。差分変調映像信号は、前の走
査線の対応する画素と同一の論理レベルにある後
の走査線の画素を同一でないものから識別する。
２本の走査線の画素が同一であることを示す論理
レベルで、差分信号が比較的長いランを持たせる
ことになる。相当な走査線間冗長が通常ある。し
かし一走査線の画素を再現するときに生じた誤り
が次の走査線を介して伝播される恐れもある。従
つて、これらの誤りを伝播させないためには、例
えば1974年８月30日特許されたダブリユー・エイ
チ・アルドリツチ（W.H.Aldrich）ほかの米国特
許第3830966号、“可視像を表わす帯域圧縮式デジ
タル信号を伝送する装置及び方法”で示されてい
るように、原画素即ち非変調画素の走査線を周期
的に符号化及び復号化することが望まれる。

（発明が解決しようとする問題点）このような背景に対し、本発明の第１の目的は
ラスタ走査形式を有するバイナリ映像信号を圧縮
するための改良された方法及び装置を提供するこ
とである。

本発明の一特徴に従つて更に詳しくいうと、そ
の目的は、終結したランをラン・レングス・メツ
セージ・コードへまた未終結のランをエンド・オ
ブ・ライン・メツセージ・コードへ変換するトラ
ンケート（truncated）式のラン・レングス符号
化方法及び装置を提供することである。関連した
目的は差分変調及び非変調画素の走査線を符号化
するためのトランケート式のラン・レングス符号
化方法及び装置を提供することにある。

本発明の他の特徴によると、その目的はラン・
レングス符号化に要する特殊メツセージ・コード
の数を少なくする方法及び装置を提供することで
ある。更に具体的な目的はモジユラー・ブロツ
ク・レングス倍数プラス余りラン・レングス・メ
ツセージ・コードを生成する方法及び装置を提供
することにある。

本発明の更に他の特徴によると、更にその目的
は固定長バイトから可変長バイトのデータを差引
く方法及び装置を提供することにある。更に特定
した関連の目的は、ワード・オリエンテツド・メ
モリを利用してラン・レングス符号器用の３文字
メツセージの参照テーブルを貯える方法及び装置
を提供することである。

（問題点を解決するための手段および作用）要約すると、本発明のこれら及びその他の特徴
を実現するため、ラスタ走査形式を有するバイナ
リ映像信号の画素は差分変調器へ直列的に供給さ
れ、差分変調器はトランケート式のラン・レング
ス符号器へ差分変調及び非変調画素の走査線を逐
次的に供給するのが周期的に付勢及び減勢され、
トランケート式ラン・レングス符号器において終
結したランはラン・レングス・メツセージ・コー
ドへ変換され、また未終結のランはエンド・オ
ブ・ライン・メツセージ・コードへ変換される。
同一のラン・レングス・メツセージ・コードは変
調及び非変調画素の終結したランを符号化するの
に用いられるが、しかし走査線の差分復調が映像
信号を再組立てするのに必要であるか否かを伝達
する差分エンド・オブ・メツセージ・コードがあ
る。終結したランを符号化するのに必要とされる
特殊メツセージ・コードの数を制限するため、ラ
ン・レングス・メツセージ・コードはモジユラー
構造を有している。従つてこれらランは、所定の
ブロツク長プラスラン・レングス剰余コードを超
えたとき及びブロツク長の整数倍でないときはブ
ロツク長倍数コードによつて表わされる。

本発明の更にその他の目的及び効果は、以下の
詳細な説明を付図と関連して読めば明らかとな
る。

本発明の種々の特徴を、一実施例を特定参照し
て以下詳細に説明するが、本発明をこの実施例に
限定する意図のものでないことは明白に理解すべ
きである。逆に、その目的はこの特許請求の範囲
によつて確定された本発明の精神及び範囲内に属
する全ての変更、置換及び同等物を包含すること
にある。

（実施例）さて、図を、特にここでは第１図を参照する
と、本発明によるラスタ走査形式のバイナリ映像
信号を圧縮するデジタル・データ圧縮器１２を含
む映像データ処理システム１１がある。図に示さ
れているように、映像データ処理システム１１は
ラスタ走査式映像システムであり、より具体的に
は、例えばデマンド・ベースで通信回線１５に接
続された送信端末装置１３及び受信端末装置１４
を有するデジタル・フアクシミリ・システムであ
る。代表的なものとして、通信回線１５は公衆交
換電話回線網によつて構成された有限帯域伝送路
である。

機能レベルで送信端末装置１３を説明すると、
ラスタ入力走査器１６があり、原記録（即ち、
“対象コピー”）の情報内容を対応する映像信号へ
変換する。アナログ・デジタル変換器１７は、内
部発生のクロツク・パルスに応答して所定の速度
で映像信号をサンプルし、これらのサンプルを量
子化することによつて、ラスタ形式を有する原バ
イナリ映像信号を得て、対象コピーの情報内容を
表わす。実際の例として、入力走査器１６の走査
ピツチ及びアナログ・デジタル変換器１７のサン
プリング速度は、垂直方向１センチメートル当り
37.8本の走査線に対し水平方向１センチメートル
当り80・３個の画素の解像度を達成するように選
択されるものとする。このような条件で、標準的
な3.35cm×4.33cm記録の走査は、走査線1056本に
対し、１走査線当り1728個の画素、換言すると総
計１ページ当り1824768個の画素を有するバイナ
リ映像信号を供給する。しかし代表的なものにお
いて、これら画素の大部分な冗長な情報を表わす
だけである。

従つて、冗長性を減少するため、バイナリ映像
信号はデジタル圧縮器１２によつて符号化され
て、速度整合のバツフア１８を介してデジタル・
モデム１９へ供給される、符号化され、データ圧
縮された映像信号を得る。任意のキヤリヤ信号
は、デジタルモデム１９において符号化された映
像信号に従つて変調され、通信回線１５を介して
受信端末装置１４へ伝送されるべき通過帯域信号
を供給する。明らかに、バツフア１８は送信端末
装置１３のアツプストリーム要素からモデム１９
を切り離すように備えられるので、通過帯域のデ
ータ伝送速度は、入力走査及びサンプリング速度
からある程度独立して選択可能である。

受信端末装置１４には、相補的なモデム２１が
あり、入力される通過帯域信号を復調することに
よつて、符号化された映像信号を再び得る。この
映像信号は次に任意の速度整合のバツフア２２を
介して原バイナリ映像信号を再組立てするのに必
要な復号を実行するデジタル・データ伸長器２３
へ供給される。次にラスタ出力走査器２４は、再
組立てした映像信号に応答して対象コピーの複写
即ち“フアクシミリ”を印刷する。

第２図に示すように、通常の手段に従い、入力
走査器１６は対象コピーを走査線から走査線へと
周期的に走査する。各走査サイクルが連続される
ことにより、入力走査器１６は一方向（例えば左
から右へ）へ対象コピーを横切つて最初能動的に
走査し、次に逆方向に受動的に戻り即ちフライバ
ツクして、次のサイクルに備える。このような型
式の入力及び出力走査器は、前述のゼロツクス
200テレコピア・フアクシミリ送受信機において
用いられ、ピーター・ジエー・メイソンほかに対
する1975年３月４日特許の米国特許第3869569
号、“フアクリミリ送受信装置”に開示されてい
る。従つて、この特許及び前述の商業的に得られ
る装置は、この場合、引例として挙げたものであ
る。しかし、結局のところ注目されるべきは、前
述の走査器がガルバノメータ型偏光機構の走査鏡
が光学的に配列されたレーザから成ることであ
る。従つて、走査器が走査モードで動作すると
き、走査鏡は周期的に振動して横長の走査開口を
横切つて前後に掃引し、またレーザーは走査鏡の
振動と同期して作動及び消光されて対象コピーを
照射するように光線を選択的に供給し、この間走
査鏡は走査開口を介して左右に掃引する。ただ
し、走査鏡が逆方向即ち右から左方向へフライバ
ツクする間は除く。

対象コピーは、走査開口の縦方向に増分的に進
められることによつて、走査鏡と協同し、ラスタ
走査パターンを生成するのに必要な直交動作を得
る。

第３図を参照するに、デジタル・データ圧縮器
１２は差分変調器３１及びトランケート式のラ
ン・レングス符号器３２を含み、これらは、制制
器３３によつて制御されて次の走査サイクルの能
動及び受動領域のそれぞれにおいて連続的な走査
線のバイナリ画素を蓄積し、符号化する。差分変
調器３１が周期的に作動し、また不作動になるよ
うに構成されているのは明らかである。つまり、
差分変調画素の走査線の符号化は規則的にインタ
ラプトされて、非変調の画素の少なくとも一走査
線の符号化をさせ、これによつて符号化誤りの走
査線間の伝播を限定する。一方、ラン・レングス
符号器３２は、差分変調及び非変調画素が“黒で
終結している白ラン”を符号化するモジユラー・
ラン・レングス・メツセージ・コード構造と、差
分変調及び非変調画素が未終結の白ランを表わす
のに差分、ラン・レングス独立、エンド・オブ・
メツセージのコードを用いることを特徴としたト
ランケート式のラン・レングス符号化処理とを備
えている。

この場合、“黒”及び“白”は、逆の論理レベ
ル（即ち“１”及び“０”）の差分変調画素と非
変調画素との間を区別するため、便宜的な用語と
して用いられる。しかし、これらの用語によつて
色を意味しようとする場合は、原画すなわち変調
されてない黒及び白画素がそれぞれ映像及び背景
を表わすことだけである。そのような限定された
相関でさえ差分変調画素の場合においては欠いて
いるが、それはそのような変調によつて、変調さ
れた画素の論理レベルに差の意味をもたせている
からである。

以上のことから特に、差分変調器３１は、隣接
した次の走査線対に対して空間的に対応する画素
の差分検出器４２へ並列に逐次供給する直列入
力／並列出力のシフト・レジスタ手段４１を備え
る。一走査線におけるこれら対のそれぞれの画素
は差分検出器４２の第１入力へ直接供給される。
しかし、都合の良いことに、デコード誤りが走査
線間を伝播するのを防ぐため、他の走査線の画素
は、自己リセツトするライン・カウンタ４４によ
つて周期的に減勢されるアンド・ゲート４３を介
して差分検出器４２の第２入力へゲートされる。
アンド・ゲート４３が付勢されると、差分検出器
４２は隣接した二つの走査線間のモジユロ２の差
（２つのバイナリ値の間の差）を表わすバイナリ
信号を発生する。逆に、アンド・ゲート４３が減
勢されると、差分検出器４２はゲートされなかつ
た即ち現在の走査線の原画素を非変調の形で通過
させる。

シフト・レジスタ手段４１について注目する
と、アナログ・デジタル変換器１７によつて供給
された原バイナリ画素は、書き込み及び読み出し
クロツク・パルスに応答し、シフト・レジスタ４
１を介してシリアルにシフトされることがわか
る。これらパルスは、各走査サイクルの能動及び
受動領域のそれぞれにおいて制御器３３によつて
シフトレジスタ手段４１の一以上のクロツク入力
へ供給されるものである。従つて、現在及び直前
の走査線における空間的に対応する平行な画素の
流れを供給するため、シフト・レジスタ手段４１
は直列に接続された3n段を備える。ただし
“ｎ”は走査線当りの画素に等しく、並列出力は
ｎ段及び3n段から取り出される。シフト・レジ
スタ手段４１に対する書き込みクロツク・パルス
はアナログ・デジタル変換器１７から得るのが好
ましいが、しかし制御器３３内で読み出しクロツ
ク・パルスを発生するように構成する。

単一の多段シフト・レジスタは前述した処理を
行なうように構成することができる。しかるに、
もしシフト・レジスタ手段４１が直列に接続され
た三つのライン長即ちｎ段のシフト・レジスタ４
５〜４７で形成されているものとして表わすとす
れば、画素の流れを追うのが多少とも容易とな
る。勿論、各走査動作の出力で、シフト・レジス
タ４５〜４７の全段は、例えば入力走査器１６か
ら出力された走査開始信号に応答してロー
（“０”）論理レベルにクリアされる。その後、最
初の走査線の原バイナリ画素は、最初の走査サイ
クルの能動領域で供給された書き込みクロツク・
パルスに応答して最初のシフト・レジスタ４５へ
直列にシフトされる。これら画素は、続いて最初
の走査サイクルの受動部及び第２の走査サイクル
の能動領域のそれぞれにおいて供給される読み出
しクロツク・パルス及び付加された書き込みクロ
ツク・パルスによつて、ｎ段の第２のシフト・レ
ジスタ４６を介してｎ段の第３のシフト・レジス
タ４７へシフトされる。更に、次の走査線の原バ
イナリ画素は、第２の走査サイクルの能動領域に
おいて供給される書き込みクロツク・パルスに応
答してｎ段の最初のシフト・レジスタ４５へ直列
的にロードされる。以後の走査サイクルにおいて
供給される画素は同じような経路に従う。従つ
て、現在および直前の走査線における空間的に対
応する原バイナリ画素が、最初の走査サイクルを
除き、各走査サイクルの受動領域において供給さ
れた読み出しクロツク・パルスに応答してシフ
ト・レジスタ４５及び４７の最終段からそれぞれ
並列に供給されることが理解されるであろう。最
初のサイクルは、その時点で前の走査線の画素が
存在しないという単純なことで例外とするもので
あり、これはこのサイクルを通してｎ段の第３の
シフト・レジスタ４７がロー（“０”）論理レベル
にあることを意味する。

この場合、“空間的に対応する”とは、異なつ
た走査線において同じ相対位置を占める画素に対
する便宜的な表現として用いたものであるという
ことを、ここで述べておくのは有用であろう。一
次元の映像信号では、空間的に対応する画素と
は、それぞれ別個の走査線において同じ数値位置
を占める画素をいう（例えば、第１番目の走査線
の第５番目の画素と、次に現われる走査線の第５
番目の画素とは空間的に対応する）。同様に、二
次元の対象コピーでは、空間的に対応する画素
は、対象コピー上で走査ピツチの方向に配列され
たスペースを置いて離れた画素で、これらの画素
すなわち領域はそれぞれの情報内容をもつてい
る。例えば、走査ピツチを対象コピーの垂直方向
に測れば、空間的に対応する画素は、対象コピー
の垂直方向に配列されたそれぞれの領域の情報内
容を表わしている。

走査線間の冗長性は、隣接する走査線に対して
空間的に対応するバイナリの画素間で統計的に相
当程度の重複をもたらすのが特徴である。従つ
て、白即ちロー（“０”）論理レベルの平均的なラ
ン・レングスを増加させるため、差分検出器４２
が備えられており、原バイナリ画素の一部走査線
を差分変調された画素の走査線へ変換をし、この
差分変調された画素は変換中の走査線及び直前の
走査線の空間的に対応するバイナリ画素間のモジ
ユーロ２の差を表わす。平均的なラン・レングス
が増加すると、ラン・レングス符号化形式におけ
る所定情報量を伝達するのに必要とされるビツト
数を減少させる傾向がある。換言すればデータ圧
縮の増加を達成する可能性を与えるものであるこ
とが理解されよう。それにもかかわらず、一走査
線の画素をデコードするときに生じた誤りは、次
の差分変調された走査線の全て及び伝播となる危
険が付随する。これは、バイナリの映像信号の再
生が相補的な差分復調処理に基づくことから来て
いる。即ち、復調されている走査線の差分変調画
素を、直前の走査線において再生された空間的に
対応する原バイナリ画素とモジユーロ２の加算に
より復調処理される。

このような理由から、データ圧縮の最大化と、
デコード誤りの走査線間伝播の制限という競合す
る二つの目標においてバランスがとられる。この
ため、差分検出器４２の一つの入力はシフト・レ
ジスタ４５の出力即ち最終段に接続されて、直接
いわゆる現在の走査線としての原バイナリ画素を
受け入れる。一方、前の走査線での原バイナリ画
素は、シフト・レジスタ４７の出力即ち最終段か
らアンド・ゲート４３を介して差分検出器４２の
他の入力へゲートされる。アンド・ゲート４３
は、前述したように、ライン・カウンタ４４によ
つて周期的に不作動にされる。このゲート機能を
実行するために、アンド・ゲート４３は、シフ
ト・レジスタ４７の出力に接続された一の入力
と、ライン・カウンタ４４の出力に接続された他
の入力と、差分検出器４２の第２の入力に接続さ
れた出力とを有する。

差分変調器３１の機能を顧みると、差分検出器
４２は、アンド・ゲート４３及びシフト・レジス
タ４５から入力される。入力信号間におけるモジ
ユーロ２の差を表わすバイナリ出力信号を発生す
ることが理解される。現在走査線の原バイナリ画
素は、各走査サイクルの受動領域においてシフ
ト・レジスタ４５から直列的にシフト・アウトさ
れる。しかしアンド・ゲート４３は最初の走査サ
イクルを中を通してシフト・レジスタ４７によつ
て供給されるロー（“０”）論理レベルによつて減
勢される。従つて、最初の走査線の原バイナリ画
素は最初のサイクルの受動領域において検出器４
２の出力で再生される。逆に、第４図に示すよう
に、現在の走査線ａ及び直前の走査線ｂの空間的
に対応する画素は、次の各走査サイクルの受動領
域においてシフト・レジスタ４５及び４７のそれ
ぞれから並列に供給される。従つて、差分検出器
４２は、アンド・ゲート４３がライン・カウンタ
４４によつて減勢されない限り、応答してデルタ
変調された画素の走査線ｃを発生する。

想起されるように、ライン・カウンタ４４はア
ンド・ゲート４３を減勢してデコード誤りが走査
線間を伝播するのを限定する。このため、ライ
ン・カウンタ４４は、多段リング・カウンタ４８
を適切に構成し、その最終段がインバータ４９を
介してアンド・ゲート４３の入力へ接続されてい
る。代表的にいうと、リングカウンタ４８は、走
査信号の前述の開始に応答して各走査動作の最初
でリセツト即ちクリアされ、その後、例えば各走
査サイクルの能動領域の終りで入力走査器１６に
よつて供給された走査線終了信号に応答して各走
査線で１回増加される。この時、線走査速度でリ
ング・カウンタ４８の段から段へと進み、循環す
るハイ（“１”）論理レベルパルスがあり、これに
よつて所定数の各走査サイクルから１サイクルの
間アンド・ゲート４３を減勢するロー（“０”）論
理レベル信号をインバータ４９から供給させる。
その結果、差分検出器４２は、シフト・レジスタ
４７からのいわゆる前の走査線の画素を受け入れ
るのを周期的に禁止される。従つて、実際の場
合、差分検出器４２は、変調モードと非変調モー
ドの動作の間で周期的に切換えられて、差分変調
された画素に続いて原画素即ち非変調画素による
所定数の走査線シークエンスを繰り返して発生さ
せる。明らかなように、非変調画素が他の走査線
の画素を繰返すことなく再生されるので、デコー
ド誤りは非変調画素の走査線を介して伝播するこ
とはない。例えば、リング・カウンタ４８が５段
から成るとき、原バイナリ画素の一走査線は、５
走査サイクル毎の受動領域において差分変調器４
２によつて再び発生される。これによつて、デコ
ード誤りが走査線間を伝播するのを高々５走査線
に限定する。それでも、画素の大体80パーセント
の差分変調はできる。その理由は、５段のリン
グ・カウンタ４８を用いると差分変調器４２に５
本の走査線毎に１本の原画素走査線を再発生させ
るので、５本の走査線のうち４本の走査線（即
ち、80パーセント）が符号化される前に差分変調
されるからである。５本目の走査線は、デコード
誤りの伝播を制限するために原画素からなる。

差分変調器３１によつて供給されるデルタ変調
及び非変調画素を圧縮するため、ラン・レングス
符号器３２は、バイナリ・ラン・レングス・カウ
ンタ５２及びバイナリ画素カウンタ５３を含む手
段によつて選択的にアドレスされるメモリ手段５
１を構成して、直列的に(a)黒で終結している白ラ
ンを対応するラン・レングス・メツセージコード
へ変換し、(b)未終結の白ランを対応するエンド・
オブ・ライン・メツセージ・コードへ変換し、そ
して(c)未終結の黒画素を所定の論理レベルで個々
のメツセージ・ビツトへ変換する。黒で終結して
いる白ラン及び未終結の黒画素を処理している間
では差分変調画素と非変調画素との間を区別する
必要はない。しかし、画素が差分変調されている
のかどうかについての適当な走査線毎の表示は差
分変調及び非変調画素を符号化する別のエンド・
オブ・ライン・メツセージ・コードを用いること
によつて単純に得られる。

ラン・レングス・メツセージ・コード、エン
ド・オブ・ライン・メツセージ・コード及び個々
のメツセージ・ビツトは、互に排他的であるた
め、ラン・レングス符号器３２によつて直列映像
データ列に編成された後であつても、その間の境
界が自ずと識別されるものが望ましい。このた
め、第４図に示すように、各ラン・レングスメツ
セージ・コード及びエンド・オブ・ライン・メツ
セージ・コードは、メツセージ・ビツトと逆の論
理レベルにある先頭ビツト及び前行するその他の
全てのコードと異なる固有ビツト・シークエンス
を有するように選択される。勿論、これらの指針
は、いわゆるツリー（tree）・コード即ち可変長
（即ちビツト・カウンタ）ラン・レングス・メツ
セージ・コードの使用と両立する。従つて、可変
長ラン・レングス・メツセージ・コードの利点を
生かす基本的なハフマン則により、与えられたラ
ン・レングスに割り付けられるコードは、より低
い確率のラン・レングスに割り付けられるコード
より長いことがあつてはならないということを想
起すべきである。

黒で終結している白ラン及び未終結の黒画素
は、一般的に少なくとも一以上の画素が黒で終結
するシークエンスであるものとして分類すること
ができる。この観点に立てば、ラン・レングス・
カウンタ５２は固定長のバイナリ・カウントを直
列的に発生し、このカウントは、差分変調器３１
の出力に現われる差分変調又は非変調画素が黒で
終る連続的な一シークエンス内での画素数を数字
的に表わす。これら各カウントのビツトはゲート
５５及びアドレス・バス５６を介してメモリ手段
５１へ並列に供給される。これによつて、直列的
にアドレス・コードを供給し、メモリ手段５１か
らラン・レングス・メツセージ・コード並びに黒
で終結している白ラン及び未終結の黒画素をそれ
ぞれ読み出す。１走査線当り1728個の画素がある
と再び仮定すると、12ビツトのバイナリ・カウン
タはアドレス・コードとして適切な構成にある。
次に述べることから良く理解されると思うが、第
12ビツトはこの場合、含まれたとしても、1728以
下までのカウントを個々に確定するのは11ビツト
で十分であるので、単にメモリ手段５１のアドレ
ス・インターフエースを単純にするだけである。
即ち、11ビツト・バイナリでの1728は110 1100
0000に等しく、また12ビツト・バイナリでは0110
1100 0000に等しい。差分変調器３１の出力に現
われる黒で結しているランの差分変調及び非変調
画素を対応するバイナリカウント式のアドレス・
コードへ変換するため、バイナリ・ラン・レング
ス・カウンタ５２は、例えば入力走査線１６から
供給される前述の走査線終了信号に応答して各走
査サイクルの能動領域の終りでリセツト即ちクリ
アされ、また制御器３３から供給される読み出し
クロツク・パルスに応答して各走査サイクルの受
動領域で増加される。更に黒レベル検出器５７
は、読み出しクロツク・パルスに応答して差分検
出器４２から供給される画素の論理レベルを監視
する。これによつて、黒（即ち、ハイ（“１”）論
理レベル）の差分変調又は非変調画素が差分検出
器４２の出力で検出されたときは、常に制御器３
３が逐次ゲート５５を付勢し、次いでバイナリ・
ラン・レングス・カウンタ５２をリセツトさせる
非同期の制御信号を供給する。

従つて、バイナリ・ラン・レングス・カウンタ
５２が次々にバイナリ・カウントを発生し、ま
た、各走査線の最初の画素についての差分検出器
４２の出力が現われるときばかりでなく、各黒画
素に次いで最初の画素が現われるときにも新しい
カウントが発生する。読み出しクロツク・パルス
は、差分検出器４２から供給される各白（ロー
（“０”）論理レベル）及び各黒（ハイ（“１”）論
理レベル）の差分変調又は非変調画素に対してバ
イナリ・ラン・レングス・カウンタ５２で積算さ
れるカウントを一つだけ増加させる。通常、ゲー
ト５５は閉となることによつて、メモリ手段５１
からバイナリ・ラン・レングス・カウンタ５２を
切り離す。しかし、黒レベル検出器５７が差分検
出器４２の出力に黒の変調又非変調画素の存在を
検出したときは、制御器３３はゲート５５を開又
は閉にするので、その時点でバイナリ・ラン・レ
ングス・カウンタ５２で積算されるカウントを指
定するビツトは、アドレス・バス５６を通して並
列に導かれてメモリ手段５１をアドレスする。そ
の後、制御器３３は次の読み出しクロツク・パル
スを供給する前にバイナリ・ラン・レングス・カ
ウンタ５２をリセツトし、これにより新らしい画
素が差分検出器４２から供給されると、新規のカ
ウントを始める。次の読み出しクロツク・パルス
間の通常期間でメモリ手段５１を逐次アドレス
し、次いでバイナリ・ラン・レングス・カウンタ
５２をリセツトするのに十分な時間とならなかつ
た場合に備え、制御器３３内で差分検出器４２の
出力に黒画素が現われるまで次の読み出しクロツ
ク・パルスを遅延させてるようにしてもよいのは
明らかである。

同様に、差分変調器３１の出力に現われる白
（ロー（“０”）論理レベル）画素の未終結のラン
を適当なアドレス・コードへ変換し、メモリ手段
５１から予め割り付けられているエンド・オブ・
ライン・メツセージ・コードを読み出すとき、バ
イナリ画素カウンタ５３は、例えば入力走査器１
６から供給される走査線終了信号に応答して各走
査サイクルの能動領域の終りでクリア即ちリセツ
トされ、また制御器３３から供給される読み出し
クロツク・パルスに応答して各走査サイクルの受
動領域において増加される。更にバイナリ画素カ
ウンタ５３の出力とアドレスバス５６の出力の間
に接続されたゲート５８は、通常開ににされてお
り、未終結の白ランが検出されるまでメモリ手段
５１からバイナリ画素カウンタ５３を切り離す。
しかし、各走査線は一以上の白の画素で終るとい
う仮定に基づき予測的に検出動作をしている。特
に、終結の白ランの検出動作をするため、復号器
５９がある。復号器５９は、カウンタ５３の出力
とゲート５８の制御入力との間に接続されてお
り、バイナリ画素カウンタ５３が各走査線に割り
当てられた画素数に等しい所定のバイナリ・カウ
ントを積算したときは常に、ゲート５８を閉とす
る。例えば、走査線当り1728画素があるとき、復
号器５９は選択されてバイナリ画素カウンタ５３
の1101100 0000のカウントに等しいバイナリに応
答してゲート５８を閉にする。

差分変調又は非変調画素の未終結の白ランは、
別のエンド・オブ・ライン・メツセージ・コード
によつて好適に表わされるのが想起される。従つ
て、これら両者を区別するアドレス・コードを得
るのに、バイナリ画素カウンタ５３から供給され
るビツトは、変調又は非変調画素が別の差分変調
器３１から供給されたときの論理レベルを有する
付加ビツトによつて補充される。図示されている
ように、付加的な即ち補充的ビツトは、ライン・
カウンタ４４の出力から取り出されるのが好まし
く、また代表的には、バイナリ画素カウンタ５３
によつて積算されるバイナリ・カウントを指定す
るビツトと並列にゲート５８の入力で編成され
る。バイナリ・画素カウンタ５３の11ビツトのバ
イナリ・カウントは走査線当り1728個の画素に予
測割り当てされたと同等のバイナリを表現するの
に十分である。従つて、付加ビツトは12ビツトの
アドレス・コードを形成するように付加すること
ができ、アドレス・バス５６の12ビツト容量を超
えることはない。

メモリ手段５１の構成を以下述べると、付加ビ
ツトは、エンド・オブ・ライン・アドレス・コー
ドの最上位ビツト位置の一つを占めるのが好まし
いが、このことは、差分変調又は非変調画素の走
査線全体で構成される黒で終結している画素シー
ケンスを表わすアドレス・コード（0110 1100
0000）と潜在的な抵触があることを意味する。従
つて、この抵触を避けるため、ゲート５８とアド
レス・バス５６との間に接続された組め込みの遅
延を持つコード・変換器６０があり、エンド・オ
ブ・ライン・アドレス・コードを抵触しないビツ
ト・シーケンス（即ち0110 1110 0000及び01111
1100 0000）に変換し、そしてエンド・オブ・ラ
イン・アドレス・コードの供給をラン・レング
ス・アドレス・コードを優先的に処理させるのに
十分な期間遅延させる。上述のように、完全な１
走査線の1728個の画素までのラン・レングスを表
わすのに11ビツトが必要であり、付加ビツトは、
いずれかの符号化されたランが非変調の画素のラ
ンであるか差分変調された画素のランであるかを
示すのに用いられ、これによりデコーダが元のデ
ータを再構成できるようにしている。既に述べた
ように、この付加ビツトに続いて11ビツト長のラ
ン・レングス・コードがあり、従つて、カウンタ
５３からのエンド・オブ・ライン・メツセージ・
コード（例えば、1728のカウントのバイナリ表
示）とラン・レングス・カウンタ５２からの完全
な走査線長の黒で終結する白ランコード（例え
ば、これも1728のバイナリ値をもつ）とを区別す
る必要がある。この目的のために、コード・変換
器６０は、カウンタ５３のバイナリ出力カウント
を1728を超える値をもつバイナリ数（即ち、「抵
触しないビツト・シーケンス」となるが、それ
は、ラン・レングス・カウンタ５２は1728のカウ
ントに達するといつでもリセツトされるからであ
る）に変換し、これにより潜在的な抵触を除去し
ている。

メモリ手段５１を参照すると、固定長のデー
タ・バイト即ちワードから可変長のデータを抽出
するように構成されていることが注目される。こ
の特徴は通常ワード志向型のメモリへ可変長デー
タを記憶すること及びこのメモリからこのような
データを抽出することに適用可能であるため、特
定の適用について説明するだけで、広い概念を開
示していることになる。ここでは勿論、特別に注
目される利用として、圧縮された映像信号が形成
されるランレングス・メツセージ・コードの記憶
と再生、個別メツセージ・ビツト及びエンド・オ
ブライン・メツセージ・コードが含まれる。

この利用に注目すると、固定長の制御ワードの
制御によつて固定長のデータ・ワードから圧縮さ
れた映像信号用のラン・レングス・メツセージ・
コード、個別メツセージ・ビツト及びエンド・オ
ブ・ライン・メツセージ・コードを抽出するスト
リツパ回路６１があるのがわかる。データ・ワー
ド及び制御ワードは、黒で終結している画素シー
ケンス及び未終結の白ランに応答して発生される
アドレス・コードによつて第１及び第２のワード
志向型のメモリ・バンク６２，６３及び６４，６
５からそれぞれ読み出される。従つて、ストリツ
パ回路６１はこのような各シーケンス及びランが
予め定められたデータ・ワード及び制御ワードを
備えている。データ・ワードは特定の黒で終結し
ている画素シーケンスまたは未終結の白ランを表
わすメツセージ・コード即ちビツトを含み、制御
ワードはデーク・ワードで関連ビツトが非関連ビ
ツトの間を判別することによつて、ストリツパ回
路６１がデータ・ワードからメツセージ・コード
即ちビツトを抽出することができる。

特に、ラン・レングス・メツセージ・コード、
個別メツセージ・ビツト及びエンド・オブ・ライ
ン・メツセージ・コードは個々のデータ・ワード
に含まれる。図示のように、一組の読み出し専用
メモリ（ROM）のメモリ・バンク６２及び６３
があり、別の所定アドレス即ちメモリ位置にこれ
らデータを記憶する。データ・ワード長は少なく
とも最長のメツセージ・コードが選択され、各デ
ータ・ワードは、任意ビツト（即ち、メツセー
ジ・コード即ちメツセージ・ビツト）が選択され
たワード長を単に得るために含まれる任意のフイ
ラ・ビツト（即ちロー（“０”）論理レベルのビツ
ト）を先行するように編成される。その上、デー
タ・ワードのメモリ位置がアドレス・コードに基
づいて選択されるため、任意のメツセージ・コー
ド即ち与えられた黒で終結している画素シーケン
スまたは末終結の白ランのメツセージ・ビツトを
含むデータ・ワードは、特定のシーケンス即ちラ
ンの結果として発生されたアドレス・コードに応
答してメモリ・バンク６２，６３を選択的に読み
出す。

データ・ワードの関連ビツト及びフイラ・ビツ
ト間の区別をするため、データ・ワードと同数の
制御ワードがある。即ち、制御ワードは、ストリ
ツパ回路６１がデータ・ワードの関連ビツトを関
連のないフイラ・ビツトから分離できるようにす
る。フイラ・ビツトはデータ・ワードを一定のビ
ツト長にするためにデータ・ワードに付加される
ものである。各データ・ワードは制御ワードと特
別に対応しており、従つて、制御ワードの数はデ
ータ・ワードの数に等しい。各制御ワードが共通
のアドレス・コードを共有することによつてデー
タ・ワードのそれぞれ一つと対応されるように選
択された他の組のメモリ・バンク６４及び６５内
のアドレス即ちメモリ位置に記憶される。従つ
て、各制御ワードは、その対応するデータ・ワー
ドにおける関連ビツト及び非関連ビツト間を区別
する働きをする。例えば、このような区別が実行
され得る一方法は、対応したデータ・ワードの関
連ビツト及び非関連ビツトの対応する位置で、そ
れぞれハイ（“１”）及びロー（“０”）論理レベル
を有する各制御ワードを選択することである。

動作において、黒で終結している画素シーケン
ス及び未終結の白ランに応答して発生されたアド
レス・コードは、並列に第１及び第２のメモリ・
バンク６２，６３及び６４，６５のそれぞれに逐
次供給され、これにより次の組の対応するデー
タ・ワード及び制御ワードは、並列に逐次読み出
され、また並列にストリツパ回路６１に供給され
る。次いで、ストリツパ回路６１は制御ワードに
従い、データ・ワードからラン・レングス・メツ
セージ・コード、個別メツセージ・ビツト及びエ
ンド・オブ・ライン・メツセージ・コードを抽出
する。これにより圧縮された映像信号を直列的に
構成する。この機能を実行するときは、ストリツ
パ回路６１は、ゲート制御型の並列入力／直列出
力シフト・レジスタ又はれと同等のもの（図示な
し）から適当に構成され、制御ワードの制御によ
つて選択的に付勢及び減勢されるゲート（図示な
し）を介し、制御器３３から出力される読み出し
クロツク・パルスに応答してデータ・ワードの関
連ビツトを直列的にシフト・アウトする。

メモリ・バンク６２，６３及び６４，６５に必
要とされるメモリ容量を確保するため、ブロツク
長倍数プラスラン・レングス剰余コード形式がデ
ルタ変調及び非変調画素における黒で終結してい
る白ランを符号化するのに用いられる。この形式
の特長は第４図に示すようなものである。即ち、
所定のブロツク長を超える黒で終結している白ラ
ンは、ランがブロツク長の整数倍でなかつたと
き、ブロツク長倍数コードｄプラスラン・レン
グス余りコードｅによつて表わされる。換言すれ
ば、ブロツク長倍数プラスラン・レングス余り
コード形式は、予測される黒で終結している白ラ
ン・レングスのそれぞれに対し、個別的なデー
タ・ワード及び制御ワードを持たせる必要がない
ようにする。

ブロツク長倍数プラスラン・レングス余りコー
ド形式に従い、黒で終端の白ランの符号化を行な
うため、アドレス・バス５６は分割され、基本的
12ビツト・アドレス・コードの上位ビツトをメモ
リ・バンク６２及び６４に導く第１分岐５６ａ
と、アドレス・コードの下位ビツトを導く第２分
岐５６ｂとなる。ブロツク長倍数コードのデー
タ・ワード及び制御ワードは、前述のようにそれ
ぞれメモリ・バンク６２及び６４内に記憶され、
かつ読み出される。同じように、メモリ・バンク
６３及び６５は、ラン・レングス余りコードに対
し、それぞれデータ・ワード及び制御ワードを供
給するのに用いられる。ブロツク長倍数及びラ
ン・レングス余りコードのシーケンスは、これら
コードのうちの一方に対し、データ・ワード及び
制御ワードの読み出しを遅延させることで達成さ
れる。例えば、こゝでラン・レングス余りコード
に対するデータ・ワード及び制御ワードの読み出
しを遅延させる手段（６６及６７で図示）を備え
ることによつて、ストリツパ回路６１は、ラン・
レングス余りコードｅに着手する前に必要とされ
るブロツク長倍数コードｄをまず抽出する。

実施例で示した実際のブロツク長は32画素長で
ある。この実施例では、各12ビツト・アドレス・
コードの最上位７ビツトは並列にメモリ・バンク
６２及び６４に供給され、32の整数倍（即ち、バ
イナリ桁の値32、64、128、256、512及び1024の
１以上の和）のブロツク長倍数を駆動する。各ア
ドレス・コードの残り即ち最下位５ビツトは並列
にメモリ・バンク６３及び６５に供給され、ラ
ン・レングス余りコードを駆動する。この実施例
の最後に付言することは、未終結の白ランに応答
して得られたアドレス・コードによつて、デー
タ・ワード及び制御ワードを記憶するためにそれ
ぞれメモリ・バンク６２及び６４が使用されるこ
とになり、これらのデータ・ワード及び制御ワー
ドからエンド・オブ・ライン・メツセージ・コー
ドが得られることである。同様に、未終結の黒画
素に応答して発生される特定のアドレス・コード
は、個々のメツセージ・ビツトのためのデータ・
ワード及び制御ワードがそれぞれメモリ・バンク
６３及び６５内に記憶されることを命じている。

結輪本発明はトランケート式のラン・レング
ス符号化についてモジユラ可変長コード形を特定
して述べた。

【図面の簡単な説明】

第１図は本発明によるデータ圧縮装置を相当効
果的に用い得るデジタル・フアクシミリ・システ
ムの機能的なブロツク図、第２図は第１図に示し
たシステムの代表的なラスタ入力走査器の基本的
なタイミング図、第３図は本発明に従つて構成さ
れたデジタル圧縮器の更に詳細な機能的ブロツク
図、第４図は第３図に示した符号器の動作を示す
簡単な符号化の図である。１１……映像データ処理システム、１２……デ
ジタル・データ圧縮器、１３……送信端末装置、
１４……受信端未装置、１５……通信回線、１６
……入力走査器、１７……アナログ・デジタル変
換器、１８，２２……バアフア、１９，２１……
デジタル・モデム、２３……デジタル・伸長器、
２４……ラスタ出力走査器、３１……差分変調
器、３２……ラン・レングス符号器、３３……制
御器、４２……差分検出器、４１……シフト・レ
ジスタ手段、４３……アンド・ゲート、４４……
ライン・カウンタ、４５，４６，４７……シフ
ト・レジスタ、４８……リング・カウンタ、４９
……インバータ、５１……メモリ手段、５２……
バイナリ・ラン・レングス・カウンタ、５３……
バイナリ・画素カウンタ、５５，５８……ゲー
ト、５６……アドレス・バス、５７……黒レベル
検出器、５９……復号器、６０……コード変換
器、６１……ストリツパ回路、６２，６３，６
４，６５……メモリ・バンク、６６，６７……遅
延。

Claims

【特許請求の範囲】１複数の連続する走査線の各々に対して所定数
の直列な画素を有し、かつ相反する論理レベルの
白および黒画素を含むバイナリ映像信号を圧縮す
る方法において、前記方法は、前記複数の走査線のいくつかの走査線の画素を
差分変調された形式に変換し、前記複数の走査線のうちの差分変調されない他
の走査線の画素を非変調形式に保持し、対応するラン・レングスに従うカウントを得る
ように次に黒で終結している走査線内の画素シー
ケンスに含まれる画素をカウントし、ブロツク長倍数プラスラン・レングス余りコー
ド形式に従い、前記黒で終結している画素シーケ
ンスを表わすように対応するブロツク長倍数コー
ド、ラン・レングス余りコード及び個別メツセー
ジ・ビツトへ前記ラン・レングスに従うカウント
を変換し、走査線内のランする画素のカウントを得るよう
に前記複数の走査線のうちの連続する走査線の画
素をカウントし、走査線の変調画素及び非変調画素に関する画素
のカウントがそれぞれ前記所定数に達したときは
常に、一つのエンド・オブ・ライン・メツセー
ジ・コード及び他のエンド・オブ・ライン・メツ
セージ・コードを供給し、前記ブロツク長倍数コード、前記ラン・レング
ス余りコード、前記個別メツセージ・ビツト及び
前記エンド・オブ・ライン・メツセージ・コード
を直列のデータ・ストリームへ編集するステツプ
から構成されることを特徴とするデータ圧縮方
法。２相反する論理レベルにある白及び黒画素をも
つ連続する複数の走査線の各々に対して所定数の
直列画素を有する形式のバイナリ信号を圧縮する
データ圧縮装置において、前記データ圧縮装置
は、前記複数の走査線のいくつかの走査線の画素を
変調画素に変換し、かつ前記変調画素は変換され
る画素と、隣接する一つの走査線の空間的に対応
する画素との間のモジユーロ２の差分を表わす差
分変調手段と、前記差分変調手段を周期的に不作動させるため
の制御信号を供給し、これにより前記変調手段が
前記複数の走査線のうちの変調されない他の走査
線に対して非変調画素を与えるライン・カウンタ
手段と、異なる所定のアドレスに複数のブロツク長倍数
コード、複数のラン・レングス余りコード、異な
つた二つのエンド・オブ・ライン・メツセージ・
コード及び個別メツセージ・ビツトを記憶するメ
モリ手段と、前記変調手段と前記メモリ手段の間に結合さ
れ、前記ブロツク長倍数コード、ラン・レングス
余りコード及び個別メツセージ・ビツトのうちの
各々の黒画素で終結している走査線内の画素シー
ケンスを表わす適当なものを前記メモリ手段から
読み出すため、前記シーケンスに応答して前記メ
モリ手段にラン・レングスに従つたアドレス・コ
ードを供給するためのラン・レングス符号化手段
と、前記複数の走査線を相互に区別する所定の信号
を供給するため前記画素をカウントする手段と、前記画素カウンタ手段と前記ラインカウンタ手
段とに接続され前記走査線の変調及び非変調画素
のそれぞれの終りで前記メモリ手段から前記エン
ド・オブ・ライン・メツセージ・コードのそれぞ
れを選択的に読み出すようにアドレス・コードを
供給するための手段と、から構成されたことを特徴とするデータ圧縮装
置。３特許請求の範囲第２項記載のデータ圧縮装置
において、前記アドレス・コードの各々は所定数
のビツトから構成され、一部の前記ビツトは前記メモリ手段から前記ブ
ロツク長倍数メツセージ・コード及び前記エン
ド・オブ・ライン・メツセージ・コードを選択的
に読み出すのに用いられ、かつ、他の前記ビツト
は前記ラン・レングス余りメツセージ・コード及
び個別メツセージ・ビツトを前記メモリ手段から
選択的に読み出すのに用いられることを特徴とす
るデータ圧縮装置。４特許請求の範囲第２項記載のデータ圧縮装置
において、前記ブロツク長倍数メツセージ・コー
ド、ラン・レングス余りメツセージ・コード、エ
ンド・オブ・ライン・メツセージ・コード及び個
別メツセージ・ビツトは可変長であり、また個別
の固定長データ・ワード内に前記メモリ手段に記
憶され、かつデータストリツプ手段は前記アドレ
ス・コードに応答して前記メモリ手段から選択的
に読み出されたデータ・ワードから前記メツセー
ジ・コード及び前記メツセージ・ビツトを抽出す
るために前記メモリ手段に接続されていることを
特徴とするデータ圧縮装置。５特許請求の範囲第４項記載のデータ圧縮装置
において、前記アドレス・コードは累進的に増加
するバイナリ桁の値の所定数ビツトからそれぞれ
構成され、前記ブロツク長倍数コードは所定のバ
イナリ累乗の整数倍を表わし、また前記ブロツク
長倍数コードを含むデータ・ワードは所定の前記
累乗より等しくかつ大きい位の値のものである前
記アドレス・コードのビツトによつてアクセスさ
れるように選択されたアドレスで前記メモリ手段
に記憶され、かつ前記ラン・レングス余りコード
は前記バイナリ累乗の分数倍を表わし、また前記
ラン・レングス余りコードを含むデータ・ワード
は前記累乗よりも小さな位の値のものである前記
アドレス・コードのビツトによつてアクセスされ
るように選択されたアドレスで前記メモリ手段に
記憶されることを特徴とするデータ圧縮装置。６特許請求の範囲第２項記載のデータ圧縮装置
において、前記差分変調手段は、前記画素を直列
的に累算する直列入力並列出力多段シフト・レジ
スタ手段と、前記シフト・レジスタ手段に接続さ
れて並列に前記シフト・レジスタ手段から次に隣
接する走査線対の空間的に対応する画素をシフト
するように読み出しクロツク・パルスを供給する
クロツク手段と、一対のバイナリ入力信号の間の
モジユーロ２の差を表わしたバイナリ出力信号を
発生する差分検出手段と、前記差分検出手段の第
１の入力に対し前記走査線対のそれぞれの一つの
画素を供給する回路手段と、前記差分検出手段の
第２の入力に対し前記走査線対の他の一部の画素
をゲートするゲート手段と、前記ライン・カウン
タ手段と前記ゲート手段の制御入力の間に接続さ
れ、前記差分検出手段により変調画素の走査線を
供給するために付勢し、かつ非変調画素の走査線
を供給するために減勢するように前記制御信号に
応答し、前記ゲート手段を選択的に付勢及び減勢
する手段と、を含むことを特徴とするデータ圧縮
装置。７特許請求の範囲第６項記載のデータ圧縮装置
において、前記ラン・レングス符号化器はバイナ
リ・カウントを累算するラン・レングス・カウン
タと、前記ラン・レングス・カウンタと前記メモ
リ手段との間に接続された通常開放のゲート手段
と、前記ラン・レングス・カウンタ手段に接続さ
れて前記走査線の各々に備えて前記ラン・レング
ス・カウンタをクリアするリセツト手段と、前記
シフト・レジスタ手段からシフト・アウトされた
各画素対に対して前記カウントを一つだけ増加さ
せるために前記クロツク手段を前記ラン・レング
ス・カウンタ手段に接続する手段と、前記差分検出手段に接続されて前記差分検出手
段によつて供給された各黒変調画素及び各黒非変
調画素に応答して他の制御信号を供給する黒レベ
ル検出手段と、前記レベル検出手段、通常開放の前記ゲート手
段及び前記ラン・レングス・カウンタ手段に接続
されて前記メモリ手段をアドレスするように通常
開放の前記ゲート手段を非同期的かつ逐次的に閉
成し、次いで他の黒で終端の走査線内画素シーケ
ンスに備えて前記ラン・レングス・カウンタをク
リアすることによつて他の前記制御信号に応答す
る制御手段とを含むことを特徴とするデータ圧縮
装置。８特許請求の範囲第７項記載のデータ圧縮装置
において、前記画素カウント手段は他のバイナリ・カウントを累算する画素カウン
タと、前記画素カウンタに接続されて同期的にク
リアするリセツト手段と、走査線内のランする画
素を表わす他の前記カウントに従つて前記読み出
しクロツク・パルスに応答し、前記画素カウンタ
を増加させる手段とから構成され、また前記エン
ド・オブ・ライン・メツセージ・コードを読み出
すようにアドレス・コードを読み出す前記手段は
前記画素カウンタと前記メモリ手段との間に接続
された通常開放の他のゲート手段と、前記ライ
ン・カウンタ手段と他の前記ゲート手段との間に
接続されて前記制御信号でもつて前記画素カウン
トを増加する手段と、前記画素カウンタ手段と他
の前記ゲート手段との間に接続されて前記画素カ
ウントが所定数の前記画素に達したときは常に前
記メモリ手段をアドレスするように前記ゲート手
段を閉成させるデコード手段とから構成されるこ
とを特徴とするデータ圧縮装置。９特許請求の範囲第２項記載のデータ圧縮装置
において、画素のランを符号化する前記ラン・レ
ングス符号化手段は、前記ランが前記ブロツク長
の整数倍にないとき、所定のブロツク長に少なく
とも等しいランをブロツク長倍数コードプラス・
ラン・レングス余りコードで表わし、またこれよ
り短いランをラン・レングス余りコードのみで表
わすようにブロツク・レングス倍数プラス・ラ
ン・レングス余りコード形式に従つて与えられた
パターンに適合するものであることを特徴とする
データ圧縮装置。１０特許請求の範囲第９項記載のデータ圧縮装
置において、前記バイナリ映像信号は複数の連続
する各走査線に対して所定数の画素を含みかつ与
えられた前記パターンは走査線間の一以上の白画
素列で単一の黒画素を従えた黒で終端の白ランで
あることを特徴とするデータ圧縮装置。１１特許請求の範囲第９項記載のデータ圧縮装
置において、前記ラスタ走査手段は周期的に作動
して前記対象コピーを一方向へ能動的に走査し、
次いで逆方向に受動的にフライバツクをすると共
に更に、前記走査手段が前記一方向に走査すると
き発生された画素を直列的に蓄積しかつ前記走査
手段が逆方向にフライバツクをするとき前記画素
を前記符号化手段に供給するシフト・レジスタ手
段を含むことを特徴とするデータ圧縮装置。１２特許請求の範囲第２項記載のデータ圧縮装
置において、前記メモリ手段は複数の固定長のデ
ータ・ワード及び同数の固定長の制御ワードを前
記データ・ワードのそれぞれ一つと各制御ワード
とが連合するように選択されたアドレスにそれぞ
れ記憶する第１及び第２の並列メモリ・バンク
と、任意の一データ・ビツト及び前記固定長を得
るのに必要とされる付加的なフイラービツトを含
む前記各データ・ワード及びデータから当該のデ
ータ・ワードのフイラービツトを識別するように
選択された前記各制御ワードと、前記メモリ手段
に接続されて前記データ・ワードの選択された一
つ及び当該制御ワードを前記第１及び第２のメモ
リ・バンクからそれぞれ平行して直列に読み出す
ように第１及び第２の前記メモリ・バンクを平行
して直列的にアドレスするアドレス手段と、前記
メモリ手段に接続されて選択された前記データ・
ワードと関連した制御ワードに応答して選択され
た前記データ・ワードから関連のデータ・ビツト
を抽出する出力手段と、を有するワード志向型メ
モリ手段であることを特徴とするデータ圧縮装
置。１３特許請求の範囲第１２項記載のデータ圧縮
装置において、前記データ・ワードはフイラービ
ツトに先行する関連のデータ・ビツトを有するよ
うに構成されていることを特徴とするデータ圧縮
装置。１４特許請求の範囲第１３項記載のデータ圧縮
装置において、前記データ・ワード及び前記制御
ワードは等しい長さであることを特徴とするデー
タ圧縮装置。１５特許請求の範囲第１３項記載のデータ圧縮
装置において、前記データ・ワードの少なくとも
特定のデータ・ビツトはラン・レングス・メツセ
ージ・コードを画定し、かつ前記アドレス手段は
選択された一つの任意の前記データ・ワード及び
それらに関連した制御ワードを第１及び第２の前
記メモリ・バンクからそれぞれ読み出すようにア
ドレス・コードを発生する第１のカウンタ手段を
含むことを特徴とするデータ圧縮装置。１６特許請求の範囲第１４項記載のデータ圧縮
装置において、少なくとも他の前記データ・ビツ
トの関連ビツトはエンド・オブ・ライン・メツセ
ージ・コードを画定し、更に前記アドレス手段は
他の前記データ・ワード及びそれに関連した制御
ワードを第１及び第２の前記メモリ・バンクから
それぞれ選択的に読み出すようにアドレス・コー
ドを発生する第２のカウンタ手段を含むことを特
徴とするデータ圧縮装置。