JPS62287637A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［産業上の利用分野コ この発明は、半導体回路装置の製造過程において１、特
にウェハの状態でスクリーニング（バーイン）を実行で
きるようにする半導体集積回路装置に関する。

［従来の技術］ 半導体集積回路の検査を行なうスクリーニング（通称は
バーンイン）は、半導体チップの組立て工程を終了し、
パッケージで封止した後にプリント基板等に搭載して行
なうのが一般的である。そして、例えば特開昭５５−１
ｉ００６７号公報に記載されるように、このようなテス
トを実行するに好適となるるように半導体装置も構成さ
れるようにしているものである。この場合、さらに各種
の外付部品を用いて、半導体回路を実動作と同様の状態
に設定してバーンインを実行するようにしている。

しかし、このようにしたのではバーレインの数量に限界
が生ずるものであり、検査コスト、この検査のための設
備コストが増大するようになってしまうものである。

［発明が解決しようとする問題点］ この発明は上記のような点に鑑みなされたもので、半導
体回路装置がチップ状態に分離され、さらにパッケージ
される前のウェハ状態で、効果的にバーンイン可能にす
ると共に、さらに実動作に近い状態で効率的にバーンイ
ンできるようにする半導体集積回路装置を提供しようと
するものである。

［問題点を解決するための手段］ すなわち、この発明に係る半導体集積回路装置にあって
は、テストモード設定指令のための入力バンドを備える
ものであり、このパッドに特定される電圧によるテスト
モード指令が入力されると、テストモード指令信号を発
生するテストモード投入回路を設定する。そして、テス
トモード設定状態で、集積回路部に電源を設定すると共
に、クロック信号発生部、さらに出力処理手段に動作指
令が与えられるようにし、上記電源の設定された内部回
路をテスト動作させるようにしているものである。

［作用］ 上記のような半導体集積回路装置にあっては、チップ状
態に分離する前のウェハの状態で、上記入力パッドに特
定されるテストモード設定用の電圧信号を治具を用いて
供給するようにすれば、各チップに形成された半導体回
路がウェハ単位で検査できるようになるものであり、実
装後のスクリーニングを省略することができるようにな
るものである。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。

第１図は半導体ウニ／％に設定されるチップの１つに対
応する部分の回路を示すものであり、電源電圧を印加す
る電源パッド１１を備える。このパッド１１は、例えば
半導体ウェハ１２の裏面部に設定されるものであり、第
２図で示すようにバーンイン時に電極板１３上に設置す
ることによって、電源１４が接続されるようになるもの
である。

第２図において、（Ａ）図は半導体ウェハ１２を示すも
ので、このウェハ１２は複数のチップ１２１．１２２、
・・・に分割されるものであり、この半導体ウェハ１２
のまま同図（Ｂ）で示すように電極板１３上に載置され
るようになるもので、上記ウエノ１１２の裏面に電源バ
ッド１１を構成゛する電極膜が形成されているものであ
る。

そして、上記半導体ウェハ１２の表面側には、各チップ
それぞれに対応してテストモード入力用のパッド１５が
形成されるもので、このパッド１５には上記電極板１３
上に載置された半導体ウニ／＼１２に対面するように設
定される治具１Ｂに設定した電極プローブ１６１が接続
されるようになっている。

すなわち、このテストモード設定用のパッド１５には、
テストモードを設定する場合に例えば特殊な負電圧を印
加するものであり、このパッド１５に負電圧が印加され
ると、テストモード投入回路１７のトランジスタ１７１
がオンされるようになるものであり、電源用パッド１１
に接続された半導体回路部１８に電源が供給設定される
ようになるものである。この回路ｇ１８は、この半導体
集積回路の実動作のために必要な回路部分である。

上記テストモード投入回路１７にあっては、出力信号線
１７２を抵抗１８３によってプルアップし、トランジス
タ１７１がオフ状態のときには出力信号線１７２にハイ
レベルの信号が出力されるようになっている。そして、
パッド１５に負電圧が印加され、トランジスタ１７１が
オンされることによって、信号線Ｌ７２にローレベルの
テストモード（バーンインモード）設定指令信号が出力
されるようになっている。

上記出力信号線１７２からの出力信号は、入出力処理回
路１９を構成するＰ型ＭＯＳトランジスタ１９１のゲー
トに供給されるもので、信号線１７１の信号がローレベ
ルとなると、上記トランジスタ１６１をオンして、信号
入力パッド２０をプルアップするようになる。そして、
このパッド２０から半導体の内部回路部における信号の
入出力処理が実行されるようにするものである。

また、上記出力信号線１７２からの信号は、発振回路２
１に供給される。この発振回路２１は、ノアゲート２１
１、インバータ２１２、スリーステートインバータ２１
３、抵抗２１４．２１５　、容！２１Ｂ＋、：よッテ構
成されるものであり、信号線１７２がローレベルとなる
ことによってクロック信号を発振するようになり、クロ
ック入力パッド２２にクロック信号が供給されるように
なる。そして、このクロック信号は半導体内部回路部に
動作クロック信号として供給される。

すなわち、上記のように構成される半導体集積回路装置
においては、チップに分離される前のウェハ１２の状態
でバーレインが行われるもので、第２図で示したように
半導体ウェハ１２を電極板１３上に載置することによっ
て、電源用パッド１１に電源が接続設定されるようにす
る。このような状態で適当な治具１６を用いてテストモ
ード設定指令用のパッド１５に負電圧を印加すると、テ
ストモード投入回路１７のトランジスタ１７１がオンさ
れる。そして、このテストモード投入回路１７からの出
力信号線１７２がローレベルとなり、バーンインモード
が設定されるもので、入出力処理回路１９が動作状態と
なり、発振回路２でクロック信号が発生され、この発振
クロック信号が内部回路に入力されるようになる。

すなわち、電源電圧を第２図で示したような状態で半導
体ウェハ１２の裏面より与えるようにし、テストモード
投入用の負電圧を、プローブコンタクトあるいは導電性
ゴム等を用いたコンタクト機構によって、パッド１５を
介して各チップに与えるようにすることによって、その
チップのバーンインに必要な状態、例えば入力端子のプ
ルアップ、動作クロック信号の内部発生等が自動的に実
行されるようになる。

そして、各チップはパッケージされる前に、またウェハ
の状態であるときに、一般にダイナミックバーンインと
呼ばれる実動作に近いスクリーニングが実行されるよう
になるものである。

［発明の効果］ 以上のようにこの発明に係る半導体集積回路装置にあっ
ては、チップ化されパッケージされる前の半導体ウェハ
の状態°において、各チップの動作状態を実動作に近い
状態で検査することかできるものであり、半導体の製造
工程、特にスクリーニング工程を充分に簡略化して実行
できるようになるものである。特に、上記スクリーニン
グを実行するチップ数が充分に大きな数量まで簡単に実
行できるものであり、この種半導体集積回路装置の信頼
性の向上のためにも大きな効果が発揮されるものである
。

【図面の簡単な説明】 第１図はこの発明の一実施例に係る半導体集積回路装置
の１つのチップ部分を取出して示したバーンイン制御部
の回路構成図、第２図の（Ａ）は上記バーンインを行な
う半導体ウェハを示す図、第２図（Ｂ）は上記ウェハの
バーンイン時の設定状態を説明する側面から見た図であ
る。 １１・・・電源用パッド、１２・・・半導体ウェハ、１
３・・・電極板、１４・・・電源、１５・・・テストモ
ード指令用のパッド、１６・・・治具、１７・・・テス
トモード投入回路、１８・・・半導体回路部、１９・・
・入出力処理回路、２０・・・信号入力パッド、２１・
・・発振回路。

Claims (1)

1. 【特許請求の範囲】 テストモード設定時に特定される電圧信号を与えるため
   のモード設定用の入力パッドと、上記パッドに上記特定
   される電圧信号が与えられた状態でテストモード指令信
   号が発生されるようにするテストモード投入回路と、 このテストモード投入回路のテストモード設定状態で電
   源電圧が設定されるようにした内部集積回路部と、 上記テストモード投入回路からのテストモード指令信号
   によって動作状態に設定される入出力処理手段を含む動
   作指令手段とを具備し、 上記パッドに特定されるテストモード指定の電圧信号が
   与えられ、テストモード投入回路のテストモードの設定
   指令状態で、上記内部集積回路部の動作状態の検査が実
   行されるようにしたことを特徴とする半導体集積回路装
   置。