JPS62290146A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62290146A JPS62290146A JP61133212A JP13321286A JPS62290146A JP S62290146 A JPS62290146 A JP S62290146A JP 61133212 A JP61133212 A JP 61133212A JP 13321286 A JP13321286 A JP 13321286A JP S62290146 A JPS62290146 A JP S62290146A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- element isolation
- oxidation
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
- H10W10/0126—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics introducing electrical active impurities in local oxidation regions to create channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（産業上の利用分野）
この発明は、半導体装置の製造方法に関するもので、特
に半導体基板上に形成される半導体素子の分離技術に係
わる。
に半導体基板上に形成される半導体素子の分離技術に係
わる。
（従来の技術）
従来、素子分離技術としてＬＯＣＯ８法が広く知られて
いる。ＬＯＣＯ８法とは、半導体基板上に絶縁膜を介し
て耐酸化性膜、例えばシリコン窒化膜（ＳｉＨ２膜）を
形成して・卆ターニングを行なった後、上記シリコン窒
化膜をマスクにして選択酸化を行なうことにより素子分
離用の厚い絶縁膜を形成するものである。
いる。ＬＯＣＯ８法とは、半導体基板上に絶縁膜を介し
て耐酸化性膜、例えばシリコン窒化膜（ＳｉＨ２膜）を
形成して・卆ターニングを行なった後、上記シリコン窒
化膜をマスクにして選択酸化を行なうことにより素子分
離用の厚い絶縁膜を形成するものである。
ところで、上述したＬＯＣＯ８法では１選択酸化用マス
ク材（シリコン窒化膜）の寸法と形成された素子分離領
域の寸法との間に誤差が生ずる。例えば、シリコン窒化
膜の膜厚を２５００Ｘ、半導体基板（シリコン基板）と
シリコン窒化膜間の絶縁膜（シリコン酸化膜）のＢ！Ｘ
厚を１５００Ｘ、選択酸化時の素子分離用絶縁膜厚を８
０００Ａ％出来上り素子分離用絶縁膜厚を５０００〜６
０００Ｘとすると、上記寸法誤差は、１．２〜１．６
ｔｔｍとなる。
ク材（シリコン窒化膜）の寸法と形成された素子分離領
域の寸法との間に誤差が生ずる。例えば、シリコン窒化
膜の膜厚を２５００Ｘ、半導体基板（シリコン基板）と
シリコン窒化膜間の絶縁膜（シリコン酸化膜）のＢ！Ｘ
厚を１５００Ｘ、選択酸化時の素子分離用絶縁膜厚を８
０００Ａ％出来上り素子分離用絶縁膜厚を５０００〜６
０００Ｘとすると、上記寸法誤差は、１．２〜１．６
ｔｔｍとなる。
このため、ＬＯＣＯ８法を用いて電気的に充分な素子分
離用絶縁膜厚を得ようとする場合、実用的な素子分離領
域の幅は２．０μｍ８度が限界であり、これ以下の微細
な素子分離には向かない欠点がある。
離用絶縁膜厚を得ようとする場合、実用的な素子分離領
域の幅は２．０μｍ８度が限界であり、これ以下の微細
な素子分離には向かない欠点がある。
また、上記素子分離領域の幅と形成される素子分離用絶
縁膜厚との間には相関関係があることが実験的に確かめ
られており、素子分離領域の幅を狭めるとその膜厚が減
少し、！気的に充分な素子分離特性が得られなくなると
いう問題がある。例えば、先に示した条件で出来上シ素
子分離用絶縁膜の幅を１．４μｍとする場合、半導体基
板内の結晶欠陥の発生を考慮すると、得られる最大の素
子分離用絶縁膜厚は出来上り寸法で約３０００〜３２０
０Ｘ程度であり、これ以上の膜厚の形成は困難である。
縁膜厚との間には相関関係があることが実験的に確かめ
られており、素子分離領域の幅を狭めるとその膜厚が減
少し、！気的に充分な素子分離特性が得られなくなると
いう問題がある。例えば、先に示した条件で出来上シ素
子分離用絶縁膜の幅を１．４μｍとする場合、半導体基
板内の結晶欠陥の発生を考慮すると、得られる最大の素
子分離用絶縁膜厚は出来上り寸法で約３０００〜３２０
０Ｘ程度であり、これ以上の膜厚の形成は困難である。
なお、素子分離用絶縁膜厚は、この絶縁膜下の反転防止
層の濃度との相互関係で決まり、高濃度なほど厚くでき
るが、反転防止層をむやみに高濃度にすることは素子の
耐性や動作速度を劣化させることとなり、素子の形成上
不利となる。
層の濃度との相互関係で決まり、高濃度なほど厚くでき
るが、反転防止層をむやみに高濃度にすることは素子の
耐性や動作速度を劣化させることとなり、素子の形成上
不利となる。
（発明が解決しようとする問題点）
上述したように、ＬＯＣＯＳ法を用いて素子分離用絶縁
膜を形成する従来の半導体装置の製造方法では、寸法誤
差が大きいとともに、素子分離領域の幅が狭い所には厚
い素子分離用絶縁ｊ模が形成できない欠点がある。
膜を形成する従来の半導体装置の製造方法では、寸法誤
差が大きいとともに、素子分離領域の幅が狭い所には厚
い素子分離用絶縁ｊ模が形成できない欠点がある。
従って、この発明は上記の欠点を除去するためのもので
、狭い素子分離領域に高精度に厚い素子分離用絶縁膜を
形成できる半導体装置の製造方法か界４ｆＬナスとμを
８的ふ１丁１八六−［発明の構成コ （問題点を解決するための手段と作用）すなわち、この
発明においては、上記の目的を達成するために、半導体
基板上に多結晶シリコン膜、シリコン酸化膜、および耐
酸化性膜を］Ｉ式次形成し、素子分離領域の耐酸化性膜
とシリコン酸化、模を選択的に除去する。次に、フォト
レゾスト、残存された上記耐酸化性膜および上ｊピシリ
コン識化膜をマスクにして半導体基板中にチャネルスト
ッ・ぜ用の不純物をイオン注入し、上記フォトレゾスト
を除去した後、露出された上記多結晶シリコン膜上にシ
リコン層ｔ−選択的に成長形成する。次に、上記ｌ１ｉ
Ｉｔ酸化性農をマスクにしてＰＡ酸化を行ない、上記シ
リコン層および多結晶シリコン膜を選択的に酸化して素
子分離用絶縁、嗅を形成した後。
、狭い素子分離領域に高精度に厚い素子分離用絶縁膜を
形成できる半導体装置の製造方法か界４ｆＬナスとμを
８的ふ１丁１八六−［発明の構成コ （問題点を解決するための手段と作用）すなわち、この
発明においては、上記の目的を達成するために、半導体
基板上に多結晶シリコン膜、シリコン酸化膜、および耐
酸化性膜を］Ｉ式次形成し、素子分離領域の耐酸化性膜
とシリコン酸化、模を選択的に除去する。次に、フォト
レゾスト、残存された上記耐酸化性膜および上ｊピシリ
コン識化膜をマスクにして半導体基板中にチャネルスト
ッ・ぜ用の不純物をイオン注入し、上記フォトレゾスト
を除去した後、露出された上記多結晶シリコン膜上にシ
リコン層ｔ−選択的に成長形成する。次に、上記ｌ１ｉ
Ｉｔ酸化性農をマスクにしてＰＡ酸化を行ない、上記シ
リコン層および多結晶シリコン膜を選択的に酸化して素
子分離用絶縁、嗅を形成した後。
上記耐酸化性膜を除去する。そして・、上記素子分離用
絶縁膜の側面の凹部を液化物で埋め込んで平坦化した後
、エツチングを行なって素子領域となる半導体基板表面
を露出させている。
絶縁膜の側面の凹部を液化物で埋め込んで平坦化した後
、エツチングを行なって素子領域となる半導体基板表面
を露出させている。
このような製造方法では、耐酸化性膜で側面を囲まれた
領域内のシリコン層を酸化するので、寸法誤差を極めて
小さくでき、しかも半導体基板自体はわずかじか酸化さ
れないので基板の結晶欠陥の発生も少なくなる。ｙに素
子分離用絶縁膜となるシリコン層の成長膜厚を制御する
ことによシ、微細な素子分離領域でも出来上りの素子分
離膜厚を容易に制御でき、電気的な素子分離に充分足り
る膜厚が得られる。
領域内のシリコン層を酸化するので、寸法誤差を極めて
小さくでき、しかも半導体基板自体はわずかじか酸化さ
れないので基板の結晶欠陥の発生も少なくなる。ｙに素
子分離用絶縁膜となるシリコン層の成長膜厚を制御する
ことによシ、微細な素子分離領域でも出来上りの素子分
離膜厚を容易に制御でき、電気的な素子分離に充分足り
る膜厚が得られる。
（実施例）
以下、この発明の一実施例について図面を参照して説明
する。第１図（ａ）〜（ｈ）はそれぞれ、素子分離用絶
縁膜の製造′工程を工程頭に示している。
する。第１図（ａ）〜（ｈ）はそれぞれ、素子分離用絶
縁膜の製造′工程を工程頭に示している。
まず、Ｐ型（１００）で比抵抗が１〜２Ω・１のシリコ
ン基板１１の主表面を１ｏｏｏ℃の０ｚ１ｆ−囲気中で
酸化し、この基板１１の表面保護用の第１のシリコン酸
化膜１２（膜厚５００Ｘ）を形成する。次に、このシリ
コン酸化膜１２上に気相成長法によシ膜厚７５０Ｘの多
結晶シリコン膜１３を堆積形成し、続いてこの多結晶シ
リコン膜１３の裏面を１０００℃のＯ！雰囲気中で酸化
し、膜厚５ｏｏｌの第２のシリコン酸化膜１４を形成す
る。そして、上記シリコン酸化膜１４上に、気相成長法
により膜厚２０００Ｘのシリコン窒化膜１５を堆積形成
すると（ＩＬ）図に示すようになる。
ン基板１１の主表面を１ｏｏｏ℃の０ｚ１ｆ−囲気中で
酸化し、この基板１１の表面保護用の第１のシリコン酸
化膜１２（膜厚５００Ｘ）を形成する。次に、このシリ
コン酸化膜１２上に気相成長法によシ膜厚７５０Ｘの多
結晶シリコン膜１３を堆積形成し、続いてこの多結晶シ
リコン膜１３の裏面を１０００℃のＯ！雰囲気中で酸化
し、膜厚５ｏｏｌの第２のシリコン酸化膜１４を形成す
る。そして、上記シリコン酸化膜１４上に、気相成長法
により膜厚２０００Ｘのシリコン窒化膜１５を堆積形成
すると（ＩＬ）図に示すようになる。
次に、（ｂ）図に示すように、写真蝕刻法によりフォト
レジスト１６をマスクにして素子分離領域のシリコン窒
化膜１５をフッ素系ガスを用いたリセストイオンエツチ
ング（異方性蝕刻法）により選択的に除去した後、残存
されたシリコン窒化膜１５をマスクにしてシリコン酸化
膜１４を除去し、開孔１７を形成する。
レジスト１６をマスクにして素子分離領域のシリコン窒
化膜１５をフッ素系ガスを用いたリセストイオンエツチ
ング（異方性蝕刻法）により選択的に除去した後、残存
されたシリコン窒化膜１５をマスクにしてシリコン酸化
膜１４を除去し、開孔１７を形成する。
その後、フォトレジスト、シリコン窒化膜１５、および
シリコン酸化膜１４をマスクとして、素子分離領域のシ
リコン基板１１内に多結晶シリコン膜１３とシリコン酸
化膜１２を介して反転防止のための不純ｗＪ（Ｂ＋）１
８を加速電圧１００ ｋｅｖで、ドーズ量５Ｘ１０１３
ｃｒｒ２程度イオン注入する。その後、上記開孔１７内
の露出した多結晶シリコン膜１３の表面上にのみ選択エ
ピタキシャル成長法で多結晶（もしくは単結晶）シリコ
ン層１９を厚さ約３０００Ｘに成長形成すると（Ｃ）図
に示すようになる。
シリコン酸化膜１４をマスクとして、素子分離領域のシ
リコン基板１１内に多結晶シリコン膜１３とシリコン酸
化膜１２を介して反転防止のための不純ｗＪ（Ｂ＋）１
８を加速電圧１００ ｋｅｖで、ドーズ量５Ｘ１０１３
ｃｒｒ２程度イオン注入する。その後、上記開孔１７内
の露出した多結晶シリコン膜１３の表面上にのみ選択エ
ピタキシャル成長法で多結晶（もしくは単結晶）シリコ
ン層１９を厚さ約３０００Ｘに成長形成すると（Ｃ）図
に示すようになる。
次に、シリコン窒化膜１５を選択酸化用のマスクとし、
１０００℃のＨ，＋Ｏ，雰囲気中で露出している多結晶
シリコン層１９、この下の多結晶シリコン膜１３、およ
びこの下のシリコン基板１１の深さ約２５０Ｘまで選択
酸化し、膜厚８０００Ｘの素子分離シリコン酸化膜（素
子分離用絶縁膜）２θを形成する。この時、前述した工
程で予めシリコン基板１ノ内にイオン注入されていた不
純物（ａ”）ｚ８は、再拡散および活性化され、反転防
止層２１を形成する（（ｄ）図）。
１０００℃のＨ，＋Ｏ，雰囲気中で露出している多結晶
シリコン層１９、この下の多結晶シリコン膜１３、およ
びこの下のシリコン基板１１の深さ約２５０Ｘまで選択
酸化し、膜厚８０００Ｘの素子分離シリコン酸化膜（素
子分離用絶縁膜）２θを形成する。この時、前述した工
程で予めシリコン基板１ノ内にイオン注入されていた不
純物（ａ”）ｚ８は、再拡散および活性化され、反転防
止層２１を形成する（（ｄ）図）。
その後、不要となったシリコン窒化膜１５をフッ素系ガ
スを用いたケミカルドライエツチング（等方性蝕刻法）
によシ選択的に除去し、上記素子分離シリコン酸化膜２
０およびシリコン酸化膜１４上に、気相成長法を用いて
多結晶シリコン膜２２を膜厚２０００Ｘ程度堆積形成す
る（（ｅ）図）。
スを用いたケミカルドライエツチング（等方性蝕刻法）
によシ選択的に除去し、上記素子分離シリコン酸化膜２
０およびシリコン酸化膜１４上に、気相成長法を用いて
多結晶シリコン膜２２を膜厚２０００Ｘ程度堆積形成す
る（（ｅ）図）。
次に、塩素系ガスを用いたリセスドイオンエツ牛・７が
ｌ／ｒ ？ ｉ μｍ２名枯晶シリコン隠２２を５余
去する。このエツチングは異方性であるので、シリコン
窒化膜１５を除去する際に形成された素子分離シリコン
酸化膜２０の側面のひさし形状の凹部にのみ多結晶シリ
コン２２ｔｓが残存され、（ｆ）図に示すように素子分
離シリコン酸化膜２０のひさし形状は埋められて滑らか
な形状に整形される。
ｌ／ｒ ？ ｉ μｍ２名枯晶シリコン隠２２を５余
去する。このエツチングは異方性であるので、シリコン
窒化膜１５を除去する際に形成された素子分離シリコン
酸化膜２０の側面のひさし形状の凹部にのみ多結晶シリ
コン２２ｔｓが残存され、（ｆ）図に示すように素子分
離シリコン酸化膜２０のひさし形状は埋められて滑らか
な形状に整形される。
次に、１０００℃の０．雰囲気中で熱酸化を行ない、素
子領域上に残存されている多結晶シリコン膜１３を全て
酸化し、シリコン酸化膜２３とする。この際、多結晶シ
リコン２２ａは、多結晶シリコン膜１３に比べて膜厚が
薄く、且つ微少であるので残らずシリコン酸化膜に変わ
り、（ｇ）図に示すように素子分離シリコン酸化膜２０
の一部となる。
子領域上に残存されている多結晶シリコン膜１３を全て
酸化し、シリコン酸化膜２３とする。この際、多結晶シ
リコン２２ａは、多結晶シリコン膜１３に比べて膜厚が
薄く、且つ微少であるので残らずシリコン酸化膜に変わ
り、（ｇ）図に示すように素子分離シリコン酸化膜２０
の一部となる。
そして、素子領域上のシリコン基板１１が露出するまで
ＮＨ４Ｆ’溶液によシリコン基板Ｍｌ ４ ｅ２３．１
２を除去すると、初期のシリコン酸化膜厚の差により素
子分離領域上にのみシリコン酸化膜、すなわち素子分離
シリコン酸化膜２０Ａが残存される（（ｈ）図）。
ＮＨ４Ｆ’溶液によシリコン基板Ｍｌ ４ ｅ２３．１
２を除去すると、初期のシリコン酸化膜厚の差により素
子分離領域上にのみシリコン酸化膜、すなわち素子分離
シリコン酸化膜２０Ａが残存される（（ｈ）図）。
以後は、公知の半導体装置の製造方法にしたがってＭＯ
８型トランノスタあるいはバイポーラ型トランソスタ等
の半導体素子を作り込み、アルミ配線等によシ各素子相
互の接続を行なって半導体装置を完成する。
８型トランノスタあるいはバイポーラ型トランソスタ等
の半導体素子を作り込み、アルミ配線等によシ各素子相
互の接続を行なって半導体装置を完成する。
このような製造方法によれば、選択酸化によるシリコン
酸化膜の形成の際、決められた領域（シリコン窒化膜１
５で側面を囲まれた領域）の多結晶シリコン層１９を酸
化するので、寸法誤差は極めて小さくなる。また、シリ
コン基板１１自体はわずかじか酸化されないので、基板
１ノの結晶欠陥の発生も少なくなる。更に、結晶欠陥の
問題がないので、酸化されて素子分離用絶縁膜となるシ
リコンノー１９の成長膜厚を制御することにより、微細
な素子分離領域（幅）でも出来上りの素子分離膜厚を容
易に厚くでき、電気的な菓子分離に光分足シる膜厚が得
られる。
酸化膜の形成の際、決められた領域（シリコン窒化膜１
５で側面を囲まれた領域）の多結晶シリコン層１９を酸
化するので、寸法誤差は極めて小さくなる。また、シリ
コン基板１１自体はわずかじか酸化されないので、基板
１ノの結晶欠陥の発生も少なくなる。更に、結晶欠陥の
問題がないので、酸化されて素子分離用絶縁膜となるシ
リコンノー１９の成長膜厚を制御することにより、微細
な素子分離領域（幅）でも出来上りの素子分離膜厚を容
易に厚くでき、電気的な菓子分離に光分足シる膜厚が得
られる。
具体的には、上述した実施例によシ形成した最小索子分
離幅は、出来上りで１．２例まで可能であり、その素子
分離用絶縁膜（シリコン酸化膜）の膜厚は５０００Ｘで
あった。この膜厚は、素子間の電気的な分離に充分な膜
厚であり、且つ半導体基板（シリコン基板）内の結晶欠
陥は、素子特性に影響を与えない程度しか発生していな
いことを確認した。さらに、素子分離用絶縁膜の選択酸
化のだめの選択酸化マスク材（シリコン９化Ｍ）の加工
寸法と出来上９寸法の誤差は０．２〜０．４μｍと極め
て小さくできた。
離幅は、出来上りで１．２例まで可能であり、その素子
分離用絶縁膜（シリコン酸化膜）の膜厚は５０００Ｘで
あった。この膜厚は、素子間の電気的な分離に充分な膜
厚であり、且つ半導体基板（シリコン基板）内の結晶欠
陥は、素子特性に影響を与えない程度しか発生していな
いことを確認した。さらに、素子分離用絶縁膜の選択酸
化のだめの選択酸化マスク材（シリコン９化Ｍ）の加工
寸法と出来上９寸法の誤差は０．２〜０．４μｍと極め
て小さくできた。
なお、上記実施例では、素子分離用絶縁膜の形成の際に
、多結晶シリコン膜を堆積形成してリセストイオンエツ
チングを行なったが、気相成長によりシリコン酸化膜を
堆積形成した後、リセストイオンエツチングを行なって
も良い。また、上記実施例ではシリコン基板の表面にこ
の基板の表面保護用のシリコン酸化膜１２を形成したが
、他の工程での汚染等の影響が少ない場合には不要であ
る。
、多結晶シリコン膜を堆積形成してリセストイオンエツ
チングを行なったが、気相成長によりシリコン酸化膜を
堆積形成した後、リセストイオンエツチングを行なって
も良い。また、上記実施例ではシリコン基板の表面にこ
の基板の表面保護用のシリコン酸化膜１２を形成したが
、他の工程での汚染等の影響が少ない場合には不要であ
る。
［発明の効果］
以上説明したようにこの発明によれば、狭い素子分離領
域に高精度に厚い素子分離用絶縁膜を形成°できる半導
体装置の製造方法が得られる。
域に高精度に厚い素子分離用絶縁膜を形成°できる半導
体装置の製造方法が得られる。
第１図（＆）〜（ｈ）はそれぞれこの発明の一実施例に
係わる半導体装置の製造方法について説明するための図
である。 １１・・・半導体基板、１２・・・シリコン酸化膜（表
面保護膜）、１３・・・多結晶シリコン膜、１４・・・
シリコン酸化膜、１５・・・シリコン窒化膜（耐酸化性
Ｍ）、１６・・・フォトレジスト、１９・・・シリコン
層、２０・・・素子分離シリコン酸化膜（素子分離用絶
縁膜）、２２・・・多結晶シリコン膜。 出願人代理人 弁理士 鈴 圧式 彦第１ｙ！Ｊ
係わる半導体装置の製造方法について説明するための図
である。 １１・・・半導体基板、１２・・・シリコン酸化膜（表
面保護膜）、１３・・・多結晶シリコン膜、１４・・・
シリコン酸化膜、１５・・・シリコン窒化膜（耐酸化性
Ｍ）、１６・・・フォトレジスト、１９・・・シリコン
層、２０・・・素子分離シリコン酸化膜（素子分離用絶
縁膜）、２２・・・多結晶シリコン膜。 出願人代理人 弁理士 鈴 圧式 彦第１ｙ！Ｊ
Claims (5)
- （１）半導体基板上に多結晶シリコン膜を形成する工程
と、この多結晶シリコン膜上にシリコン酸化膜を形成す
る工程と、このシリコン酸化膜上に耐酸化性膜を形成す
る工程と、写真蝕刻法により素子分離領域の上記耐酸化
性膜を選択的に除去する工程と、残存された耐酸化性膜
をマスクにして上記シリコン酸化膜を選択的に除去する
工程と、フォトレジスト、上記耐酸化性膜および上記シ
リコン酸化膜をマスクにして半導体基板中にチャネルス
トッパ用の不純物をイオン注入する工程と、上記フォト
レジストを除去した後、露出された上記多結晶シリコン
膜上にシリコン層を選択的に成長形成する工程と、上記
耐酸化性膜をマスクにして熱酸化を行ない、上記シリコ
ン層および多結晶シリコン膜を選択的に酸化して素子分
離用絶縁膜を形成する工程と、上記耐酸化性膜を除去す
る工程と、上記素子分離用絶縁膜の側面の凹部を酸化物
で埋め込む工程と、エッチングを行なって素子領域とな
る半導体基板表面を露出させる工程とを具備することを
特徴とする半導体装置の製造方法。 - （２）前記半導体基板上に表面保護膜を形成してから前
記多結晶シリコン膜を形成することを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。 - （３）前記素子分離用絶縁膜の側面の凹部を酸化物で埋
め込む工程は、半導体基板の全面に多結晶シリコン膜を
堆積形成する工程と、この多結晶シリコン膜を異方性エ
ッチングにより除去する工程と、上記酸化物の側面の凹
部内に残存された多結晶シリコンを熱酸化して酸化物に
変える工程とから成ることを特徴とする特許請求の範囲
第１項記載の半導体装置の製造方法。 - （４）前記素子分離用絶縁膜の側面の凹部を酸化物で埋
め込む工程は、半導体基板の全面にシリコン酸化膜を堆
積形成する工程と、このシリコン酸化膜を異方性エッチ
ングにより除去する工程とから成ることを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。 - （５）前記耐酸化性膜をマスクにして熱酸化を行ない、
前記シリコン層および多結晶シリコン膜を選択的に酸化
して素子分離用絶縁膜を形成する工程において、前記半
導体基板の一部まで酸化することを特徴とする特許請求
の範囲第１項記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61133212A JPS62290146A (ja) | 1986-06-09 | 1986-06-09 | 半導体装置の製造方法 |
| US07/015,037 US4746625A (en) | 1986-06-09 | 1987-02-17 | A method of manufacturing semiconductor elements-isolating silicon oxide layers |
| KR1019870005761A KR960001175B1 (ko) | 1986-06-09 | 1987-06-08 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61133212A JPS62290146A (ja) | 1986-06-09 | 1986-06-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62290146A true JPS62290146A (ja) | 1987-12-17 |
| JPH0565058B2 JPH0565058B2 (ja) | 1993-09-16 |
Family
ID=15099347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61133212A Granted JPS62290146A (ja) | 1986-06-09 | 1986-06-09 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4746625A (ja) |
| JP (1) | JPS62290146A (ja) |
| KR (1) | KR960001175B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162749A (ja) * | 1988-12-15 | 1990-06-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4968640A (en) * | 1987-02-10 | 1990-11-06 | Industrial Technology Research Institute | Isolation structures for integrated circuits |
| US5019526A (en) * | 1988-09-26 | 1991-05-28 | Nippondenso Co., Ltd. | Method of manufacturing a semiconductor device having a plurality of elements |
| US5059550A (en) * | 1988-10-25 | 1991-10-22 | Sharp Kabushiki Kaisha | Method of forming an element isolating portion in a semiconductor device |
| JPH0775243B2 (ja) * | 1989-02-22 | 1995-08-09 | 株式会社東芝 | 半導体装置の製造方法 |
| US5002898A (en) * | 1989-10-19 | 1991-03-26 | At&T Bell Laboratories | Integrated-circuit device isolation |
| US5057463A (en) * | 1990-02-28 | 1991-10-15 | Sgs-Thomson Microelectronics, Inc. | Thin oxide structure and method |
| US5039625A (en) * | 1990-04-27 | 1991-08-13 | Mcnc | Maximum areal density recessed oxide isolation (MADROX) process |
| KR930011460B1 (ko) * | 1991-01-22 | 1993-12-08 | 삼성전자 주식회사 | 반도체 장치의 소자분리 영역 형성방법 |
| EP1387407B1 (en) * | 2001-05-09 | 2011-07-13 | Shindengen Electric Manufacturing Company, Limited | Semiconductor device and its manufacturing method |
| ITMI20012010A1 (it) * | 2001-09-27 | 2003-03-27 | Getters Spa | Sistemi per la conversione di acqua in idrogeno e l'assorbimemnto di idrogeno in dispositivi elettronici e processo di produzione |
| EP2306508B1 (en) | 2009-09-29 | 2012-11-28 | STMicroelectronics Srl | Integrated device with raised LOCOS insulation regions and process for manufacturing such device |
| EP2306509A1 (en) * | 2009-09-29 | 2011-04-06 | STMicroelectronics Srl | Process for manufacturing an integrated device with "damascene" field insulation, and integrated device made by such process |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207348A (en) * | 1981-06-16 | 1982-12-20 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS59227137A (ja) * | 1983-06-08 | 1984-12-20 | Nec Corp | 半導体基板の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4214946A (en) * | 1979-02-21 | 1980-07-29 | International Business Machines Corporation | Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant |
| JPS5922344A (ja) * | 1982-07-28 | 1984-02-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4570325A (en) * | 1983-12-16 | 1986-02-18 | Kabushiki Kaisha Toshiba | Manufacturing a field oxide region for a semiconductor device |
-
1986
- 1986-06-09 JP JP61133212A patent/JPS62290146A/ja active Granted
-
1987
- 1987-02-17 US US07/015,037 patent/US4746625A/en not_active Expired - Lifetime
- 1987-06-08 KR KR1019870005761A patent/KR960001175B1/ko not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207348A (en) * | 1981-06-16 | 1982-12-20 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS59227137A (ja) * | 1983-06-08 | 1984-12-20 | Nec Corp | 半導体基板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162749A (ja) * | 1988-12-15 | 1990-06-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4746625A (en) | 1988-05-24 |
| KR960001175B1 (ko) | 1996-01-19 |
| KR880001048A (ko) | 1988-03-31 |
| JPH0565058B2 (ja) | 1993-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6175540A (ja) | 集積回路の製法 | |
| JPH02222161A (ja) | 半導体装置の製造方法 | |
| JPH0565058B2 (ja) | ||
| US6579766B1 (en) | Dual gate oxide process without critical resist and without N2 implant | |
| US4885261A (en) | Method for isolating a semiconductor element | |
| JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JPS63188952A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH0666385B2 (ja) | 半導体装置の製造方法 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS62232143A (ja) | 半導体装置の製造方法 | |
| JPH01253932A (ja) | 半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPS5965448A (ja) | 半導体装置の製造方法 | |
| JPS6024009A (ja) | 半導体の不純物領域形成方法 | |
| JPS63253650A (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPS6353946A (ja) | 半導体装置の製造方法 | |
| JPS58170012A (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS61174645A (ja) | 半導体装置の製造方法 | |
| JPH04115525A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |