JPS62291976A - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JPS62291976A JPS62291976A JP61136507A JP13650786A JPS62291976A JP S62291976 A JPS62291976 A JP S62291976A JP 61136507 A JP61136507 A JP 61136507A JP 13650786 A JP13650786 A JP 13650786A JP S62291976 A JPS62291976 A JP S62291976A
- Authority
- JP
- Japan
- Prior art keywords
- input
- chip
- output
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明は、ＦＥＴとス） ＩＪツブ線路がＧ ａ Ａ
ｓ等の化合物半導体基板上に一体形成された高周波半導
体装置に関する。
ｓ等の化合物半導体基板上に一体形成された高周波半導
体装置に関する。
従来の技術
１０ ＧＨｚ 以上の高周波においては、半絶縁性Ｇ
ａＡｓ基板を誘電体として用いることによりストリップ
線路をコンパクトに形成できるので、ＦＥＴとストリッ
プ線路を同一〇 ａ Ａ ｓ基板上に一体形成してもチ
ップサイズはそれほど大きくならず、しかもストリップ
線路で構成したインピーダンス整合回路により入出力の
インピーダンスを５０Ωに上げることができ、損失の少
ない高周波回路を構成することが可能となる。半絶縁性
Ｇ ａ Ａ ｔｉ基板に、ＦＥＴとストリップ線路を一
体形成したこの種の高周波半導体装置において、ストリ
ップ線路は表面に形成された所定の特性インピーダンス
を得る為の一定幅を有する線路と裏面電極とで構成され
る。従って半絶縁性Ｇ ａ Ａ ｓ基板上にＦＥＴとス
トリップ線路を一体形成したチップの高周波特性を測定
する場合、必ず表面側に位置するストリップ線路とチッ
プ裏面の裏面電纜を用いて測定する必要がある。しかし
ながら、従来のこの種のチップにおいては、チップ表面
には入力側ス） ＩＪツブ線路及び出力側ストリップ線
路のみしかなく、接地された電極が入力端及び出力端の
ストリップ線路の両側もしくは片側に形成されていない
為、チップ端部における入出力インピーダンスの測定は
極めて困難となり、入出力インピーダンスの測定に関し
ては、パッケージ等に組み立てをしてから測定しており
、測定誤差が大きく信頼性が不十分で、チップ端部にお
けるインピーダンスを正確に測定することは極めて難し
かった。
ａＡｓ基板を誘電体として用いることによりストリップ
線路をコンパクトに形成できるので、ＦＥＴとストリッ
プ線路を同一〇 ａ Ａ ｓ基板上に一体形成してもチ
ップサイズはそれほど大きくならず、しかもストリップ
線路で構成したインピーダンス整合回路により入出力の
インピーダンスを５０Ωに上げることができ、損失の少
ない高周波回路を構成することが可能となる。半絶縁性
Ｇ ａ Ａ ｔｉ基板に、ＦＥＴとストリップ線路を一
体形成したこの種の高周波半導体装置において、ストリ
ップ線路は表面に形成された所定の特性インピーダンス
を得る為の一定幅を有する線路と裏面電極とで構成され
る。従って半絶縁性Ｇ ａ Ａ ｓ基板上にＦＥＴとス
トリップ線路を一体形成したチップの高周波特性を測定
する場合、必ず表面側に位置するストリップ線路とチッ
プ裏面の裏面電纜を用いて測定する必要がある。しかし
ながら、従来のこの種のチップにおいては、チップ表面
には入力側ス） ＩＪツブ線路及び出力側ストリップ線
路のみしかなく、接地された電極が入力端及び出力端の
ストリップ線路の両側もしくは片側に形成されていない
為、チップ端部における入出力インピーダンスの測定は
極めて困難となり、入出力インピーダンスの測定に関し
ては、パッケージ等に組み立てをしてから測定しており
、測定誤差が大きく信頼性が不十分で、チップ端部にお
けるインピーダンスを正確に測定することは極めて難し
かった。
第２図は、従来の半絶縁性Ｇ ａ Ａ ｓ基板上にＦＥ
Ｔとストリップ線路が一体形成された高周波半導体装置
である。第２図において、入力側整合回路１はゲート端
子Ｇに、出力側整合回路２はドレイン端子りに接続され
、ＦＥＴ３の入力及び出力インピーダンスをｒｓｏＱ近
傍に上げ、インピーダンスの不整合による損失を小さく
押さえる働きをする。
Ｔとストリップ線路が一体形成された高周波半導体装置
である。第２図において、入力側整合回路１はゲート端
子Ｇに、出力側整合回路２はドレイン端子りに接続され
、ＦＥＴ３の入力及び出力インピーダンスをｒｓｏＱ近
傍に上げ、インピーダンスの不整合による損失を小さく
押さえる働きをする。
入力側整合回路１及び出力側整合回路２は半絶縁性Ｇ
ａ Ａ ｓ基板４の主面側にあり、この半絶縁性Ｇ ａ
Ａ ｓ基板４を誘電体とし、第２図には示していない
が半絶縁性Ｇ ａ Ａ ｓ基板の裏面に形成された裏面
電極との間でストリップ線路が構成される。入力信号は
、入力側整合回路１のチップ端部より入り、ＦＥＴ３に
より増幅され、出力側整合回路２を通りその端部より外
部へ引き出される。端子Ｓは、■溝を用いて裏面電極に
接続されたＦＥＴ３のソース端子である。
ａ Ａ ｓ基板４の主面側にあり、この半絶縁性Ｇ ａ
Ａ ｓ基板４を誘電体とし、第２図には示していない
が半絶縁性Ｇ ａ Ａ ｓ基板の裏面に形成された裏面
電極との間でストリップ線路が構成される。入力信号は
、入力側整合回路１のチップ端部より入り、ＦＥＴ３に
より増幅され、出力側整合回路２を通りその端部より外
部へ引き出される。端子Ｓは、■溝を用いて裏面電極に
接続されたＦＥＴ３のソース端子である。
発明が解決しようとする問題点
第２図に示した従来の高周波半導体装置においては、チ
ップの高周波特性を測定する場合、実際にパッケージ等
に組み立てし、チップの入力端及び出力端をボンディン
グワイヤーで接続することにより初めて測定が可能とな
る。従って、パッケージに組み立てる前つまシウエーハ
ー状態もしくはチップ状態で高周波特性を評価すること
は極めて困難であった。又、ポンディング・ワイヤー等
を用いてパッケージに組んだ状態での入出力インピーダ
ンス等の高周波性能は、誤差が非常に大きく、外部のイ
ンピーダンス整合回路を設計し、完全にインピーダンス
を６００にする場合に大きな誤差の原因となり、インピ
ーダンスの不整合を生じていた。
ップの高周波特性を測定する場合、実際にパッケージ等
に組み立てし、チップの入力端及び出力端をボンディン
グワイヤーで接続することにより初めて測定が可能とな
る。従って、パッケージに組み立てる前つまシウエーハ
ー状態もしくはチップ状態で高周波特性を評価すること
は極めて困難であった。又、ポンディング・ワイヤー等
を用いてパッケージに組んだ状態での入出力インピーダ
ンス等の高周波性能は、誤差が非常に大きく、外部のイ
ンピーダンス整合回路を設計し、完全にインピーダンス
を６００にする場合に大きな誤差の原因となり、インピ
ーダンスの不整合を生じていた。
本発明はかかる点に鑑みてなされたもので、チップ端部
の入力及び出力インピーダンス等（７） 高周波特性を
組み立てをすることなく正確に測定できる構成を有する
優れた高周波半導体装置を提供することを目的としてい
る。
の入力及び出力インピーダンス等（７） 高周波特性を
組み立てをすることなく正確に測定できる構成を有する
優れた高周波半導体装置を提供することを目的としてい
る。
問題点を解決するたＷ手段
本発明は上記問題点を解決する為、ＦＥＴとストリップ
線路を同一化合物半導体基板の主面上に一体形成した高
周波半導体装置において、入力側のストリップ線路の入
力端の両側又は片側及び出力側のストリップ線路の出力
端の両側は片側に、基板の反対主面側に形成された裏面
電極に電気的に接続された表面接地電極を配置する。
線路を同一化合物半導体基板の主面上に一体形成した高
周波半導体装置において、入力側のストリップ線路の入
力端の両側又は片側及び出力側のストリップ線路の出力
端の両側は片側に、基板の反対主面側に形成された裏面
電極に電気的に接続された表面接地電極を配置する。
作 用
本発明は、上記した構成によりチップをポンディングワ
イヤーを用いてパッケージ上に組み立てることなくウェ
ハー状態もしくはチップ状態の入出力インピーダンス等
の高周波特性を誤差なく測定することが可能となる。又
、チップ外部に整合回路を設ける場合、チップ端部のイ
ンピーダンスが正確に測定できるので、６０Ωへの完全
整合が可能となる。
イヤーを用いてパッケージ上に組み立てることなくウェ
ハー状態もしくはチップ状態の入出力インピーダンス等
の高周波特性を誤差なく測定することが可能となる。又
、チップ外部に整合回路を設ける場合、チップ端部のイ
ンピーダンスが正確に測定できるので、６０Ωへの完全
整合が可能となる。
実施例
第１図は、本発明の高周波半導体装置の一実施例を示す
平面図及び断面構造図である。第１図において、第２図
と等価な構成部分には同一の参照番号及び記号を付して
示す。第１図（−）に示した本発明の一実施例は、半絶
縁性Ｇ ａ Ａ ｇ基板４の主面上に、入力整合回路１
及び出力側整合回路２が、ＦＥＴ３の入力及び出力側に
一体形成されており、入力端及び出力端のストリップ線
路の両側には、表面接地電極５が配置されている。表面
接地電極６は、Ｖ溝６を介して裏面電極に電気的に接続
される。第１図（ｂ）は、第１図（、）のＡ−Ａ’線で
の断面図を示している。第１図（ｂ）において、ストリ
ップ線路表面電極子は、表面接地電極５の中央部に位置
し、表面接地電極６はＶ溝６を介して、ストＩＪツブ線
路裏面電極８と電気的に接続される。従って、チップの
入力端及び出力端のインピーダンスを測定する場合、チ
ップをボンディング・ワイヤ−ヲ用いて組み立てること
なく、ウエーノ・−状態もしくはチップ状態で、表面側
から高周波プローバー等を用いて測定することが可能と
なる。さらに、チップ端部における入出力インピーダン
スを正確に測定できるので、外部に整合回路を設ける場
合も設計が非常に容易となる。
平面図及び断面構造図である。第１図において、第２図
と等価な構成部分には同一の参照番号及び記号を付して
示す。第１図（−）に示した本発明の一実施例は、半絶
縁性Ｇ ａ Ａ ｇ基板４の主面上に、入力整合回路１
及び出力側整合回路２が、ＦＥＴ３の入力及び出力側に
一体形成されており、入力端及び出力端のストリップ線
路の両側には、表面接地電極５が配置されている。表面
接地電極６は、Ｖ溝６を介して裏面電極に電気的に接続
される。第１図（ｂ）は、第１図（、）のＡ−Ａ’線で
の断面図を示している。第１図（ｂ）において、ストリ
ップ線路表面電極子は、表面接地電極５の中央部に位置
し、表面接地電極６はＶ溝６を介して、ストＩＪツブ線
路裏面電極８と電気的に接続される。従って、チップの
入力端及び出力端のインピーダンスを測定する場合、チ
ップをボンディング・ワイヤ−ヲ用いて組み立てること
なく、ウエーノ・−状態もしくはチップ状態で、表面側
から高周波プローバー等を用いて測定することが可能と
なる。さらに、チップ端部における入出力インピーダン
スを正確に測定できるので、外部に整合回路を設ける場
合も設計が非常に容易となる。
表面接地電極５とストリップ線路表面電極７の間隔は３
０μｍ程度あれば高周波的に影響を及ぼすことはない。
０μｍ程度あれば高周波的に影響を及ぼすことはない。
なお、本発明はＧ ａ Ａ ｓ以外の他の化合物半導体
にも適用できるものである。
にも適用できるものである。
発明の効果
以上述べてきたように本発明によれば次の効果がもたら
される。
される。
（１）チップの入力端及び出力端に、裏面電極に接続さ
れた表面接地電極を配置しであるので、表面側から入力
端及び出力端のインピーダンス等の高周波特性を正確に
測定することが可能となり、ボンディング・ワイヤー等
を用いて組み立てをして評価する必要がない。
れた表面接地電極を配置しであるので、表面側から入力
端及び出力端のインピーダンス等の高周波特性を正確に
測定することが可能となり、ボンディング・ワイヤー等
を用いて組み立てをして評価する必要がない。
に））チップの入力端及び出力端のインピーダンスが正
確に測定できるので、チップの外部の整合回路の設計が
容易となる。
確に測定できるので、チップの外部の整合回路の設計が
容易となる。
第１図（、）は本発明の高周波半導体装置の一実施例を
示す平面図、第１図（ｂ）は第１図（、）のＡ−Ａ’線
断面図、第２図は従来の高周波半導体装置を示す平面図
である。 １・・・・入力側整合回路、２・・・・・・出力側整合
回路、３・・・・・ＦＥＴ１４・・・・・・半絶縁性Ｇ
ａ Ａ ｓ基板、５・・・・・表面接地電極、６・・
・・・Ｖ溝、７・・・・・・ストリップ線路表面電極、
８・・・・・・ス） ＩＪツブ線路裏面電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
示す平面図、第１図（ｂ）は第１図（、）のＡ−Ａ’線
断面図、第２図は従来の高周波半導体装置を示す平面図
である。 １・・・・入力側整合回路、２・・・・・・出力側整合
回路、３・・・・・ＦＥＴ１４・・・・・・半絶縁性Ｇ
ａ Ａ ｓ基板、５・・・・・表面接地電極、６・・
・・・Ｖ溝、７・・・・・・ストリップ線路表面電極、
８・・・・・・ス） ＩＪツブ線路裏面電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (2)
- （１）化合物半導体基板上にＦＥＴとストリップ線路が
一体形成され、前記化合物半導体基板の主面側に位置す
る入力側ストリップ線路の入力端の少なくとも一方の側
及び出力側ストリップ線路の出力端の少なくとも一方の
側にＧａＡｓ基板の反対主面側に形成された裏面電極と
電気的に接続された表面接地電極が配置されてなる高周
波半導体装置。 - （２）表面接地電極が、基板に設けられた凹溝を介して
、裏面接地電極と電気的に接続されている特許請求の範
囲第１項記載の高周波半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136507A JPH073827B2 (ja) | 1986-06-12 | 1986-06-12 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136507A JPH073827B2 (ja) | 1986-06-12 | 1986-06-12 | 高周波半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8024948A Division JP2701825B2 (ja) | 1996-02-13 | 1996-02-13 | 高周波特性の測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62291976A true JPS62291976A (ja) | 1987-12-18 |
| JPH073827B2 JPH073827B2 (ja) | 1995-01-18 |
Family
ID=15176779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61136507A Expired - Lifetime JPH073827B2 (ja) | 1986-06-12 | 1986-06-12 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073827B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5888401U (ja) * | 1981-12-11 | 1983-06-15 | 株式会社東芝 | マイクロストリツプ線路の接続回路 |
| JPS58206170A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | 化合物半導体装置 |
| JPS6191955A (ja) * | 1984-10-12 | 1986-05-10 | Nec Corp | モノリシツクマイクロ波ｉｃ |
| JPS61100955A (ja) * | 1984-10-22 | 1986-05-19 | Nec Corp | 半導体装置 |
-
1986
- 1986-06-12 JP JP61136507A patent/JPH073827B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5888401U (ja) * | 1981-12-11 | 1983-06-15 | 株式会社東芝 | マイクロストリツプ線路の接続回路 |
| JPS58206170A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | 化合物半導体装置 |
| JPS6191955A (ja) * | 1984-10-12 | 1986-05-10 | Nec Corp | モノリシツクマイクロ波ｉｃ |
| JPS61100955A (ja) * | 1984-10-22 | 1986-05-19 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH073827B2 (ja) | 1995-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4853627A (en) | Wafer probes | |
| US5003253A (en) | Millimeter-wave active probe system | |
| US4851794A (en) | Microstrip to coplanar waveguide transitional device | |
| US5025212A (en) | Circuit for measuring the dynamic characteristics of a package for high-speed integrated circuits and a method for measuring said dynamic characteristics | |
| JPS62247610A (ja) | フインライン構造体 | |
| JPS6157715B2 (ja) | ||
| US4232401A (en) | Millimeter wave image guide integrated balanced mixer | |
| JPS62291976A (ja) | 高周波半導体装置 | |
| JP2701825B2 (ja) | 高周波特性の測定方法 | |
| JPH08250911A (ja) | 高周波気密モジュール | |
| CA1305219C (en) | Test jig for measuring the static characteristics of microwave 3-terminal active components | |
| JPH1093111A (ja) | 高周波半導体装置 | |
| JP2000031500A (ja) | 高周波半導体装置 | |
| JP2000031499A (ja) | 高周波半導体装置の製造方法 | |
| JPS62115783A (ja) | 半導体装置 | |
| JPH1183936A (ja) | 素子評価回路 | |
| JP2568495B2 (ja) | 半導体装置 | |
| JP2015052574A (ja) | 高周波特性測定治具装置 | |
| Temple et al. | Techniques for improving the stability and amplifier performance of X-band GaAs power FETs | |
| Vaitkus et al. | A two-tier deembedding technique for packaged transistors | |
| JPH03196540A (ja) | マイクロ波ウエハプローブ | |
| JP2668423B2 (ja) | 高周波回路の測定装置 | |
| JP3852589B2 (ja) | マイクロ波集積回路、誘電体基板 | |
| JPH0262064A (ja) | セラミックパッケージ | |
| JPH04336441A (ja) | マイクロ波帯プローブヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |