JPS62292020A - ピ−ク値追従回路 - Google Patents
ピ−ク値追従回路Info
- Publication number
- JPS62292020A JPS62292020A JP13674886A JP13674886A JPS62292020A JP S62292020 A JPS62292020 A JP S62292020A JP 13674886 A JP13674886 A JP 13674886A JP 13674886 A JP13674886 A JP 13674886A JP S62292020 A JPS62292020 A JP S62292020A
- Authority
- JP
- Japan
- Prior art keywords
- peak value
- latch
- input signal
- time
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は、デジタル化された信号のピーク値追従回路
に係り、特に交流成分のピーク値の変化を適確に追従で
きるデジタルピーク値追従回路に関する。
に係り、特に交流成分のピーク値の変化を適確に追従で
きるデジタルピーク値追従回路に関する。
第３図は従来のアナログピーク値ホールド回路を示し、
図において１１はオペアンプであり、このオペアンプ１
１の出力端にはダイオード１２とコンデンサ１３とから
なる直列回路が接続され、これらダイオード１２とコン
デンサ１３の接続点がオペアンプ１１のマイナス入力端
子に接続されている。
図において１１はオペアンプであり、このオペアンプ１
１の出力端にはダイオード１２とコンデンサ１３とから
なる直列回路が接続され、これらダイオード１２とコン
デンサ１３の接続点がオペアンプ１１のマイナス入力端
子に接続されている。
このような構成からなる従来のピーク値追従回路におい
ては、オペアンプ１１の入力端子（＋）に交流信号が入
ると、その交流信号の上昇過程では、最大ピーク値まで
ダイオード１２を介して、入力信号レベルと同電位とな
るようにコンデンサ１３が充電されるが、上記交流信号
の下降過程においてはオペアンプ１１の出力は低下する
。しかしながら、コンデンサ１３の両端の電位は逆流を
阻止するダイオード１２の働きにより放電されず最大ピ
ーク値を保持する。
ては、オペアンプ１１の入力端子（＋）に交流信号が入
ると、その交流信号の上昇過程では、最大ピーク値まで
ダイオード１２を介して、入力信号レベルと同電位とな
るようにコンデンサ１３が充電されるが、上記交流信号
の下降過程においてはオペアンプ１１の出力は低下する
。しかしながら、コンデンサ１３の両端の電位は逆流を
阻止するダイオード１２の働きにより放電されず最大ピ
ーク値を保持する。
従来のピーク値追従回路は以上のように構成されている
ので、比較的高いレベルのピーク値は容易に維持できる
が、同時に中間レベルのピーク値に追従させようとする
と、ピーク値を保持するコンデンサに所要の時定数を有
する放電回路を必要とし、またその時定数を大きく取っ
た場合、交流信号に対する追従特性が低下し、他方時定
数を小さく取った場合にはホールド性能が低下するとい
う問題点があった。
ので、比較的高いレベルのピーク値は容易に維持できる
が、同時に中間レベルのピーク値に追従させようとする
と、ピーク値を保持するコンデンサに所要の時定数を有
する放電回路を必要とし、またその時定数を大きく取っ
た場合、交流信号に対する追従特性が低下し、他方時定
数を小さく取った場合にはホールド性能が低下するとい
う問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、交流信号のピーク点の値を次のピーク点まで
適確に保持でき、かつ安定した動作を得る交流信号のピ
ーク値追従回路を得ることを目的とする。
たもので、交流信号のピーク点の値を次のピーク点まで
適確に保持でき、かつ安定した動作を得る交流信号のピ
ーク値追従回路を得ることを目的とする。
この発明に係るピーク値追従回路は、交流信号をデジタ
ル信号に標本化及び量子化した数値からピーク値検出手
段１００によってそのピーク値を検出及びラッチし、ラ
ッチされたピーク値を次のピーク点までの期間、ピーク
値保持手段９によってホールドするよう制御手段２００
によって制御したものである。
ル信号に標本化及び量子化した数値からピーク値検出手
段１００によってそのピーク値を検出及びラッチし、ラ
ッチされたピーク値を次のピーク点までの期間、ピーク
値保持手段９によってホールドするよう制御手段２００
によって制御したものである。
この発明におけるピーク値追従回路は、ピーク値検出手
段１００が入力信号が下降する直前のピーク値を保持し
、入力信号の符号が正から負に変化した時ぶて制御手段
２００により上記ピーク値をピーク値保持手段９にラッ
チさせるとともに、上記ピーク値検出手段１００のピー
ク値をリセットするよう制御するので、ピーク値の変化
を！［に追従しうる。
段１００が入力信号が下降する直前のピーク値を保持し
、入力信号の符号が正から負に変化した時ぶて制御手段
２００により上記ピーク値をピーク値保持手段９にラッ
チさせるとともに、上記ピーク値検出手段１００のピー
ク値をリセットするよう制御するので、ピーク値の変化
を！［に追従しうる。
以下、この発明の一実施例を図について説明する。第１
図に於て、１はアナログ入力信号をクロックＴ１で標本
化、及び量子化して符号付き２進数を出力するＡ／Ｄ変
換器（Ａ／Ｄ変換手段）である。２は過去の最大値を一
時記憶するラッチ、３は第１の人力をＡ／Ｄ変換器１の
出力とし、第２の入力をラッチ２の出力とし、第１の入
力が第２の入力より大きいか等しいとき論理１を出力す
る比較器でありこれらラッチ２及び比較器３によってピ
ーク値検出手段１００が構成される。上記Ａ／Ｄ変換器
１とピーク値検出手段１００は制御手段２００により制
御される。４はＡ／Ｄ変換器１の符号ビット出力を人力
とするインバータ、５は第１の入力をインバータ４の出
力とし、第２の入力をクロックＴ２．第３の入力を比較
器３の出力とし、ラッチ２のクロック人力に出力するＡ
ＮＤゲート、６はＡ／Ｄ変換器１の符号ビット出力をク
ロックＴ１の周期で遅延を与えるラッチ、７は第１の入
力をインバータ４の出力とし、第２の人力をラッチ６の
出力とするＮＯＲゲート、８は第１の人力をＮＯＲゲー
ト７の出力とし、第２の入力をクロックＴ２とするＡＮ
Ｄゲートである。
図に於て、１はアナログ入力信号をクロックＴ１で標本
化、及び量子化して符号付き２進数を出力するＡ／Ｄ変
換器（Ａ／Ｄ変換手段）である。２は過去の最大値を一
時記憶するラッチ、３は第１の人力をＡ／Ｄ変換器１の
出力とし、第２の入力をラッチ２の出力とし、第１の入
力が第２の入力より大きいか等しいとき論理１を出力す
る比較器でありこれらラッチ２及び比較器３によってピ
ーク値検出手段１００が構成される。上記Ａ／Ｄ変換器
１とピーク値検出手段１００は制御手段２００により制
御される。４はＡ／Ｄ変換器１の符号ビット出力を人力
とするインバータ、５は第１の入力をインバータ４の出
力とし、第２の入力をクロックＴ２．第３の入力を比較
器３の出力とし、ラッチ２のクロック人力に出力するＡ
ＮＤゲート、６はＡ／Ｄ変換器１の符号ビット出力をク
ロックＴ１の周期で遅延を与えるラッチ、７は第１の入
力をインバータ４の出力とし、第２の人力をラッチ６の
出力とするＮＯＲゲート、８は第１の人力をＮＯＲゲー
ト７の出力とし、第２の入力をクロックＴ２とするＡＮ
Ｄゲートである。
９はラッチ２の出力を入力とし、クロック入力をＡＮＤ
ＮＯゲート出力とするラッチ（ピーク値保持手段）であ
る。なお、上記ＡＮＤゲート８の出力は、ラッチ２のリ
セット入力にも接続されている。
ＮＯゲート出力とするラッチ（ピーク値保持手段）であ
る。なお、上記ＡＮＤゲート８の出力は、ラッチ２のリ
セット入力にも接続されている。
以上の構成からなる本発明のピーク値追従回路について
、第１図における要部の信号を表わす波形図を示す第２
図を参照の上説明する。図に於て波形（ａ）はＡ／Ｄ変
換器１の入力に加えるアナログ人力信号であり、波形ｒ
ｂ）と（Ｃ）は２相クロフクＴ１とＴ２である。Ａ／Ｄ
変換器１はクロックＴ１で入力信号（ａ’ｌを標本化、
並びに量子化することにより、符号付２進数に変換する
。同図（ｄ）がこのＡ／Ｄ変換器１の出力データの変化
の様子を表わし、同図（ｅ）はその符号ビットを表わす
。なお、符号ビットは負論理で表わされ、正の値のとき
論理０であり、負の値のとき論理１とする。
、第１図における要部の信号を表わす波形図を示す第２
図を参照の上説明する。図に於て波形（ａ）はＡ／Ｄ変
換器１の入力に加えるアナログ人力信号であり、波形ｒ
ｂ）と（Ｃ）は２相クロフクＴ１とＴ２である。Ａ／Ｄ
変換器１はクロックＴ１で入力信号（ａ’ｌを標本化、
並びに量子化することにより、符号付２進数に変換する
。同図（ｄ）がこのＡ／Ｄ変換器１の出力データの変化
の様子を表わし、同図（ｅ）はその符号ビットを表わす
。なお、符号ビットは負論理で表わされ、正の値のとき
論理０であり、負の値のとき論理１とする。
さて、第２図に於て、時刻ｔ１でラッチ２が値０にリセ
ットされているとすると、比較器３はＡ／Ｄ変換器１の
出力値が犬であるため、出力が論理１となり、更にＡ／
Ｄ変換器１の符号ビットが論理Ｏであるため、クロック
Ｔ２がＡＮＤゲート５を通してラッチ２に加わり、この
ラッチ２は時刻ｔＩのＡ／Ｄ変換器１の出力値に更新さ
れる。時刻ｔ２ではＡ／Ｄ変換器１の出力値が更に増加
するため、ラッチ２の値は更新される。同様にして、入
力信号が増加する時刻ｔｒまではラッチ２の値は次々と
更新される。時刻ｔｇに於て比較器３は入力信号が低下
するため、その出力が論理０となり、ＡＮＤゲート５に
よってラッチ２へのクロックＴ２を禁止するため、ラッ
チ２は時刻１１で更新したピーク値を保持する。入力信
号が低下を続ける時刻ｔまでは、比較器３の出力は論理
０であるため、ラッチ２は時刻ｔ５のピーク値のまま保
持する。一方、Ａ／Ｄ変換器１の符号ビットはラッチ６
でクロックＴ１の周期だけ遅延した信号とインバータ４
で反転した信号をＮＯＲゲート７に通すことにより、入
力信号の符号が正から負に変化したときだけ、クロック
Ｔ１の周期に等しいパルスが第２図（ｆ）の様に発生し
、このＮＯＲゲート７の出力パルスがあるとき、クロッ
クＴ２をＡＮＤＮＯゲート通してラッチ９に加え、時刻
ｔｙの入力信号のピーク値を書込む。同時にラッチ２を
リセットして、次のピーク値をトラッキングできる様に
する。ここで、ＡＮＤゲート５にはインバータ４を通し
て符号ビットが入力されているため、入力信号が負の期
間は、ピーク検出用のラッチ２は変化しない。時刻ｔａ
３からラッチ２は最大値をトラッキングし、人力信号が
低下し始める時刻ｔ＋６で値を保持し、入力信号の符号
が正から負に変わる時刻ｔ＋’７で保持した値をラッチ
９に転送し、同時にラッチ２をリセットする。以上のよ
うな動作を繰り返すことによりラッチ９の出力には、入
力信号の周期毎に正のピーク値を追従した値が表われる
。
ットされているとすると、比較器３はＡ／Ｄ変換器１の
出力値が犬であるため、出力が論理１となり、更にＡ／
Ｄ変換器１の符号ビットが論理Ｏであるため、クロック
Ｔ２がＡＮＤゲート５を通してラッチ２に加わり、この
ラッチ２は時刻ｔＩのＡ／Ｄ変換器１の出力値に更新さ
れる。時刻ｔ２ではＡ／Ｄ変換器１の出力値が更に増加
するため、ラッチ２の値は更新される。同様にして、入
力信号が増加する時刻ｔｒまではラッチ２の値は次々と
更新される。時刻ｔｇに於て比較器３は入力信号が低下
するため、その出力が論理０となり、ＡＮＤゲート５に
よってラッチ２へのクロックＴ２を禁止するため、ラッ
チ２は時刻１１で更新したピーク値を保持する。入力信
号が低下を続ける時刻ｔまでは、比較器３の出力は論理
０であるため、ラッチ２は時刻ｔ５のピーク値のまま保
持する。一方、Ａ／Ｄ変換器１の符号ビットはラッチ６
でクロックＴ１の周期だけ遅延した信号とインバータ４
で反転した信号をＮＯＲゲート７に通すことにより、入
力信号の符号が正から負に変化したときだけ、クロック
Ｔ１の周期に等しいパルスが第２図（ｆ）の様に発生し
、このＮＯＲゲート７の出力パルスがあるとき、クロッ
クＴ２をＡＮＤＮＯゲート通してラッチ９に加え、時刻
ｔｙの入力信号のピーク値を書込む。同時にラッチ２を
リセットして、次のピーク値をトラッキングできる様に
する。ここで、ＡＮＤゲート５にはインバータ４を通し
て符号ビットが入力されているため、入力信号が負の期
間は、ピーク検出用のラッチ２は変化しない。時刻ｔａ
３からラッチ２は最大値をトラッキングし、人力信号が
低下し始める時刻ｔ＋６で値を保持し、入力信号の符号
が正から負に変わる時刻ｔ＋’７で保持した値をラッチ
９に転送し、同時にラッチ２をリセットする。以上のよ
うな動作を繰り返すことによりラッチ９の出力には、入
力信号の周期毎に正のピーク値を追従した値が表われる
。
なお、上記実施例ではＡ／Ｄ変換器１によってアナログ
の入力信号を標本化、及び量子化し、ラッチするように
しているが、このランチの代わりにスイッチドキャパシ
タを用い、Ａ／Ｄ変換器の代わりにコンパレータを用い
て入力信号の正負を判定するようにしても良く、上記実
施例と同様の効果を奏する。 ・ 〔発明の効果〕 以上のように、この発明によれば、標本化及び量子化さ
れた交流信号のデジタル信号におけるピーク値をランチ
し、このラッチされたピーク値を次のピーク点までの期
間ホールドするよう制御して構成したので、時定数回路
による応答速度と追従特性とが相反するという問題がな
く、安定で正確な動作をする信頼性の高いピーク値追従
回路が得られるという効果がある。
の入力信号を標本化、及び量子化し、ラッチするように
しているが、このランチの代わりにスイッチドキャパシ
タを用い、Ａ／Ｄ変換器の代わりにコンパレータを用い
て入力信号の正負を判定するようにしても良く、上記実
施例と同様の効果を奏する。 ・ 〔発明の効果〕 以上のように、この発明によれば、標本化及び量子化さ
れた交流信号のデジタル信号におけるピーク値をランチ
し、このラッチされたピーク値を次のピーク点までの期
間ホールドするよう制御して構成したので、時定数回路
による応答速度と追従特性とが相反するという問題がな
く、安定で正確な動作をする信頼性の高いピーク値追従
回路が得られるという効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例によるピーク値追従回路を
示す構成図、第２図はこの発明の詳細な説明するための
波形図、第３図は従来の交流信号のピーク値追従回路を
示す構成図である。 １・・・Ａ／Ｄ変換器（Ａ／Ｄ変換手段）、２・・・ラ
ッチ、３・・・比較器、４・・・インバータ、５・・・
３人力のＡＮＤゲート、６・・・ランチ、７・・・ＮＯ
Ｒゲート、８・・・２人力のＡＮＤゲート、９・・・ラ
ッチ（ピーク値保持手段）、１１・・・オペアンプ、１
２・・・ダイオード、１３・・・コンデンサ、１００・
・・ピーク値検出手段、２００・・・制御回路。 なお、図中同一符号は同一、または相当部分を示す。 代理人 大 岩 増 、雄（はが２名）篤３図 手続補正書（自発 昭和 年 ル２日 ６２ ４ ５．’、 特許庁長官殿
−〆１、事件の表示 特願昭６□−１３６７４８
号２、発明の名称 ピーク値追従回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者 志 岐
守 哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 ５、 ｉｌｉ正の対象 発明の詳細な説明の欄。 ６、補正の内容 （１）明ＩＩＩＩｗ第６頁第１５行目「負論理で表わさ
れ」とあるのを「２の補数表現に従い」と補正する。 （２）同書第７頁第１２行目ｒｔＪとあるのを「ｔ９」
と補正する。 以上
示す構成図、第２図はこの発明の詳細な説明するための
波形図、第３図は従来の交流信号のピーク値追従回路を
示す構成図である。 １・・・Ａ／Ｄ変換器（Ａ／Ｄ変換手段）、２・・・ラ
ッチ、３・・・比較器、４・・・インバータ、５・・・
３人力のＡＮＤゲート、６・・・ランチ、７・・・ＮＯ
Ｒゲート、８・・・２人力のＡＮＤゲート、９・・・ラ
ッチ（ピーク値保持手段）、１１・・・オペアンプ、１
２・・・ダイオード、１３・・・コンデンサ、１００・
・・ピーク値検出手段、２００・・・制御回路。 なお、図中同一符号は同一、または相当部分を示す。 代理人 大 岩 増 、雄（はが２名）篤３図 手続補正書（自発 昭和 年 ル２日 ６２ ４ ５．’、 特許庁長官殿
−〆１、事件の表示 特願昭６□−１３６７４８
号２、発明の名称 ピーク値追従回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者 志 岐
守 哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 ５、 ｉｌｉ正の対象 発明の詳細な説明の欄。 ６、補正の内容 （１）明ＩＩＩＩｗ第６頁第１５行目「負論理で表わさ
れ」とあるのを「２の補数表現に従い」と補正する。 （２）同書第７頁第１２行目ｒｔＪとあるのを「ｔ９」
と補正する。 以上
Claims (1)
- 入力するアナログ信号の標本化及び量子化されたデジタ
ル信号を逐次入力し、その大小比較を行なうことにより
上記アナログ信号のピーク値を検出し、ラッチするピー
ク値検出手段と、このピーク値検出手段によりラッチさ
れたピーク値を上記アナログ信号のピーク点から次のピ
ーク点までの期間ホールドし、出力するピーク値保持手
段と、上記デジタル信号の符号ビットが正であり上記ピ
ーク値検出手段における大小比較の結果が大である場合
に上記デジタル信号を上記ピーク値検出手段にラッチさ
せるとともに、該符号ビットが正から負に変化する時点
に上記ピーク値検出手段にラッチされているピーク値を
上記ピーク値保持手段に転送して保持させ、かつ該ピー
ク値検出手段をリセットするよう制御する制御手段とを
備えたことを特徴とするピーク値追従回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13674886A JPS62292020A (ja) | 1986-06-12 | 1986-06-12 | ピ−ク値追従回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13674886A JPS62292020A (ja) | 1986-06-12 | 1986-06-12 | ピ−ク値追従回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62292020A true JPS62292020A (ja) | 1987-12-18 |
Family
ID=15182583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13674886A Pending JPS62292020A (ja) | 1986-06-12 | 1986-06-12 | ピ−ク値追従回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62292020A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027117A (en) * | 1988-03-31 | 1991-06-25 | Ricoh Company, Ltd. | Conversion using a variable reference based on image density |
-
1986
- 1986-06-12 JP JP13674886A patent/JPS62292020A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027117A (en) * | 1988-03-31 | 1991-06-25 | Ricoh Company, Ltd. | Conversion using a variable reference based on image density |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4295089A (en) | Methods of and apparatus for generating reference voltages | |
| US4999630A (en) | Fast analog-digital converter with parallel structure | |
| JPS62292020A (ja) | ピ−ク値追従回路 | |
| JPH10327072A (ja) | アナログ／ディジタルコンバータおよび電圧比較器 | |
| KR840004337A (ko) | Pcm 신호 부호기 | |
| JP4610753B2 (ja) | Ａｄコンバータ | |
| SU1552378A1 (ru) | Преобразователь бипол рного кода в однопол рный | |
| JPH0319429A (ja) | Ａ／ｄコンバータ | |
| RU2024193C1 (ru) | Аналого-цифровой преобразователь с коррекцией случайной погрешности | |
| KR0146068B1 (ko) | 논리 문턱전압을 이용한 아날로그/디지탈 변환기 | |
| RU58823U1 (ru) | Аналого-цифровой преобразователь | |
| RU2276457C2 (ru) | Аналого-цифровой преобразователь | |
| SU1741264A1 (ru) | Интегрирующий преобразователь тока в код | |
| RU1795549C (ru) | Преобразователь напр жение-врем | |
| SU1182687A1 (ru) | Преобразователь напр жени в код Гре | |
| JPS63287266A (ja) | シンクチツプクランプ回路 | |
| SU1531194A1 (ru) | Генератор треугольного напр жени | |
| JP3630796B2 (ja) | スイッチトキャパシタ演算回路 | |
| SU1582355A1 (ru) | След щий аналого-цифровой преобразователь | |
| SU1197071A1 (ru) | Сравнивающее устройство | |
| US3634876A (en) | Signal detecting and latching circuit | |
| SU1172015A1 (ru) | Преобразователь напр жени в частоту | |
| JP2599984B2 (ja) | 入力データのピーク値検出回路 | |
| SU1288722A1 (ru) | Устройство дл определени приращений аналогового сигнала | |
| SU1654975A1 (ru) | Преобразователь напр жение - врем |