JPS6229806B2 - - Google Patents
Info
- Publication number
- JPS6229806B2 JPS6229806B2 JP57044470A JP4447082A JPS6229806B2 JP S6229806 B2 JPS6229806 B2 JP S6229806B2 JP 57044470 A JP57044470 A JP 57044470A JP 4447082 A JP4447082 A JP 4447082A JP S6229806 B2 JPS6229806 B2 JP S6229806B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- signal
- microcomputer
- reset
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロコンピユータシステムの周
辺チツプに関するものである。
辺チツプに関するものである。
最近、メモリ、クロツクパルスジエネレータ、
リセツト回路、Ｉ／Ｏ（入出力）ポート等を１チ
ツプに収納したいわゆる１チツプマイクロコンピ
ユータが開発されている。
リセツト回路、Ｉ／Ｏ（入出力）ポート等を１チ
ツプに収納したいわゆる１チツプマイクロコンピ
ユータが開発されている。
この１チツプマイクロコンピユータでは、通
常、リセツト回路は入力ピンに接続され、その入
力ピンの入力側には抵抗Ｒ及びコンデンサＣが接
続され、抵抗の他端には電源Ｅが、コンデンサの
他端には接地端子が接続されている。従つてリセ
ツト回路に入力される信号は電源電圧より一次遅
れの波形を有することになる。リセツト回路は、
上記した入力信号を波形整形することによりチツ
プ内のリセツト信号を得て、これをチツプ内部の
各回路に入力として与えるように構成されてい
る。
常、リセツト回路は入力ピンに接続され、その入
力ピンの入力側には抵抗Ｒ及びコンデンサＣが接
続され、抵抗の他端には電源Ｅが、コンデンサの
他端には接地端子が接続されている。従つてリセ
ツト回路に入力される信号は電源電圧より一次遅
れの波形を有することになる。リセツト回路は、
上記した入力信号を波形整形することによりチツ
プ内のリセツト信号を得て、これをチツプ内部の
各回路に入力として与えるように構成されてい
る。
即ち、電源電圧の印加でチツプ内がリセツト完
了、即ち、初期状態化され、リセツト信号によつ
てマイクロコンピユータは動作可能となるのであ
る。この種のマイクロコンピユータチツプは、単
独で使用する場合は問題がないが、周辺チツプを
設けて拡張システムを構成する場合には、それぞ
れが独自にリセツト回路をもつ周辺チツプとマイ
クロコンピユータチツプとのリセツト信号の協調
をとることが必要となる。
了、即ち、初期状態化され、リセツト信号によつ
てマイクロコンピユータは動作可能となるのであ
る。この種のマイクロコンピユータチツプは、単
独で使用する場合は問題がないが、周辺チツプを
設けて拡張システムを構成する場合には、それぞ
れが独自にリセツト回路をもつ周辺チツプとマイ
クロコンピユータチツプとのリセツト信号の協調
をとることが必要となる。
このために、第２図に示すように拡張システム
では周辺チツプ１０１にはリセツト回路を持たず
マスクロコンピユータチツプ１００のリセツト回
路２のリセツト信号を信号線３００で受けること
とされることもある。しかし、このためには、マ
イクロコンピユータチツプ１００にそのための出
力信号ピンも必要であり、信号線３００も必要と
なる。尚２００はチツプ間のデータ、アドレスの
伝送のためのバスである。
では周辺チツプ１０１にはリセツト回路を持たず
マスクロコンピユータチツプ１００のリセツト回
路２のリセツト信号を信号線３００で受けること
とされることもある。しかし、このためには、マ
イクロコンピユータチツプ１００にそのための出
力信号ピンも必要であり、信号線３００も必要と
なる。尚２００はチツプ間のデータ、アドレスの
伝送のためのバスである。
一方、第３図に示すように、外部にリセツト回
路２を配設し、その出力を信号線３００でシステ
ムリセツト信号としてマイクロコンピユータチツ
プ１００及び周辺チツプ１０１に導くような構成
となることもある。しかし、このように外部リセ
ツト回路を配設することは、チツプ内に設けるの
と比べ費用の点で難点がある。
路２を配設し、その出力を信号線３００でシステ
ムリセツト信号としてマイクロコンピユータチツ
プ１００及び周辺チツプ１０１に導くような構成
となることもある。しかし、このように外部リセ
ツト回路を配設することは、チツプ内に設けるの
と比べ費用の点で難点がある。
一方、夫々のチツプのリセツト回路を夫々独自
に使用してシステムを構成すると、マイクロコン
ピユータチツプ内のリセツト回路と周辺チツプ内
のリセツト回路のばらつきを吸収するために、マ
イクロコンピユータのプログラムで周辺チツプの
リセツトが終了する時間に、さらに余裕を持たせ
た時間を加えただけ待合わせを行なう必要があ
る。しかし、この方法は電源投入後直ちにマイク
ロコンピユータでの入出力制御を行なわせる必要
がある場合には適当でないという問題があつた。
に使用してシステムを構成すると、マイクロコン
ピユータチツプ内のリセツト回路と周辺チツプ内
のリセツト回路のばらつきを吸収するために、マ
イクロコンピユータのプログラムで周辺チツプの
リセツトが終了する時間に、さらに余裕を持たせ
た時間を加えただけ待合わせを行なう必要があ
る。しかし、この方法は電源投入後直ちにマイク
ロコンピユータでの入出力制御を行なわせる必要
がある場合には適当でないという問題があつた。
本発明の目的は、従来技術での問題点を解決
し、外部付加回路、信号線の付加を必要とせず、
マイクロコンピユータが周辺チツプのリセツト信
号を周辺チツプからデータの一つとして読出し
て、周辺チツプの通常動作可能時期を正確に判断
し、周辺チツプのリセツト終了後直ちに入出力制
御を可能とするマイクロコンピユータ周辺チツプ
を提供することにある。
し、外部付加回路、信号線の付加を必要とせず、
マイクロコンピユータが周辺チツプのリセツト信
号を周辺チツプからデータの一つとして読出し
て、周辺チツプの通常動作可能時期を正確に判断
し、周辺チツプのリセツト終了後直ちに入出力制
御を可能とするマイクロコンピユータ周辺チツプ
を提供することにある。
以下、本発明の一実施例を第１図に示す回路構
成図により説明する。
成図により説明する。
第１図において、１００はマイクロコンピユー
タチツプ、１０１はこのマイクロコンピユータチ
ツプ１００によつて入出力制御される周辺チツプ
を示す。周辺チツプ１０１の入力ピン１の入力側
には抵抗Ｒ及びコンデンサＣが接続され、抵抗Ｒ
の他端には電源Ｅが接続され、コンデンサＣの他
端は接地されている。従つて入力ピン１からリセ
ツト回路２に入力される信号は電源電圧より一次
遅れの波形を有する信号となる。リセツト回路２
では、この入力信号を波形整形して周辺チツプ１
０１内のリセツト信号としてそれぞれの所定個所
にリード線３を通じて供給する。
タチツプ、１０１はこのマイクロコンピユータチ
ツプ１００によつて入出力制御される周辺チツプ
を示す。周辺チツプ１０１の入力ピン１の入力側
には抵抗Ｒ及びコンデンサＣが接続され、抵抗Ｒ
の他端には電源Ｅが接続され、コンデンサＣの他
端は接地されている。従つて入力ピン１からリセ
ツト回路２に入力される信号は電源電圧より一次
遅れの波形を有する信号となる。リセツト回路２
では、この入力信号を波形整形して周辺チツプ１
０１内のリセツト信号としてそれぞれの所定個所
にリード線３を通じて供給する。
マイクロコンピユータチツプ１００において
も、同様にしてリセツト信号が得られ、リセツト
信号が得られるとプログラムに従つた動作が開始
される。
も、同様にしてリセツト信号が得られ、リセツト
信号が得られるとプログラムに従つた動作が開始
される。
一方、リセツト回路２の出力信号はドライバ４
を経て、さらにトランスフアゲート５を介して周
辺チツプ１０１内のバスライン６に導かれる。こ
のトランスフアゲート５は、入力ピン７に入力さ
れるマイクロコンピユータチツプ１００からのア
ドレス信号をデコーダ８でデコードした出力と、
入力ピン９に入力されるマイクロコンピユータチ
ツプ１００からの入出力ストローブ信号との論理
積をアンドゲート１０で取り、その出力をゲート
信号としている。
を経て、さらにトランスフアゲート５を介して周
辺チツプ１０１内のバスライン６に導かれる。こ
のトランスフアゲート５は、入力ピン７に入力さ
れるマイクロコンピユータチツプ１００からのア
ドレス信号をデコーダ８でデコードした出力と、
入力ピン９に入力されるマイクロコンピユータチ
ツプ１００からの入出力ストローブ信号との論理
積をアンドゲート１０で取り、その出力をゲート
信号としている。
従つて、周辺チツプ１０１は所定のアドレスに
おいてマイクロコンピユータチツプ１００からリ
ードアクセスがかかると、周辺チツプ１０１内の
リセツト信号はデータとして周辺チツプ１０１内
のバスライン６に乗り、さらにこのバスライン６
の信号はバツフア１１を介して周辺チツプ１０１
のデータバスピン１２を介してマイクロコンピユ
ータチツプ１００側に出力（１ビツトのデータ信
号）として与えられるように構成されている。
おいてマイクロコンピユータチツプ１００からリ
ードアクセスがかかると、周辺チツプ１０１内の
リセツト信号はデータとして周辺チツプ１０１内
のバスライン６に乗り、さらにこのバスライン６
の信号はバツフア１１を介して周辺チツプ１０１
のデータバスピン１２を介してマイクロコンピユ
ータチツプ１００側に出力（１ビツトのデータ信
号）として与えられるように構成されている。
従つて、マイクロコンピユータチツプ１００は
リセツト信号を読み出すことが出来、プログラム
により周辺チツプ１０１のリセツト終了時期が正
確に判断出来、周辺チツプ１０１のリセツト終了
後直ちに入出力制御が可能となる。この場合、リ
セツト信号を出力するリセツト回路、このリセツ
ト信号をバスライン６に与える回路手段、バスラ
イン６内のリセツト信号をマイクロコンピユータ
チツプからの指令に応じてマイクロコンピユータ
側に出力する回路手段は基本的に、周辺チツプ自
体に内蔵されていることが必要な要素であること
から外部付加回路が不要で、又上記した各回路の
うち、本発明のために付加が必要であるものであ
つても周辺チツプ内に占有する面積は極めて小さ
い。
リセツト信号を読み出すことが出来、プログラム
により周辺チツプ１０１のリセツト終了時期が正
確に判断出来、周辺チツプ１０１のリセツト終了
後直ちに入出力制御が可能となる。この場合、リ
セツト信号を出力するリセツト回路、このリセツ
ト信号をバスライン６に与える回路手段、バスラ
イン６内のリセツト信号をマイクロコンピユータ
チツプからの指令に応じてマイクロコンピユータ
側に出力する回路手段は基本的に、周辺チツプ自
体に内蔵されていることが必要な要素であること
から外部付加回路が不要で、又上記した各回路の
うち、本発明のために付加が必要であるものであ
つても周辺チツプ内に占有する面積は極めて小さ
い。
第４図は本発明の動作を説明するためのタイム
チヤートである。図はマイクロコンピユータチツ
プ１００に対して周辺チツプ１０１が１，２の２
つ備えられている拡張システムとして画かれてい
る。今、時刻t0で電源電圧Ｅが印加されると各チ
ツプは夫々t1〜t3の時間内に各チツプの初期状態
化を完了し、リセツト信号を発生する。周辺チツ
プ１は比較的短時間で、周辺チツプ２は比較的長
時間を要する例である。マイクロコンピユータチ
ツプ１００は時刻t2になれば、プログラムに従つ
た動作を開始し、プログラムに従つて必要なら周
辺チツプ１，２にアクセスをするが、周辺チツプ
１へのアクセスは、t2＞t1であるためすぐ有効で
も、t3前に周辺チツプ２にアクセスしたのは無効
である。このことは、マイクロコンピユータチツ
プ１００が夫々の周辺チツプのデータの中から自
ずと知ることができる。
チヤートである。図はマイクロコンピユータチツ
プ１００に対して周辺チツプ１０１が１，２の２
つ備えられている拡張システムとして画かれてい
る。今、時刻t0で電源電圧Ｅが印加されると各チ
ツプは夫々t1〜t3の時間内に各チツプの初期状態
化を完了し、リセツト信号を発生する。周辺チツ
プ１は比較的短時間で、周辺チツプ２は比較的長
時間を要する例である。マイクロコンピユータチ
ツプ１００は時刻t2になれば、プログラムに従つ
た動作を開始し、プログラムに従つて必要なら周
辺チツプ１，２にアクセスをするが、周辺チツプ
１へのアクセスは、t2＞t1であるためすぐ有効で
も、t3前に周辺チツプ２にアクセスしたのは無効
である。このことは、マイクロコンピユータチツ
プ１００が夫々の周辺チツプのデータの中から自
ずと知ることができる。
以上説明したように、本発明によれば、外部付
加回路を要せずに、マイクロコンピユータが周辺
チツプからリセツト信号を読出して、プログラム
により周辺チツプのリセツト終了時期を正確に判
断し、周辺チツプのリセツト終了後直ちに入出力
制御を行なうことが可能である。
加回路を要せずに、マイクロコンピユータが周辺
チツプからリセツト信号を読出して、プログラム
により周辺チツプのリセツト終了時期を正確に判
断し、周辺チツプのリセツト終了後直ちに入出力
制御を行なうことが可能である。
第１図は本発明の一実施例の構成を示すブロツ
ク図、第２図、第３図は従来例の構成を示すブロ
ツク図、第４図は本発明の動作を説明するタイム
チヤーチである。 符号の説明、１，７，９……入力ピン、２……
リセツト回路、５……トランスフアゲート、６…
…バスライン、８……デコード、１２……データ
バスピン、１００……マイクロコンピユータチツ
プ、１０１……周辺チツプ。
ク図、第２図、第３図は従来例の構成を示すブロ
ツク図、第４図は本発明の動作を説明するタイム
チヤーチである。 符号の説明、１，７，９……入力ピン、２……
リセツト回路、５……トランスフアゲート、６…
…バスライン、８……デコード、１２……データ
バスピン、１００……マイクロコンピユータチツ
プ、１０１……周辺チツプ。
Claims (1)
- 【特許請求の範囲】 １ マイクロコンピユータと周辺回路とが夫々異
なつたチツプに形成され、夫々必要なデータ、信
号を交換して構成されるコンピユータシステムの
周辺チツプにおいて、電源印加に応じてチツプが
初期化されるとともに電源信号の立上がりに応答
してリセツト信号を所定個所に供給するリセツト
回路と、外部からのアクセス信号に応答して、前
記リセツト信号をチツプ内バスラインに与える第
１の転送手段と、該チツプ内バスライン上のリセ
ツト信号を前記アクセス信号に応じてデータバス
ピンに出力する第２の転送手段とを具備すること
を特徴とするマイクロコンピユータ周辺チツプ。 ２ 前記アクセス信号はマイクロコンピユータチ
ツプからのアドレス信号を含み、前記第１の転送
手段は前記アドレス信号をデコードして制御信号
を生成するデコーダと該制御信号によつて制御さ
れるゲート回路とを含むことを特徴とする特許請
求の範囲第１項記載のマイクロコンピユータ周辺
チツプ。 ３ 前記アクセス信号はマイクロコンピユータチ
ツプからの入出力制御信号を含み、該入出力制御
信号は前記第１，２の転送手段に加えられ、各転
送手段を制御することを特徴とする特許請求の範
囲第１項又は第２項記載のマイクロコンピユータ
周辺チツプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57044470A JPS57168321A (en) | 1982-03-23 | 1982-03-23 | Peripheral chip of microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57044470A JPS57168321A (en) | 1982-03-23 | 1982-03-23 | Peripheral chip of microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57168321A JPS57168321A (en) | 1982-10-16 |
| JPS6229806B2 true JPS6229806B2 (ja) | 1987-06-29 |
Family
ID=12692392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57044470A Granted JPS57168321A (en) | 1982-03-23 | 1982-03-23 | Peripheral chip of microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57168321A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251824A (en) * | 1975-10-23 | 1977-04-26 | Nec Corp | Early-time state setting system |
| US4030073A (en) * | 1975-11-05 | 1977-06-14 | Digital Equipment Corporation | Initialization circuit for establishing initial operation of a digital computer |
| JPS52124836A (en) * | 1976-04-13 | 1977-10-20 | Mitsubishi Electric Corp | Reset of data processing unit |
-
1982
- 1982-03-23 JP JP57044470A patent/JPS57168321A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57168321A (en) | 1982-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090276548A1 (en) | Dynamically setting burst type of a double data rate memory device | |
| JPH0738187B2 (ja) | Ｌｓｉに構成されたマイクロコンピュータ | |
| JPS58184668A (ja) | メモリの書込み制御方式 | |
| JP3673015B2 (ja) | 半導体装置における周辺デバイス識別方法 | |
| JPS6229806B2 (ja) | ||
| US6901529B2 (en) | Timer apparatus which can simultaneously control a plurality of timers | |
| JPH05108554A (ja) | メインコントローラ内に内蔵したバスコントローラの動作システム | |
| US5704048A (en) | Integrated microprocessor with internal bus and on-chip peripheral | |
| US5692161A (en) | Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral | |
| EP0473454A2 (en) | Register control for work station interfacing means | |
| JP2963270B2 (ja) | 特定用途向けマイクロコントローラ | |
| JP2919001B2 (ja) | 半導体集積回路装置 | |
| JPS5821734B2 (ja) | ダイレクトメモリアクセス制御方式 | |
| KR0165505B1 (ko) | 공유메모리를 사용한 통신장치 | |
| JPH02207363A (ja) | データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ | |
| JP2581484B2 (ja) | データ処理システム | |
| JPH11272602A (ja) | バスアクセスコントローラ | |
| JPH053018B2 (ja) | ||
| JPS6123267A (ja) | マイクロコンピユ−タ装置 | |
| JPS6020099U (ja) | Ｐ−ｒｏｍ書込器 | |
| JPS60114954A (ja) | 超小形計算機 | |
| JPH0813042B2 (ja) | 方向制御方式 | |
| JPS62146247U (ja) | ||
| JPH081631B2 (ja) | Ｄｍａ制御装置 | |
| JPH02116346U (ja) |