JPS6230670B2 - - Google Patents
Info
- Publication number
- JPS6230670B2 JPS6230670B2 JP56133787A JP13378781A JPS6230670B2 JP S6230670 B2 JPS6230670 B2 JP S6230670B2 JP 56133787 A JP56133787 A JP 56133787A JP 13378781 A JP13378781 A JP 13378781A JP S6230670 B2 JPS6230670 B2 JP S6230670B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- processing device
- data
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【発明の詳細な説明】
この発明はアナログ信号処理装置に関するもの
である。
である。
従来、アナログ信号をデイジタル信号に変換す
る場合、第１図ａに示すようにＡ／Ｄ変換器を用
いて、その0V及びスパンの調整を人手で行なつ
ていた。この場合、データ処理装置に入力される
データはいつも同じ値となるが、アナログ回路の
場合精度が必要なため調整時間が多くかかつた
り、個人によりバラツキがあり調整が難しかつ
た。
る場合、第１図ａに示すようにＡ／Ｄ変換器を用
いて、その0V及びスパンの調整を人手で行なつ
ていた。この場合、データ処理装置に入力される
データはいつも同じ値となるが、アナログ回路の
場合精度が必要なため調整時間が多くかかつた
り、個人によりバラツキがあり調整が難しかつ
た。
また、第１図ｂに示したようにデイジタル信号
をアナログ信号に変換する場合もＤ／Ａ変換器を
使用し、人手で調整していたため、上記のＡ／Ｄ
変換器と同様の難点があつた。
をアナログ信号に変換する場合もＤ／Ａ変換器を
使用し、人手で調整していたため、上記のＡ／Ｄ
変換器と同様の難点があつた。
そこで、本発明の目的は調整時間の短縮がで
き、個人差による調整のバラツキをなくしたアナ
ログ信号処理装置を提供することである。
き、個人差による調整のバラツキをなくしたアナ
ログ信号処理装置を提供することである。
また、別な目的は可変抵抗などのアナログ的調
整部品をなくして信頼性を向上させ、調整設備を
減らして自動化が可能なアナログ信号処理装置を
提供するものである。
整部品をなくして信頼性を向上させ、調整設備を
減らして自動化が可能なアナログ信号処理装置を
提供するものである。
本発明の主な特徴は、基準電圧電流発生器と比
較器とでゼロレベル、スパンレベルの比較を行
い、Ａ／Ｄ変換器とＤ／Ａ変換器をデータ処理装
置により調整させる。その調整のデータとして、
Ａ／Ｄ変換器とＤ／Ａ変換器のデータ記憶回路に
データ処理装置からの補正データを記憶させて信
号の処理を行なうものである。
較器とでゼロレベル、スパンレベルの比較を行
い、Ａ／Ｄ変換器とＤ／Ａ変換器をデータ処理装
置により調整させる。その調整のデータとして、
Ａ／Ｄ変換器とＤ／Ａ変換器のデータ記憶回路に
データ処理装置からの補正データを記憶させて信
号の処理を行なうものである。
以下、本発明を図示する実施例により詳述す
る。
る。
＜構成＞
データ記憶回路８を有するＤ／Ａ変換器５の出
力端が比較器６と、Ａ／Ｄ変換器２に接続されて
いる。このＤ／Ａ変換器５の入力端にはデータ処
理装置３が接続されており、データ処理装置３か
らのデイジタル信号がＤ／Ａ変換器５でＤ／Ａ変
換される。
力端が比較器６と、Ａ／Ｄ変換器２に接続されて
いる。このＤ／Ａ変換器５の入力端にはデータ処
理装置３が接続されており、データ処理装置３か
らのデイジタル信号がＤ／Ａ変換器５でＤ／Ａ変
換される。
比較器６には基準電圧電流発生器１を接続し、
この基準電圧電流発生器１出力とＤ／Ａ変換器５
のアナログ出力との比較演算を行なう。この比較
器６の出力はデータ処理装置３に、基準電圧電流
発生器１の設定した出力とＤ／Ａ変換器５のアナ
ログ出力との大小関係又は一致状態検出の信号を
出力する構成となつている。
この基準電圧電流発生器１出力とＤ／Ａ変換器５
のアナログ出力との比較演算を行なう。この比較
器６の出力はデータ処理装置３に、基準電圧電流
発生器１の設定した出力とＤ／Ａ変換器５のアナ
ログ出力との大小関係又は一致状態検出の信号を
出力する構成となつている。
そこで、データ処理装置３はゼロレベル、スパ
ンレベルについて比較器６から一致状態検出の出
力信号が得られるまでデイジタル出力を帰還制御
する。
ンレベルについて比較器６から一致状態検出の出
力信号が得られるまでデイジタル出力を帰還制御
する。
一方、Ｄ／Ａ変換器５のアナログ出力を入力と
するＡ／Ｄ変換器２はＤ／Ａ変換器５と同様にデ
ータ記憶回路７を有している。このＡ／Ｄ変換器
２は外部アナログ入力ａを備えており、この外部
アナログ入力ａ又はＤ／Ａ変換器５のアナログ入
力をＡ／Ｄ変換してデータ処理装置３に出力す
る。
するＡ／Ｄ変換器２はＤ／Ａ変換器５と同様にデ
ータ記憶回路７を有している。このＡ／Ｄ変換器
２は外部アナログ入力ａを備えており、この外部
アナログ入力ａ又はＤ／Ａ変換器５のアナログ入
力をＡ／Ｄ変換してデータ処理装置３に出力す
る。
データ処理装置３はＡ／Ｄ変換器２と電圧比較
器６の出力を入力信号とし、Ｄ／Ａ変換器５にデ
イジタル信号を、データ記憶回路７，８に補正デ
ータを出力する。さらに、データ処理装置３は外
部にデイジタル信号を出力する外部デイジタル出
力ｂを有している。
器６の出力を入力信号とし、Ｄ／Ａ変換器５にデ
イジタル信号を、データ記憶回路７，８に補正デ
ータを出力する。さらに、データ処理装置３は外
部にデイジタル信号を出力する外部デイジタル出
力ｂを有している。
＜動作＞
外部アナログ入力ａからアナログ信号が入力す
ると、Ａ／Ｄ変換器２はデータ処理装置３にデイ
ジタル信号を出力する。このデイジタル信号を受
けたデータ処理装置３は、その値を初期値として
保持するとともにＤ／Ａ変換器５に出力する。
ると、Ａ／Ｄ変換器２はデータ処理装置３にデイ
ジタル信号を出力する。このデイジタル信号を受
けたデータ処理装置３は、その値を初期値として
保持するとともにＤ／Ａ変換器５に出力する。
Ｄ／Ａ変換器５は、デイジタル入力をＤ／Ａ変
換して電圧比較器６とＡ／Ｄ変換器２にアナログ
信号を出力する。Ｄ／Ａ変換器５からのアナログ
信号を入力した電圧比較器６は、基準電圧電流発
生器１に設定した設定値と比較し、データ処理装
置に偏差信号を出力する。
換して電圧比較器６とＡ／Ｄ変換器２にアナログ
信号を出力する。Ｄ／Ａ変換器５からのアナログ
信号を入力した電圧比較器６は、基準電圧電流発
生器１に設定した設定値と比較し、データ処理装
置に偏差信号を出力する。
一方、Ａ／Ｄ変換器２はＤ／Ａ変換器５のアナ
ログ出力を再びＡ／Ｄ変換してデータ処理装置３
に出力する。そこで、データ処理装置３は、この
デイジタル出力と、前記Ａ／Ｄ変換器２のデイジ
タル出力初期値と、比較器６の偏差信号とを比較
演算する。データ処理装置３は、この比較演算値
を補正データとして、データ記憶回路７，８に
各々ストアする。
ログ出力を再びＡ／Ｄ変換してデータ処理装置３
に出力する。そこで、データ処理装置３は、この
デイジタル出力と、前記Ａ／Ｄ変換器２のデイジ
タル出力初期値と、比較器６の偏差信号とを比較
演算する。データ処理装置３は、この比較演算値
を補正データとして、データ記憶回路７，８に
各々ストアする。
こうして、データ記憶回路７，８内の補正デー
タにより、Ａ／Ｄ変換器２とＤ／Ａ変換器５が動
作し、外部アナログ入力ａからの信号を処理し
て、外部デイジタル出力ｂからする。
タにより、Ａ／Ｄ変換器２とＤ／Ａ変換器５が動
作し、外部アナログ入力ａからの信号を処理し
て、外部デイジタル出力ｂからする。
次に、単純化した数値モデルにより説明する。
基準電圧電流発生器１で基準電圧を5Vに設定
し、データ処理装置３からＤ／Ａ変換器５にデイ
ジタルデータを出力する。比較器６が一致状態を
検出したときのデイジタル・データを8400とす
る。同様に、この時のアナログ信号をＡ／Ｄ変換
器２でＡ／Ｄ変換したデイジタル・データを8200
とする。
基準電圧電流発生器１で基準電圧を5Vに設定
し、データ処理装置３からＤ／Ａ変換器５にデイ
ジタルデータを出力する。比較器６が一致状態を
検出したときのデイジタル・データを8400とす
る。同様に、この時のアナログ信号をＡ／Ｄ変換
器２でＡ／Ｄ変換したデイジタル・データを8200
とする。
また、基準電圧を1Vに設定して、データ処理
装置３からＤ／Ａ変換器５に出力したデイジタ
ル・データを2200とする。同様に、Ａ／Ｄ変換器
２でＡ／Ｄ変換させたデイジタル・データを1800
とする。これによりｙ＝ax＋ｂのａ＝1500、ｂ
＝700が求められる。このａとｂの値を補正デー
タとしてもよいし、8400と2200の値を補正データ
としてもよい。これで、2.5Vを出力するには
4450を出力すればよいことになる。
装置３からＤ／Ａ変換器５に出力したデイジタ
ル・データを2200とする。同様に、Ａ／Ｄ変換器
２でＡ／Ｄ変換させたデイジタル・データを1800
とする。これによりｙ＝ax＋ｂのａ＝1500、ｂ
＝700が求められる。このａとｂの値を補正デー
タとしてもよいし、8400と2200の値を補正データ
としてもよい。これで、2.5Vを出力するには
4450を出力すればよいことになる。
Ａ／Ｄ変換も8200と1800よりａ＝1600、ｂ＝
200となり、Ａ／Ｄ変換値が5960の場合3.6Vのア
ナログ入力信号ということになる。
200となり、Ａ／Ｄ変換値が5960の場合3.6Vのア
ナログ入力信号ということになる。
＜変形例＞
Ａ／Ｄ変換器２とそのデータ記憶回路７は、デ
ータ処理装置と分離し、他のデータ処理装置と接
続ができる。そのとき、接続されたデータ処理装
置はデータ記憶回路７より補正データを読みと
り、計算によりアナログ信号を処理できる。また
同様に、Ｄ／Ａ変換器５とデータ記憶回路８も他
のデータ処理装置へ接続できる。
ータ処理装置と分離し、他のデータ処理装置と接
続ができる。そのとき、接続されたデータ処理装
置はデータ記憶回路７より補正データを読みと
り、計算によりアナログ信号を処理できる。また
同様に、Ｄ／Ａ変換器５とデータ記憶回路８も他
のデータ処理装置へ接続できる。
さらに、基準電圧電流発生器１と電圧比較器６
を装置の中に入れ、常にデータ処理装置において
データの処理を補正することもできる。
を装置の中に入れ、常にデータ処理装置において
データの処理を補正することもできる。
また、Ａ／Ｄ変換器２とデータ記憶回路７を一
体化した集積回路としてもよい。これは、Ｄ／Ａ
変換器５とデータ記憶回路８についても同様であ
る。
体化した集積回路としてもよい。これは、Ｄ／Ａ
変換器５とデータ記憶回路８についても同様であ
る。
＜効果＞
この発明によるアナログ信号処理装置は以上の
通りであり、次に述べる効果を挙げることができ
る。
通りであり、次に述べる効果を挙げることができ
る。
従来までは、可変抵抗器などの部品が必要であ
り、また人手で調整していたので設定誤差が多か
つた。こうしてアナログ的補正であるのに対し、
本発明ではＡ／Ｄ変換器とＤ／Ａ変換器に各々設
けたデータ記憶回路にデイジタル補正信号をスト
アし、このデイジタル・データにより補正する。
このため、補正の精度が著しく向上し、自動化が
図れる。
り、また人手で調整していたので設定誤差が多か
つた。こうしてアナログ的補正であるのに対し、
本発明ではＡ／Ｄ変換器とＤ／Ａ変換器に各々設
けたデータ記憶回路にデイジタル補正信号をスト
アし、このデイジタル・データにより補正する。
このため、補正の精度が著しく向上し、自動化が
図れる。
第１図ａはＡ／Ｄ変換装置の従来例を示すブロ
ツク図、第１図ｂは同様にＤ／Ａ変換装置のブロ
ツク図、第２図は本発明によるアナログ信号処理
装置のブロツク図である。 １……基準電圧電流発生器、２……Ａ／Ｄ変換
器、３……データ処理装置、４……電圧電流計、
５……Ｄ／Ａ変換器、６……電圧比較器、７……
データ記憶回路、８……データ記憶回路、９……
Ａ／Ｄ変換装置、１０……Ｄ／Ａ変換装置、ａ…
…外部アナログ入力、ｂ……外部デイジタル出
力。
ツク図、第１図ｂは同様にＤ／Ａ変換装置のブロ
ツク図、第２図は本発明によるアナログ信号処理
装置のブロツク図である。 １……基準電圧電流発生器、２……Ａ／Ｄ変換
器、３……データ処理装置、４……電圧電流計、
５……Ｄ／Ａ変換器、６……電圧比較器、７……
データ記憶回路、８……データ記憶回路、９……
Ａ／Ｄ変換装置、１０……Ｄ／Ａ変換装置、ａ…
…外部アナログ入力、ｂ……外部デイジタル出
力。
Claims (1)
- １ 外部アナログ入力及びメモリを有するＡ／Ｄ
変換器と、メモリを有し、かつ前記Ａ／Ｄ変換器
にアナログ信号を出力するＤ／Ａ変換器と、基準
電圧電流発生器と、この基準電圧電流発生器出力
と前記Ｄ／Ａ変換器のアナログ出力を比較する電
圧比較器と、外部デイジタル出力を有し、かつ前
記Ａ／Ｄ変換器のデイジタル出力と前記電圧比較
器の比較値を入力し、前記Ｄ／Ａ変換器にデイジ
タル信号を出力するとともに、前記各々のメモリ
に前記基準電圧電流発生器出力と前記デイジタル
信号との関数関係を示すパラメータから成る補正
データを出力するデータ処理装置とを備えている
ことを特徴とするアナログ信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56133787A JPS5835671A (ja) | 1981-08-26 | 1981-08-26 | アナログ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56133787A JPS5835671A (ja) | 1981-08-26 | 1981-08-26 | アナログ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5835671A JPS5835671A (ja) | 1983-03-02 |
| JPS6230670B2 true JPS6230670B2 (ja) | 1987-07-03 |
Family
ID=15112990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56133787A Granted JPS5835671A (ja) | 1981-08-26 | 1981-08-26 | アナログ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835671A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2099583T3 (es) * | 1993-05-06 | 1997-05-16 | Kikuchi Web Tech Co Ltd | Correa utilizada como cuerda. |
-
1981
- 1981-08-26 JP JP56133787A patent/JPS5835671A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5835671A (ja) | 1983-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596977A (en) | Dual slope analog to digital converter with out-of-range reset | |
| US4336526A (en) | Successive approximation analog-to-digital converter using non-binary series | |
| US4567466A (en) | Sensor communication system | |
| US4404545A (en) | Analog-to-digital converter of the dual slope type | |
| US4107671A (en) | Improved digital to analog converter providing self compensation to offset errors | |
| JP2582648B2 (ja) | 電源電圧監視装置 | |
| EP0174693A1 (en) | Analogue-to-digital converter circuit | |
| JPS5817407B2 (ja) | 零調装置 | |
| US4661803A (en) | Analog/digital converter | |
| JPS5835671A (ja) | アナログ信号処理装置 | |
| JPS6177430A (ja) | アナログ・デジタル変換器 | |
| JPS5913418A (ja) | 信号処理装置 | |
| JPS6068167A (ja) | ア−ク溶接用直流電源装置 | |
| JPS6136648B2 (ja) | ||
| KR100211057B1 (ko) | 위성중계기용 온도보상회로 | |
| JPS6029025A (ja) | Ａ−ｄ変換器のオフセット・ドリフト補正回路 | |
| SU1569621A1 (ru) | Устройство дл измерени давлени | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| JPS59154366A (ja) | Ａ／ｄ変換機能付きマイクロコンピユ−タを備えた測定装置 | |
| JPH0248730A (ja) | ディジタルコンパレータ | |
| SU1272316A1 (ru) | Стабилизатор переменного напр жени | |
| SU1030742A2 (ru) | Устройство дл формировани напр жени пропорционального логарифму частоты импульсов | |
| JPS58186841A (ja) | 対数変換装置 | |
| JPS61247922A (ja) | 小型携帯計測器 | |
| JPS62135775A (ja) | 差電圧測定回路 |