JPS6231124A - 表面処理方法 - Google Patents

表面処理方法

Info

Publication number
JPS6231124A
JPS6231124A JP17002585A JP17002585A JPS6231124A JP S6231124 A JPS6231124 A JP S6231124A JP 17002585 A JP17002585 A JP 17002585A JP 17002585 A JP17002585 A JP 17002585A JP S6231124 A JPS6231124 A JP S6231124A
Authority
JP
Japan
Prior art keywords
substrate
active species
gas
surface treatment
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17002585A
Other languages
English (en)
Other versions
JPH0770515B2 (ja
Inventor
Nobuo Hayasaka
伸夫 早坂
Haruo Okano
晴雄 岡野
Yasuhiro Horiike
靖浩 堀池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60170025A priority Critical patent/JPH0770515B2/ja
Publication of JPS6231124A publication Critical patent/JPS6231124A/ja
Publication of JPH0770515B2 publication Critical patent/JPH0770515B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体製造プロセスにおける表面処理方法に
間する。
〔発明の技術的背景とその問題点〕
半導体素子製造工程においては、各プロセス間でウェハ
表面を清浄化、成形2表面の安定化等を行う後処理工程
、所謂表面処理工程が行われる。
現在、LSI等のy!im加工が行われるウェハ表面で
は、開口部径よりも深い溝等が形成され、このような溝
の内部までをも表面処理する必要がある。
従来、Siウェハ等の被処理基体に表面処理を施すには
、主に液体薬品を用いた技術が用いられていた。しかし
、上記のように深い溝を持つ被処理基体に対しては、液
体薬品が溝の内部まで入らない等のことがあり、十分に
処理できないと云う欠点がある。
また、液体を用いないドライ処理も考えられている。例
えば、高温中でガス雰囲気に晒す方法、放電により生成
した活性種を用いる等である。高温中での処理は、微細
素子を作る場合に、拡散層の広がりや熱歪みによる欠陥
の発生等が生じるため好ましくなく、このような処理は
低温で行った方がよい。放電により生成した活性種を用
いる方法は、低温処理であり、且つ低ガス圧領域での処
理で微細構造の内部まで処理できるために、この種の表
面処理に有利である。しかし、放電領域に被処理基体を
置く方法では、放電領域からの荷電粒子等の運動エネル
ギーを持った粒子による被処理基体のダメージを与える
こと等があり、素子特性に悪影響を及ぼす。
この運動エネルギーを持った粒子の影響をなくすものと
して、ケミカルドライエツチング(CDE)と称される
方法がある。CDEで主として用いられるのは、CF4
 +02ガス放電により生成した活性種(特にFラジカ
ル)を用いるものであるが、この活性種はSiに対する
反応性が強く、エツチングが速く進行するために、前述
のような微細II造を処理すると、その形状がエツチン
グにより変化すると云う問題がある。そこで、3iに対
する反応性が弱い弗素以外のハロゲン元素を含むガスを
用いることが考えられるが、この種のガスで3i表面を
表面処理することはできなかった。
〔発明の目的〕
本発明は上記事情を考慮してなされたもので、その目的
とするところは、微細構造を有する被処理基体表面を細
部に亙り清浄化、成形等の表面処理を行うことができ、
且つFラジカルに比ベエツチング速度が遅く、エツチン
グ速度の制御性の良い表面処理方法を提供することにあ
る。
〔発明の概要〕
本発明の骨子は、FラジカルによりSi等の被処理基体
の表面を薄くエツチングした後、F以外のハロゲン元素
を含むガスの活性種(例えばCβラジカル)により被処
理基体表面をエツチングすることにある。
即ち本発明は、被処理基体の表面を薄くエツチングして
表面処理する表面処理方法において、まず弗素を含むガ
スを励起して生成した活性種により被処理基体の表面を
エツチングし、次いで弗素以外のハロゲン元素を含むガ
スを励起して生成した活性種により被処理基体の表面を
エツチングするようにした方法である。
F以外のCQ等のハロゲン元素を含む活性種によるSi
のエツチングにおいては、前記Fラジカルのエツチング
程反応は発熱的ではなく、Siのエツチング速度の制御
は極めて容易である。しかし、Caを含む活性種はSi
O2と殆ど反応しないために81表面上に自然酸化膜が
ある場合には、Siのエツチングは妨げられる。これが
、F以外のハロゲン元素によるSiの表面処理を不可能
としていたのである。一方、FラジカルによるSiO2
のエツチングは約100〜200[人/1n]程度の速
度で進行し、自然酸化膜を除去するには実用的な速度で
ある。
そこで、まずFラジカルにより自然酸化膜を除去し、そ
の後に02等のF以外のハロゲン元素を含む活性種によ
り表面処理することにより、3i表面を制御性良くエツ
チング処理することが可能となる。
なお、Fを含む活性種の発生は、CF4又はCF4 十
02の放電、SF2の放電、SFHの光分解等多くの方
法で得られる。また、Caを含む活性種は、CD2.C
CM+ 、Cl−1cL3゜CH2C(12,CCRH
i等、少なくともCI2を含むガスの放電或いは光分解
等により生成することができる。
Fを含む活性種、Cりを含む活性種の生成は処理を行う
チャンバとは別の所で生成される。それは、活性種を生
成するための放電により生成した荷電粒子が被処理基体
にダメージ等の影響を及ぼさないためである。被処理基
体は、比較的低圧力のチャンバ内に置かれるために、微
細な溝等を表面に有する試料においては、その微細な溝
の内部までガス粒子が入ってゆき、表面を清浄化するこ
とができる。
〔発明の効果〕
本発明によれば、被処理基体にダメージを与えることな
く、該基体の表面を薄くエツチングすることができ、表
面の汚染物質等を除去し清浄にすることができる。また
、Fラジカルのみで表面処理する方法に比べ、エツチン
グ速度が極めて遅いので、エツチングの制御性が良く、
適度な表面処理を容易に行うことができる。さらに、表
面に微細な溝を有する場合に特に有効であり、超LSI
製造プロセスにおいて極めて有効である。
なお、本発明では活性種の生成を被処理基体とは別の領
域で行っているので、被処理基体に荷電粒子によるダメ
ージが生じることはない。さらに、Cり等のF以外のハ
ロゲン元素の活性種を用いるために、エツチングの制御
性が良いのである。
また、反応性イオンエツチング等で溝を形成した場合、
その溝の側壁部に汚染が生じることがあり、これらの汚
染を取り除こうとする場合、従来の液体を用いた方法で
は、溝の開口部が狭くなった時には液体が溝の内部まで
入らず、その部分を処理できないことがある。これに対
し本発明では、ガス状の活性種を用いるために、極めて
微細な溝の内部にも容易に活性種が入り、その内部を十
分に清浄化することができる。また、Cλ等を含む活性
種に02を混合し、昇温したSiに供給することにより
81表面に酸化膜を形成することができるが、該Si表
面を清浄化した後にその表面を上記の方法により酸化し
、次のプロセスヘウエハを移すことにより、移す過程で
の汚染を防止することも可能となる。
〔発明の実流例〕
以下、本発明の詳細を図示の実施例によって説明する。
第1図は本発明の一実施例に係わる表面処理装置を示す
概略構成因である。図中11は真空容器であり、この容
器11内には半導体ウニへ等の被処理基体12を載置す
る試料台13が設置されている。また、容器11の側壁
には、該容器11内にガス及びその活性種を導入するた
めの放電管14a、14bの一端がそれぞれ接続されて
いる。
放電管14a、14bは、マイクロ波電源15a。
15bに接続された導波管16a、16bにカップリン
グされている。放電管14aの他端には、弗素を含むガ
スとして、CF4 +02 a合ガスが導入される。放
電管14bの他端には、弗素以外のハロゲン元素を含む
ガスとして、CQ2ガスが導入される。そして、容器1
1内のガスはガス排気口17a、17bを介して排気さ
れるものとなっている。
次に、上記装置を用いた3iの表面処理方法について、
第2図を参照して説明する。
まず、被処理基体12としては、第2図(a)に示す如
<Si基板21上に5iQ2マスク22が形成され、R
IEにより溝23が形成されたものを用いた。この被処
理基体12には、RIEにより表面では溝23の側壁及
び底部にC等の汚染物質があり、さらに表面の結晶性の
乱れがある。
また、一度大気に晒した場合には、表面に自然酸化11
24が形成されている。
上記被処理基体12を前記第1図に示す装置の試料台1
3上に載置し、まず放電管14aからCF4 +02ガ
スを導入して、放電により弗素ガスの活性種であるFラ
ジカルを生成し、このFラジカルを容器11内に導入す
る。そして、このFラジカルにより、第2図(b)に示
す如く被処理基体12の81基板21の表面に形成され
た自然酸化膜24をエツチングする。このとき、処理時
間は自然酸化1!24を除去できればよく、極めて短い
時間でよい。なお、自然酸化膜24を除去されたのちは
、上記ガスの導入は停止しておく。
次いで、放電管14bにCλ2ガスを導入し、放電によ
り生成した塩素ガスの活性種であるC2ラジカルを容器
11内に導入する。そして、このCρラジカルによりS
i基板21の表面を極1かにエツチングする。このエツ
チングにより、81基板21の表面を清浄化することが
できる。
次いで、放電管14bにOff+02ガスを導入し、放
電により生成した活性種を送り込むことにより、第2図
(C)に示す如<S+基板21の表面に薄い保護用酸化
膜25を形成する。これ仁より、Sin板21の清浄化
表面を安定化することが可能となる。
かくして本実施例方法によれば、まずFラジカルにより
3i基板21の表面の自然酸化11114を除去してい
るので、その後に続くCCラジカルの導入により3i基
板21の表面をエツチング処理することができる。即ち
、Si基板21の表面をF以外のハロゲン元素の活性種
でエツチングすることができるので、エツチング速度の
制御性が良くなり、適度な表面処理を容易に行うことが
できる。また、ドライ処理であることから、微細な溝内
であっても十分に表面処理することが可能であ。
さらに、活性種を生成する領域を容器11内とは別に設
けているので、荷電粒子が被処理基体に照射されること
もなく、荷電粒子によるダメージ発生を防止することが
できる。
第3図は本発明の他の実施例方法に使用した表面処理装
置を示す概略構成図である。なお、第1図と同一部分に
は同一符号を付して、その詳しい説明は省略する。
この装置が前記第1図に示した装置と異なる点は、活性
種を生成するための放電部を単一にしたことにある。即
ち、容器11には1つの放電管14の一端が接続されて
おり、この放電管14はマイクロ波電源15に接続され
た導波管16にカップリングされている。そして、放電
管14の他端には、バルブ19a、19b、19cを介
してCF4ガス、02ガス、CQ2ガスがそれぞれ供給
されるものとなっている。
このような装置を用いれば、処理の順にバルブを開閉操
作することにより、前記第2図(a)〜(C)に示す如
く被処理基体12の表面処理を行うことができる。即ち
、まずバルブ19a、19bを開いてCF4 +02ガ
スの放電により生成したFラジカルで自然酸化p!24
を除去し、バルブ19a、19bを閉じると共にバルブ
19cを開き、C/12ガスの放電により生成したCJ
2ラジカルによりSIM板21の表面をエツチングし、
次いでバルブ19bを開くことにより3i基板21の清
浄化表面に保護用の酸化B125を形成することができ
る。
このように本実施例方法によっても、Fラジカルにより
Si基板21表面の自然酸化膜24を除去した後、CQ
ラジカルによりSil板21の表面をエツチング処理す
ることができる。従って、先の実施例と同様の効果が得
られる。
なお、本発明は上述した各実施例方法に限定されるもの
ではない。例えば、前記自然酸化膜を除去するために用
いるガスはCF4 +02ガスに限るものではなく、弗
素を含むガスであればよい。
また、Si表面を実際にエツチングするガスとしては、
Ca2に限るものではなく、CC2q 。
CHCff3.CH2C(12,CCj21−h等の塩
素を含むガス、さらには弗素以外のハロゲン元素を含む
ガスであればよい。また、活性種を生成する手段として
は、放電に限らず、電子ビーム照射。
光照射或いは熱を用いる方法が考えられる。その他、本
発明の要旨を逸脱しない範囲で、種々変形して実施する
ことができる。
【図面の簡単な説明】
第1図は本発明の一実施例方法に使用した表面処理装置
を示す概略構成図、第2図(a)〜(C)は上記装置を
用いたSiの表面処理工程を示す断面図、第3図は他の
実施例方法に使用した表面処理装置を示す概略構成図で
ある。 11・・・真空容器、12・・・被処理基体、13・・
・試料台、14.14a、 14b・・・放電管、15
゜15a、 1.5’o−wイクロ波電源、16.16
a。 16b・・・導波管、17・・・排気口、19a、〜。 19c・・・バルブ、21・・・Si基板、22・・・
5iQ2マスク、23・・・溝、24・・・自然酸化膜
、25・・・保護用酸化膜。 第2図 第3図

Claims (6)

    【特許請求の範囲】
  1. (1)被処理基体の表面を薄くエッチングして表面処理
    する表面処理方法において、まず弗素を含むガスを励起
    して生成した活性種により被処理基体の表面をエッチン
    グし、次いで弗素以外のハロゲン元素を含むガスを励起
    して生成した活性種により被処理基体の表面をエッチン
    グすることを特徴とする表面処理方法。
  2. (2)前記弗素以外のハロゲン元素を含むガスとして塩
    素ガスを用いたことを特徴とする特許請求の範囲第1項
    記載の表面処理方法。
  3. (3)前記被処理基体はSiであり、その表面に薄い自
    然酸化膜が形成されていることを特徴とする特許請求の
    範囲第1項記載の表面処理方法。
  4. (4)前記弗素を含むガスの活性種により前記被処理基
    体の表面酸化膜を除去し、前記弗素以外のハロゲン元素
    を含むガスの活性種により被処理基体自身の表面をエッ
    チングすることを特徴とする特許請求の範囲第3項記載
    の表面処理方法。
  5. (5)前記ガスを励起して活性種を生成する手段として
    、放電、電子ビーム照射、光照射或いは熱を用いたこと
    を特徴とする特許請求の範囲第1項記載の表面処理方法
  6. (6)前記ガスを励起して活性種を生成する手段として
    、前記被処理基体が配置される領域とは分離された領域
    で上記活性種を生成することを特徴とする特許請求の範
    囲第1項又は第5項記載の表面処理方法。
JP60170025A 1985-08-01 1985-08-01 表面処理方法 Expired - Lifetime JPH0770515B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60170025A JPH0770515B2 (ja) 1985-08-01 1985-08-01 表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60170025A JPH0770515B2 (ja) 1985-08-01 1985-08-01 表面処理方法

Publications (2)

Publication Number Publication Date
JPS6231124A true JPS6231124A (ja) 1987-02-10
JPH0770515B2 JPH0770515B2 (ja) 1995-07-31

Family

ID=15897203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60170025A Expired - Lifetime JPH0770515B2 (ja) 1985-08-01 1985-08-01 表面処理方法

Country Status (1)

Country Link
JP (1) JPH0770515B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249332A (ja) * 1987-04-06 1988-10-17 Toshiba Corp 半導体装置の製造方法
WO2002079080A1 (en) * 2001-03-29 2002-10-10 Kabushiki Kaisha Toyota Chuo Kenkyusho Production device and production method for silicon-based structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS579878A (en) * 1980-06-20 1982-01-19 Toshiba Corp Plasma etching method and apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS579878A (en) * 1980-06-20 1982-01-19 Toshiba Corp Plasma etching method and apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249332A (ja) * 1987-04-06 1988-10-17 Toshiba Corp 半導体装置の製造方法
WO2002079080A1 (en) * 2001-03-29 2002-10-10 Kabushiki Kaisha Toyota Chuo Kenkyusho Production device and production method for silicon-based structure

Also Published As

Publication number Publication date
JPH0770515B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
KR20090094368A (ko) 건식 포토레지스트 스트립핑 프로세스 및 장치
JP2007134689A (ja) 基板処理方法および基板処理装置
JPH05275326A (ja) レジストのアッシング方法
JPH0496226A (ja) 半導体装置の製造方法
JP3728165B2 (ja) イオン注入されたホトレジストの残渣の処理方法及び半導体装置の製造方法
JPH0770515B2 (ja) 表面処理方法
JPH03116727A (ja) 半導体装置の製造方法
JPWO1998037575A1 (ja) 表面処理方法及びその装置
JPH05304089A (ja) 基板表面からのレジストの除去方法並びに装置
JP2640828B2 (ja) 半導体基板表面の自然酸化膜の除去方法
JP2000174004A5 (ja)
JPS62245634A (ja) ポジ型レジスト膜の除去方法とその装置
JPS627130A (ja) ドライエツチング方法
JPS6074441A (ja) 半導体層の表面処理方法
JPH0786240A (ja) 表面処理装置
JPS59129425A (ja) ドライエツチング装置
JPH0738380B2 (ja) 表面処理方法
JP2883918B2 (ja) 化合物半導体のパターン形成方法
JPH03155621A (ja) ドライエッチング方法
JPH0630354B2 (ja) Si表面の乾式による洗浄方法
JPS63228620A (ja) 表面クリ−ニング方法
JPH03291926A (ja) 表面処理方法及びその装置
JPH01278023A (ja) ドライエッチング方法及びその装置
JPH05217957A (ja) 有機化合物膜の除去方法
KR920007449B1 (ko) 반도체가공에 있어서의 표면처리방법 및 그 장치

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term